DE4340223A1 - Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten - Google Patents

Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten

Info

Publication number
DE4340223A1
DE4340223A1 DE19934340223 DE4340223A DE4340223A1 DE 4340223 A1 DE4340223 A1 DE 4340223A1 DE 19934340223 DE19934340223 DE 19934340223 DE 4340223 A DE4340223 A DE 4340223A DE 4340223 A1 DE4340223 A1 DE 4340223A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor
data
peculiar
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19934340223
Other languages
English (en)
Inventor
Dae Seong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4340223A1 publication Critical patent/DE4340223A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

Feld der Erfindung
Die vorliegende Erfindung betrifft ein Halbleitergehäuse im allgemeinen und insbesondere das Vorsehen von eigentümlichen Daten eines Halbleiterchips an dem Halbleitergehäuse.
Stand der Technik
Wie in den Fig. 1 und 2 gezeigt, hat ein herkömmliches Halblei­ tergehäuse darauf befindliche Chipdaten in der Weise, daß der Körper 1 des Gehäuses auf seiner oberen Oberfläche mit einem Namen des Herstellers, z. B. "Goldstar" gekennzeichnet ist. Zu­ sätzlich dazu ist die obere Oberfläche des Halbleitergehäuse­ körpers 1 mit einem Namen eines (nicht gezeigten) Halbleiter­ chips versehen, der in dem Gehäuse enthalten ist, z. B. GN76C28-10, Arbeitswoche (WW) des Halbleitergehäuses und die Nationalität des Herstellers und dergleichen. Andererseits ist die untere Oberfläche des Halbleitergehäuses 1 mit einer Gußformnummer, der Nationalität des Herstellers und dergleichen versehen. Die Angaben, die auf der oberen und der unteren Ober­ fläche des Körpers 1 des Halbleitergehäuses vorgesehen und wer­ den in Abhängigkeit von einem Verfahren zur Herstellung des Halbleitergehäuses unter Verwendung einer Halbleiterscheibe erhalten. Wie Fachleuten bekannt ist, wird das Halbleiterge­ häuse im Herstellungsverfahren mit einer Einheit von Halblei­ terscheiben ausgeführt, die eine Vielzahl von Halbleiterschei­ ben enthält, d. h. 25 bis 50 Halbleiterscheiben zur gleichen Zeit. Die Einheit der Halbleiterscheiben, die dem Gehäuseher­ stellungsverfahren unterworfen wird, wird herkömmlicherweise als "Los" bezeichnet. Jedes Los hat seine eigenständige Nummer, d. h. Los Nr . . . . Auf die gleiche Weise hat jede der Halb­ leiterscheiben des Loses eine vorbestimmte Halbleiterscheiben­ nummer . . . . Dabei enthält eine Halbleiterscheibe eine Vielzahl von Halbleiterchips, wie im Stand der Technik bekannt ist.
Nachstehend wird ein herkömmliches Verfahren zur Herstellung von Halbleitergehäuse unter Verwendung eines Loses, das eine Einheit von Halbleiterscheiben enthält, dargestellt.
Zuerst wird ein Fabrikationsschritt (FAB) ausgeführt, um der Einheit von Halbleiterscheiben eine Losnummer zu geben. In die­ sem FAB-Schritt wird eine Vielzahl von Halbleiterchips auf ei­ ner blanken Halbleiterscheibe hergestellt. Jede Halbleiter­ scheibe nach dem FAB-Schritt wird ihrerseits einen elektrischen Aussortier-Schritt (EDS) unterworfen, wobei die Halbleiterchips der Halbleiterscheibe in ihren elektrischen Eigenschaften unter Verwendung eines Tastkopfes und eines Testsystems getestet wer­ den, um so zwischen guten und schlechten Chips zu unterschei­ den. Nach dem EDS-Schritt wird die Halbleiterscheibe einem Ver­ drahtungs-Bond-Schritt unterworfen, wobei nur die guten Chips mit einzelnen Tragblättchen von Anschlußrahmen verbunden wer­ den. Die Anschlußrahmen mit einzelnen Halbleiterchips nach dem Verdrahtungsschritt werden ihrerseits mit einem Harz vergossen, um so die gewünschten Halbleitergehäuse herzustellen. Diese Ge­ häuse werden danach einem End-Test zum Austesten ihrer elektri­ schen Eigenschaften unterworfen und nur gute Halbleitergehäuse, die den Endtest überstehen, werden verkauft. Das erhaltene Halb­ leitergehäuse, welches in den Fig. 1 und 2 gezeigt ist, ist an einer metallenen Leitung eines Schaltkreises angeordnet und mit dieser durch Verlöten seiner äußeren Anschlüsse 2 mit der Me­ talleitung verbunden, so daß die in dem Chip des Gehäuses ge­ speicherten Daten nach außen übertragen werden können.
Wenn ein Betriebsfehler in dem herkömmlichen Halbleitergehäuse auftritt, daß in dem Schaltkreis montiert ist, sollten die Da­ ten des Halbleiterchips in dem fehlerhaften Gehäuse dem Benut­ zer zur Verfügung gestellt werden, um zu überprüfen, welchen Grund der Fehler hat und um den fehlerhaften Halbleiterchip zu behandeln, so daß der Fehler behoben werden kann. In dem her­ kömmlichen Halbleitergehäuse werden die Daten für den Chip aus den Angaben erhalten, die an der oberen und unteren Oberfläche des Gehäuses vorhanden sind. Allerdings enthalten die Angaben auf dem Gehäusekörper nicht alle erforderlichen Informationen, die notwendig sind, um einen fehlerhaften Halbleiterchip zu behandeln, sondern nur einen Teil der Informationen, d. h. den Namen des Chips, den Hersteller des Chips, die Gußformnummer und dergleichen. In dieser Hinsicht hat das herkömmliche Ge­ häuse ein Problem, da es unmöglich ist, den genauen Grund für den Fehler herauszufinden und in angemessener Weise den feh­ lerhaften Halbleiterchip zu behandeln, um den Fehler zu be­ heben. Um den genauen Grund des Fehlers des Halbleiterchips herauszufinden und um eine angemessene Behandlung des Chips zu erreichen ist es notwendig, den Ort des Halbleiterchips in der Halbleiterscheibe während des Gehäuseherstellungsvorgangs zu kennen. Allerdings informieren die Angaben, die auf der oberen und der unteren Oberfläche des Gehäuses vorhanden sind, den Be­ nutzer nur über einen Teil der Informationen, z. B. informiert der Name des eingeschlossenen Halbleiterchips den Benutzer über eine Anschlußfunktion des Halbleiterbausteins und die Arbeits­ woche (WW), überdies wird der Benutzer sowohl über das Herstel­ lungsjahr und die Herstellungswoche des Halbleitergehäuses in­ formiert, aber es gibt keine Information über den Ort des Halb­ leiterchips in der Halbleiterscheibe während des Gehäuseher­ stellungsverfahrens. Daher ist der Grund des Auftretens eines Fehlers in dem Halbleiterchip unmöglich genau herausfindbar und der fehlerhafte Halbleiterchip kann nicht in geeigneter Weise behandelt werden. Mit anderen Worten kann mit dem herkömmlichen Halbleitergehäuse kein wünschenswertes Chip-Management erreicht werden.
Zusammenfassung der Erfindung
Es ist daher ein Ziel der vorliegenden Erfindung, ein Halblei­ tergehäuse mit für den Halbleiterchip eigentümlichen Chipdaten bereitzustellen, mit dem das vorstehend beschriebene Problem leicht überwunden werden kann, indem der Grund eines Betriebs­ fehlers des Chips leicht herausfindbar ist und eine geeignete Behandlung des Fehlers, wenn dieser in dem in einem Schaltkreis montierten Halbleitergehäuse auftritt, zu möglich ist.
Um das vorstehende Ziel zu erreichen, weist das Halbleiterge­ häuse in Übereinstimmung mit einer Ausführungsform der vorlie­ genden Erfindung eine Metallplatte auf, die mit eigentümlichen Chipdaten Halbleiterchips versehen ist, der in dem Gehäuse ent­ halten ist, z. B. den Namen des Chip, den Hersteller des Chip, die Losnummer des Chip, die Halbleiterscheibennummer, X- und Y-Koordinaten des Chip in der Halbleiterscheibe und elektrische Prüfdaten, durch die der Chip von den anderen Chips der Halblei­ terscheibe unterschieden werden kann, die gleichzeitig dem Ge­ häuseherstellungsprozeß unterworfen waren, wobei das Halblei­ tergehäuse die Metallplatte aufweist, die durch ein Gießharz in einen Gießschritt so eingegossen wird, daß die Metallplatte an der Außenseite des Gehäusekörpers freilegt.
In einer anderen Ausführungsform der vorliegenden Erfindung kann die Metallplatte mit den eigentümlichen Chipdaten, die einen gewünschten Chip von den anderen Chips der Halbleiter­ scheiben unterscheiden, die gleichzeitig dem Gehäuseherstel­ lungsprozeß unterworfen waren, getrennt an dem Gehäusekörper montiert sein, nach dem das Gehäuse vollständig vergossen worden ist.
In einer weiteren Ausführungsform der vorliegenden Erfindung werden die eigentümlichen Chipdaten direkt auf den Gehäusekör­ per aufgedruckt oder auf dem Gehäusekörper aufgezeichnet, nach­ dem das Gehäuse vollständig vergossen worden ist.
Ein Halbleitergehäuse der vorliegenden Erfindung wird an einer metallenen Leitung eines Schaltkreises angebracht und mit die­ ser verbunden, indem die äußeren Anschlüsse mit der Metallei­ tung verlötet werden, so daß die in dem Chip des Gehäuses ge­ speicherten Daten nach außen weitergeleitet werden können.
Die Erfindung basiert mit anderen Worten auf folgender Vorge­ hensweise:
  • 1. Bestimmen der Losnummer,
  • 2. Bestimmen der Halbleiterscheibennummer,
  • 3. Bestimmen der X- und Y-Koordinaten eines Chips in einer Halbleiterscheibe,
  • 4. Bestimmen von elektrischen Prüfdaten, durch die der Chip von anderen Chips der Halbleiterscheibe unterschieden werden kann, die gleichzeitig dem Gehäuseherstellungs­ prozeß unterworfen sind,
  • 5. Herstellen des Gehäuses mit dem darin enthaltenen Chip,
  • 6. Durchführen eines Endtestes,
  • 7. Anbringen des Chipnamens, des Chipherstellers, der Los­ nummer, der Halbleiterscheibennummer, der X- und Y-Koor­ dinaten des Chips sowie gegebenenfalls der elektrischen Prüfdaten auf dem Gehäuse,
  • 8. Abspeichern der Daten zusammen mit gegebenenfalls wei­ teren Prüfdaten in einem Computersystem,
  • 9. Abrufen der Daten in dem Rechnersystem unter Zugrunde­ legung der auf dem Halbleitergehäuse enthaltenen Daten im Fall einer Fehlfunktion des Halbleiterchips zur Fehlerortung, Fehleranalyse und Fehlerbeseitigung sowie Fehlervorbeugung.
Kurze Beschreibung der Zeichnungen
Die vorstehenden und anderen Ziele, Eigenschaften und weitere Vorteile der vorliegenden Erfindung, werden anhand der nachste­ henden detaillierten Beschreibung im Zusammenhang mit den bei­ gefügten Zeichnungen verdeutlicht, in denen
Fig. 1 eine perspektivische Darstellung eines herkömmlichen Halbleitergehäuses zeigt;
Fig. 2 eine perspektivische Ansicht des herkömmlichen Halb­ leitergehäuses gemäß Fig. 1 von unten zeigt;
Fig. 3 eine perspektivische Ansicht eines Halbleiterge­ häuses mit eigentümlichen Chipdaten an seiner un­ teren Oberfläche in Übereinstimmung mit einer Aus­ führungsform der vorliegenden Erfindung von unten zeigt;
Fig. 4 eine Querschnittsansicht des Halbleitergehäuses entlang der Schnittlinie A-A′ von Fig. 3 zeigt;
Fig. 5 ein Blockdiagramm zeigt, das das Verfahren zur Prozeßdatenanalyse eines Halbleitergehäuses in Übereinstimmung mit der vorliegenden Erfindung; und
Fig. 6 eine Draufsicht auf eine Halbleiterscheibe zeigt, die ein Beispiel der Bestimmung des Ortes des Halbleiterchips in der Halbleiterscheibe in Übereinstimmung mit der vorliegenden Erfindung zeigt.
Fig. 3 ist eine perspektivische Ansicht von unten von einem Halbleitergehäuse mit eigentümlichen Chipdaten an seiner un­ teren Oberfläche in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung, und Fig. 4 ist eine Querschnitts­ darstellung des Halbchipgehäuses entlang der Schnittlinien A-A′ von Fig. 3. Diese Zeichnungen zeigen das Halbleitergehäuse, das vollständig durch einen Gehäuseherstellungsvorgang hergestellt worden ist, das eine Halbleiterscheibe verwendet und ermöglicht insbesondere Fachleuten das Verständnis eines Drahtverbindungs­ schnittes und eines Gießschrittes des Gehäuseherstellungsvor­ gangs. Wie in den Zeichnungen gezeigt, weist das Halbleiterge­ häuse mit den eigentümlichen Chipdaten einen Halbleiterchip 3 auf, der eine Vielzahl von Bond-Flecken darauf aufweist und ei­ nen Anschlußrahmen, der einstückig mit einer Vielzahl von An­ schlüssen 2 versehen ist und ein Tragplättchen 5 hat. Der Chip 3 ist an der oberen Oberfläche des Tragplättchens 5 des An­ schlußrahmens unter Verwendung eines Bond-Teiles 7 angebracht. Eine Vielzahl von Metalldrähten 4 ist zwischen einzelnen An­ schlüssen 2 des Anschlußrahmens und einzelnen Bond-Flecken auf dem Chip 3 verdrahtet, um die Anschlüsse 2 elektrisch mit den Bond-Flecken des Chips 3 zu verbinden. Ein Gießharzkörper 6 eines vorherbestimmten Volumens schließt sowohl den Chip als auch die Anschlüsse 2 des Anschlußrahmens ein und stellt so einen Gehäusekörper 1 mit einer vorbestimmten Gestalt bereit.
Das Halbleitergehäuse weist des weiteren Gehäuse-Management-Ein­ richtungen auf, die an einer Oberfläche des Gehäusekörpers l des Gießharzkörpers 6 angebracht sind. In Übereinstimmung mit einer bevorzugten Ausführungsform der Erfindung weist die Ge­ häuse-Management-Einrichtung eine Metallplatte 20 auf, die mit dem eigentümlichen Chipdaten für den Halbleiterchip 3 des Gehäu­ ses versehen ist, z. B. den Namen des Chips 3, den Hersteller des Chips 3, die Losnummer (Los-Nr.) des Chips 3, die Halblei­ terscheibennummer (Halbleiterscheibe-Nr.), X- und Y-Koordinaten des Chips 3 in der Halbleiterscheibe und elektrische Auswahl­ sortierdaten (EDS), durch die der Chip 3 von anderen Chips auf den Halbleiterscheiben unterschieden werden kann. Um diese Me­ tallplatte 20 für das Halbleitergehäuse bereitzustellen, ist die Metallplatte 20 vorzugsweise auf der unteren Oberfläche des Tragplättchens 5 des Anschlußrahmens vor dem Gießschritt ange­ bracht und danach wird das vorbestimmte Volumen, welches sowohl den Chip 3 als auch die Anschlüsse 2 des Anschlußrahmens um­ faßt, durch den Gießharzkörper 6 in den Gehäusekörper 1 mit der vorbestimmten Gestalt so vergossen, daß die Metallplatte 20 an der Außenseite des Gehäusekörpers 1 freilegt.
In einer anderen Ausführungsform der vorliegenden Erfindung kann die Metallplatte 20 mit den eigentümlichen Chipdaten, die den Halbleiterchip von den anderen Chips unterscheidbar macht, getrennt an dem Gehäusekörper 1 angebracht werden, nachdem das vorbestimmte Volumen, das sowohl den Chip 3 als auch die An­ schlüsse 3 des Anschlußrahmens umfaßt, durch den Gießharzkörper 6 in den Gehäusekörper 1 vergossen ist.
In einer weiteren Ausführungsform der vorliegenden Erfindung können die eigentümlichen Chipdaten direkt auf den Gehäusekör­ per 1 aufgedruckt sein oder auf den Gehäusekörper 1 nach der Beendigung des Gießens des Gehäusekörpers 1 aufgezeichnet sein.
Beim Aufzeichnen der Chipdaten auf den Gehäusekörper 1 können die Daten in dem Körper 1 eingeprägt oder eingraviert sein.
Wie in der Ausführungsform von Fig. 3 gezeigt, werden die Chip­ daten auf der Metallplatte 20 vorzugsweise in Strichcode-Schreib­ weise aufgezeichnet.
Es versteht sich jedoch von selbst, daß die Chipdaten auf der Metallplatte 20 auch auf andere Weisen z. B. einen Magnetauf­ zeichnungsstreifen aufgezeichnet sein können, ohne die Funk­ tionsweise der vorliegenden Erfindung zu beeinträchtigen.
In Übereinstimmung mit der vorliegenden Erfindung ist die Me­ tallplatte 20 mit den eigentümlichen Chipdaten entweder auf der Oberseite oder auf der Unterseite des Gehäusekörpers 1 ange­ bracht. Auf die gleiche Weise können die Chipdaten an der obe­ ren oder an der unteren Oberfläche des Gehäusekörpers 1 direkt aufgedruckt, eingeprägt oder eingraviert sein.
In dem vorstehend beschriebenen Halbleitergehäuse mit den eigen­ tümlichen Chipdaten werden die Verfahrens-Chipdaten gemäß den folgenden Schritten des Gehäuseherstellungsverfahrens bestimmt und in einem Hauptcomputersystem gespeichert, um verwaltet zu werden.
Zuerst wird ein Herstellungsschritt (FAB) ausgeführt, um der Losnummer eine Einheit von Halbleiterscheiben zuzuordnen. In diesem FAB-Schritt wird eine Vielzahl von Halbleiterchips 3 auf einer blanken Halbleiterscheibe ausgebildet. Wenn der FAB- Schritt beendet ist, werden Eigenschaften der Bausteine, z. B. ein Widerstand, ein Transistor und ein Kondensator gemessen, indem ein auf der Halbleiterscheibe vorgesehenes Testmuster überprüft wird und danach werden die Daten der Meßergebnisse in dem Hauptcomputersystem mit einer größeren Speicherkapazität gespeichert, um in der späteren Verwaltung (Management) der Chips 3 auf der Halbleiterscheibe verwendet zu werden.
Jede Halbleiterscheibe nach dem FAB-Schritt wird ihrerseits einem elektrischen Auswahlsortierschritt (EDS) unterworfen, indem die Halbleiterchips 3 der Halbleiterscheibe hinsichtlich ihrer elektrischen Eigenschaften durch Verwenden einer Prüfson­ de und einem Testsystem getestet werden, um so zwischen guten und schlechten Chips zu unterscheiden. Aus dem EDS-Schritt wer­ den Daten für die Losnummer, die Halbleiterscheibennummer der Chips 3, Daten für die X- und Y-Koordinaten der Chips 3 in der Halbleiterscheibe und elektrische Auswahlsortierdaten (EDS) erhalten. Die Daten des EDS-Schritts werden in dem Hauptcompu­ tersystem mit einer größeren Speicherkapazität gespeichert, um bei der späteren Verwaltung der Chips 3 verwendet zu werden.
Die Halbleiterscheibe wird nach dem EDS-Schritt daher einem Draht-Bond-Verfahren unterworfen, bei dem nur gute Chips mit einzelnen Tragplättchen der Anschlußrahmen verbunden werden. Zu diesem Zeitpunkt werden Metallplatten 20 hergestellt, die je­ weils die vorstehenden Daten für die Halbleiterchips 3 auf der Halbleiterscheibe tragen.
Danach wird jede mit Metallplatte 20 für den Halbleiterchip 3 auf der unteren Oberfläche des Tragplättchens 5 des Anschluß­ rahmens vor dem Gießschritt plaziert. Das vorbestimmte Volumen, das sowohl den Chip 3 als auch die Anschlüsse 2 des Anschluß­ rahmens umfaßt, wird danach durch den Gießharzkörper 6 in den Gehäusekörper 1 mit der vorbestimmten Gestalt so vergossen, daß die Metallplatte 20 an der Außenseite des Gehäusekörpers 1 frei­ liegt. Hierbei kann, wie vorstehend beschrieben, die mit Me­ tallplatte 20, die eigentümlichen Chipdaten, welche den Halb­ leiterchip 3 von den anderen Chips unterscheiden, getrennt an der unteren Oberfläche des Gehäusekörpers 1 angebracht sein, nachdem das vorbestimmte Volumen, das sowohl den Chip 3 als auch die Anschlüsse 2 des Anschlußrahmens umfaßt, durch den Gießharzkörper 6 in den Gehäusekörper 1 vergossen ist. Zusätz­ lich können die eigentümlichen Chipdaten direkt auf den Gehäuse­ körper 1 aufgedruckt sein oder auf der unteren Oberfläche des Gehäusekörpers 1 nach der Beendigung des Gießens des Gehäuse­ körpers 1 aufgezeichnet werden. Hierbei wird das Aufzeichnen der Chipdaten auf den Gehäusekörper 1 durch Einprägen oder Ein­ gravieren, wie vorstehend beschrieben, erzielt.
Die Halbleitergehäuse werden danach einem Endtest zum Testen ihrer elektrischen Eigenschaften unterworfen. Die Daten der je­ weiligen Halbleiterchips, die von dem endgültigen Test erhalten werden, werden in dem Hauptcomputersystem gespeichert, um in einer späteren Verwaltung (Management) der Chips verwendet zu werden. Nach dem Endtest werden nur gute Gehäuse, die den End­ test bestanden haben, verkauft.
In Übereinstimmung mit der vorliegenden Erfindung kann die Me­ tallplatte 20, welche die eigentümlichen Chipdaten aufweist, separat an dem Gehäusekörper nach dem Endtest angebracht wer­ den. In ähnlicher Weise können die eigentümlichen Chipdaten nach dem Endtest auf dem Gehäusekörper direkt aufgedruckt, ein­ geprägt oder eingraviert werden.
Das in dem vorstehend beschriebenen Verfahren hergestellte fer­ tige Halbleitergehäuse wird mit einer Metalleitung eines Schalt­ kreises mechanisch und elektrisch durch Verlöten seiner äußeren Anschlüsse mit der Metalleitung so verbunden, daß die in dem Chip 3 gespeicherten Daten des Gehäuses nach außen weitergelei­ tet werden.
Wenn ein Betriebsfehler in dem Halbleitergehäuse, das in dem Schaltkreis angeordnet ist, auftritt, können die eigentümlichen Daten des Halbleiterchips 3 in dem Gehäuse leicht dem Benutzer durch die Metallplatte 20 auf dem Gehäusekörper 1 zur Verfügung gestellt werden, um so den Chip 3 von anderen Chips zu unter­ scheiden. Die Prozeßdaten für den Chip 3, die in dem Hauptcom­ putersystem 3 gespeichert sind, werden unter Zugrundelegung der eigentümlichen Daten gelesen, die durch die Metallplatte 20 be­ reitgestellt werden, und analysiert, um so eine präzise und ge­ eignete Behandlung des Fehlers des Chips 3 zu erreichen.
In Fig. 6 ist ein Blockdiagramm gezeigt, das ein Beispiel eines Verfahrens zur Protestdatenanalyse des Halbleitergehäuses in Übereinstimmung mit der vorliegenden Erfindung zeigt. Um über die Protestdaten des Chips 3 informiert zu werden, die in dem Hauptcomputersystem gespeichert sind, wenn ein Betriebsfehler in dem Halbleitergehäuse auftritt, wird der Halbleiterchip 3 in dem Gehäuse zuerst von den anderen Chips unter Verwendung der eigentümlichen Chipdaten unterschieden, die auf der Metallplat­ te 20 oder direkt auf dem Gehäusekörper 1 aufgezeichnet sind. Die Prozeßdaten des Chips 3, die in dem Hauptcomputersystem des Herstellers gespeichert sind, z. B. Schwankungen von Testergeb­ nisdaten, die FAB-Daten, die EDS-Daten und die Endtestdaten, werden unter Zugrundelegung der eigentümlichen Chipdaten gele­ sen und analysiert, um so den Grund für den Fehler herauszu­ finden und um die Behebung des Fehlers zu erreichen.
Fig. 6 ist eine Draufsicht auf eine Halbleiterscheibe, die ein Beispiel der Bestimmung des Ortes des Halbleiterchips 3 in der Halbleiterscheibe in Übereinstimmung mit der vorliegenden Erfin­ dung zeigt. Da die Losnummer, die Halbleiterscheibennummer und die X- und Y-Koordinaten jedes Chips 3 in der Halbleiterscheibe in Übereinstimmung mit dieser Erfindung bereitgestellt werden können, kann der Ort des Halbleiterchips 3 in der Halbleiter­ scheibe leicht bestimmt werden.
Wie vorstehend beschrieben, ist das Halbleitergehäuse in Über­ einstimmung mit der vorliegenden Erfindung mit eigentümlichen Chipdaten versehen, die dem darin enthaltenen Halbleiterchip von den anderen Chips auf den Halbleiterplatten unterscheiden, die gleichzeitig dem Gehäuseherstellungsverfahren unterworfen waren.
Zum Beispiel können die eigentümlichen Chipdaten auf einer Me­ tallplatte angebracht sein, die an der unteren Oberfläche des Gehäusekörpers montiert ist. Daher stellt das Halbleitergehäuse dieser Erfindung dem Benutzer die Möglichkeit bereit, sich über die in einem Hauptcomputersystem gespeicherten Prozeßdaten zu informieren und diese zu analysieren, z. B. die Schwankungen der Testergebnisdaten, der FAB-Daten, der EDS-Daten und der Endtestdaten, wenn ein Betriebsfehler des Halbleitergehäuses auftritt, das in einem Schaltkreis montiert ist, um den Grund des Fehlers genau herauszufinden und um zur Vorbeugung zur Be­ handlung des Fehlers entsprechende Maßnahmen zu ergreifen. Zu­ sätzlich kann die von dem Halbleiterchip erzeugte Wärme beim Betrieb des Gehäuses leicht an die Außenseite durch die Metall­ platte mit den darauf enthaltenen eigentümlichen Chipdaten nach außen abgegeben werden, mit anderen Worten, wirkt diese Metall­ platte als wärmeleitender Kühlkörper. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß im Fall der Bereit­ stellung der Gehäuse-Management-Einrichtung, z. B. der Metall­ platte mit den darauf enthaltenen eigentümlichen Chipdaten auf dem Gehäusekörper vor dem Endtest des Gehäuses, die eigentümli­ chen Chipdaten auf der Gehäuse-Management-Einrichtung in dem Endtest verwendet werden können, um so eine doppelte Überprü­ fung für die gleiche Funktion des Chips in wünschenswerter Wei­ se zu verhindern.
Obwohl bevorzugte Ausführungsformen der vorliegenden Erfindung zu erläuternden Zwecken beschrieben sind, werden Fachleute er­ kennen, daß unterschiedlichste Veränderungen, Zusätze und Er­ setzungen möglich sind, ohne den Schutzumfang der Erfindung zu verlassen, wie er in den beigefügten Zeichnungen definiert ist.

Claims (9)

1. Halbleitergehäuse mit eigentümlichen Chipdaten, mit: einem Halbleiterchip (3), der eine Vielzahl von Anschlußflecken darauf trägt;
einem Anschlußrahmen, der eine Vielzahl von Anschlüssen (2) und ein Tragplättchen (5) aufweist, das einstückig mit den Anschlüs­ sen (2) verbunden ist;
einem Bond-Teil, das den Halbleiterchip (3) mit einer oberen Oberfläche des Tragplättchens (5) des Anschlußrahmens verbindet;
einer Vielzahl von Metalldrähten (4), die zwischen den Anschlüs­ sen (2) des Anschlußrahmens und den Bond-Flecken des Chips (3) jeweils verdrahtet sind, um die Anschlüsse (2) mit den Bond- Flecken elektrisch zu verbinden;
ein Gießharzkörpergehäuse (1), mit einem vorbestimmten Volumen, das sowohl den Chip (3), als auch die Anschlüsse (2) des An­ schlußrahmens umfaßt, um so einen Gehäusekörper (1) mit einer vorbestimmten Gestalt bereitzustellen; und
einer Gehäuse-Management-Einrichtung (20), die die eigentümli­ chen Chipdaten aufweist, wobei diese Einrichtung (20) an einer Oberfläche des Gießharzkörpers (1) vorgesehen ist.
2. Halbleitergehäuse nach Anspruch 1, bei dem die Management- Einrichtung eine Metallplatte (20) aufweist, die mit den eigen­ tümlichen Chipdaten darauf versehen ist.
3. Halbleitergehäuse nach Anspruch 1, bei der die Management- Einrichtung (20) die eigentümlichen Chipdaten als Strichcode trägt.
4. Halbleitergehäuse nach Anspruch 1, bei der die Management- Einrichtung (20) ein magnetisches Aufzeichnungsmaterial auf­ weist, in dem die eigentümlichen Chipdaten aufgezeichnet sind.
5. Halbleitergehäuse nach Anspruch 2, bei dem das Halbleiter­ gehäuse durch den Gießharzkörper (1) in einem Gießschritt so vergossen ist, daß eine Oberfläche der Metallplatte (20), die die eigentümlichen Chipdaten darauf trägt, an der Außenseite des Gehäusekörpers freilegt.
6. Halbleitergehäuse nach Anspruch 2, bei der die Metallplat­ te (20) an den Gießharzkörper (1) angebracht ist, nachdem das Gehäuse vollständig vergossen ist.
7. Halbleitergehäuse nach Anspruch 1, bei der die eigentümli­ chen Chipdaten einen Namen des Chips (3), einen Hersteller des Chips (3), eine Losnummer des Chips (3), eine Halbleiterschei­ bennummer des Chips (3), X- und Y-Koordinaten des Chips 3 in einer Halbleiterscheibe sowie elektrische Auswahlsortierdaten und Endtestdaten umfaßt.
8. Halbleitergehäuse nach Anspruch 1, bei der die Gehäuse- Management-Einrichtung (20) mit den eigentümlichen Chipdaten direkt auf den Gehäusekörper (1) aufgedruckt ist.
9. Halbleitergehäuse nach Anspruch 1, bei der die Gehäuse- Management-Einrichtung (20) mit den eigentümlichen Chipdaten direkt in den Gehäusekörper (1) eingraviert oder eingeprägt ist.
DE19934340223 1992-11-27 1993-11-25 Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten Withdrawn DE4340223A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022593A KR950010865B1 (ko) 1992-11-27 1992-11-27 공정 데이타 확인/분석이 용이한 반도체 패키지

Publications (1)

Publication Number Publication Date
DE4340223A1 true DE4340223A1 (de) 1994-06-01

Family

ID=19344103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19934340223 Withdrawn DE4340223A1 (de) 1992-11-27 1993-11-25 Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten

Country Status (3)

Country Link
JP (1) JPH06216265A (de)
KR (1) KR950010865B1 (de)
DE (1) DE4340223A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063670A2 (en) * 2000-02-28 2001-08-30 Ericsson Inc. Integrated circuit package with device specific data storage
WO2004055894A1 (de) * 2002-12-17 2004-07-01 Infineon Technologies Ag Integriertes halbleitermodul mit einem markerierungsbereich
EP2625708A1 (de) * 2010-10-04 2013-08-14 SanDisk Semiconductor (Shanghai) Co., Ltd. Rückverfolgbarkeit von einzelnen komponenten und vorverfolgbarkeit von halbleiterbauelementen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917239A (en) * 1995-11-30 1999-06-29 Intel Corporation Recessed or raised characters on a ceramic lid
US6143584A (en) * 1997-07-25 2000-11-07 Denso Corporation Method for fabrication of a semiconductor sensor
JP2006337189A (ja) * 2005-06-02 2006-12-14 Fujifilm Holdings Corp 半導体装置の製造方法
KR102473662B1 (ko) 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063670A2 (en) * 2000-02-28 2001-08-30 Ericsson Inc. Integrated circuit package with device specific data storage
WO2001063670A3 (en) * 2000-02-28 2002-01-31 Ericsson Inc Integrated circuit package with device specific data storage
WO2004055894A1 (de) * 2002-12-17 2004-07-01 Infineon Technologies Ag Integriertes halbleitermodul mit einem markerierungsbereich
EP2625708A1 (de) * 2010-10-04 2013-08-14 SanDisk Semiconductor (Shanghai) Co., Ltd. Rückverfolgbarkeit von einzelnen komponenten und vorverfolgbarkeit von halbleiterbauelementen
EP2625708A4 (de) * 2010-10-04 2014-10-08 Sandisk Semiconductor Shanghai Co Ltd Rückverfolgbarkeit von einzelnen komponenten und vorverfolgbarkeit von halbleiterbauelementen
US10229886B2 (en) 2010-10-04 2019-03-12 Sandisk Semiconductor (Shanghai) Co. Ltd. Discrete component backward traceability and semiconductor device forward traceability

Also Published As

Publication number Publication date
KR950010865B1 (ko) 1995-09-25
KR940012593A (ko) 1994-06-23
JPH06216265A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE112004002981T5 (de) Entwicklungsunterstützungsvorrichtung für Halbleiterbauelemente
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE19809509A1 (de) Halbleitervorrichtung
DE4444584A1 (de) Halbleiterwafer
DE102018112781A1 (de) Verfahren zum Herstellen eines Halbleiter-Package
DE102006008454B4 (de) Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
DE4340223A1 (de) Halbleitergehäuse mit für den Halbleiterchip eigentümlichen Daten
DE10126610B4 (de) Speichermodul und Verfahren zum Testen eines Halbleiterchips
DE102014105364B4 (de) Verfahren und system zum modifizieren einer schaltungsverdrahtungsanordnung auf der basis einer elektrischen messung
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE10354020A1 (de) Verfahren zum Testen einer Halbleitervorrichtung
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
DE10028145C2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
EP1543452B1 (de) Verfahren zum bestimmen der anordnung von kontaktflächen auf der aktiven oberseite eines halbleiterchips
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE19819252A1 (de) Halbleiterspeichervorrichtung
DE112014006917T5 (de) Halbleitervorrichtung, Halbleiter-Chip und Verfahren zum Verwalten von Informationen über Halbleiter-Chip-Eigenschaften
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10315246A1 (de) Halbleiter-Speichermodul
EP0427328A2 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung
DE102004001956B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
DE10343578B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination