DE4331880C2 - CMOS-Spitzenamplitudendetektor - Google Patents
CMOS-SpitzenamplitudendetektorInfo
- Publication number
- DE4331880C2 DE4331880C2 DE4331880A DE4331880A DE4331880C2 DE 4331880 C2 DE4331880 C2 DE 4331880C2 DE 4331880 A DE4331880 A DE 4331880A DE 4331880 A DE4331880 A DE 4331880A DE 4331880 C2 DE4331880 C2 DE 4331880C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- peak
- output
- cmos
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die vorliegende Erfindung bezieht sich im allgemeinen auf
die Spitzenamplitudenerfassung von Hochfrequenzsignalen und
im besonderen auf einen CMOS-Spitzendetektor, der keinen
Spitzenspeicherkondensator außerhalb des Chips erfordert.
Aktive Spitzendetektoren werden in Anwendungen verwendet,
die es erfordern, den Spitzenwert eines Eingangsschwingungs
verlaufes festzustellen oder zu speichern. Einfache Spitzen
detektoren können aus einer Diode und einem Kondensator auf
gebaut sein, bei denen der höchste Wert des Eingangssignals
den Kondensator auflädt. Es gibt verschiedene Nachteile
dieses einfachen Aufbaus, die die veränderliche Eingangs
impedanz und die temparaturabhängigen Diodenabfälle ein
schließen. Eine andere Art eines Spitzendetektors verwendet
Operationsverstärker und Rückkopplungsschleifen. Die Rück
kopplung, die aus der gespeicherten Spannung an dem Konden
sator entnommen wird, kompensiert den Diodenabfall. Diese
Schaltungen leiden jedoch immer noch an veränderlichen Ein
gangsimpedanzproblemen.
In Fachkreisen bekannte Spitzendetektoren sind unter Ver
wendung der Bipolar-Technologie aufgebaut. Ein Problem der
Bipolar-Technologie ist es, daß sie eine große Rate an
Leistungsverlust hat. Ein bipolarer Spitzendetektor er
fordert ebenfalls eine hohe Versorgungsspannung (d. h.,
größer als 5 Volt), um einen ausreichenden Spannungshub
durch die Diode zu schaffen und damit die Linearität
sicherzustellen. Ein weiteres Problem bei bipolaren Detek
toren ist der der Diode eigene Rücklaufleckverlust, der da
durch die untere Grenze der Entladungsrate des Kondensators
einstellt. Weiterhin verwenden diese Spitzendetektoren Kon
densatoren außerhalb des Chips, um die Spitzenamplitude zu
speichern. Diese zusätzliche Schaltung erhöht die Kosten be
deutend und führt zu einem etwas weniger verläßlichem Ver
halten.
Oft ist es erwünscht, die gespeicherte Spitzenamplitude in
Erwartung des Empfangs des nächsten nachfolgenden Impulses
herunterzustufen. In Bezug auf die Bipolar-Technologie, er
fordert das Entladen des Speicherkondensators entweder einen
großen Widerstand oder eine Stromquelle, die an eine Gleich
stromspannungsquelle angeschlossen ist. Im Fall der Verwen
dung des Widerstandes, muß der Betrag der Herunterstufung
vor dem Schaltungsaufbau festgelegt sein (d. h., der er
wünschte Herunterstufungsbetrag legt den Wert des Wider
stands fest). In beiden Beispielen führt das Herunterstufen
zu einer stetigen Entladung des Speicherkondensators, von
dem Zeitpunkt an, ab dem der Kondensator die Spitze erfaßt.
Folglich werden nachfolgende Schaltungsstufen nicht die
wahre Spitzenamplitude erfassen, nachdem ein kleiner Betrag
bereits entladen wurde.
Die US 4,634,895 zeigt eine CMOS-Spitzenwerterfassungs
schaltung, bei der ein Stromwert mittels eines Komparators
mit einem in einem Kondensator gespeicherten Stromspitzen
wert verglichen wird. Das Wechselstromeingangssignal liegt
an dem positiven Eingang des Komparators an. Der Ausgang des
Komparators ist mit einem Eingang eines Übertragungsgatters
und über einen Invertierer mit einem anderen Eingang des
Übertragungsgatters verbunden. Der Ausgang des Übertragungs
gatters und ein Anschluß des Kondensators sind mit dem nega
tiven Eingang des Komparators verbunden. Ein weiteres Über
tragungsgatter ist parallel zu dem Kondensator geschaltet,
das abhängig von einem Taktsignal aktiviert wird, wodurch
der Kondensator mit einer Leistungsversorgung verbunden wird
und auf eine durch die Leistungsversorgung angelegte Span
nung zurückgesetzt wird.
Die US 5,111,072 A zeigt einen Abtast-und-Halte-Schalter,
der einen reduzierten Einschaltwiderstand und eine redu
zierte Ladungsinjektion aufweist. Der Schalter umfaßt zwei
MOSFET-Übertragungsgatter, die jeweils mittels zwei komple
mentärer, parallel verschalteter Transistoren aufgebaut
sind, die einen Speicherkondensator aufladen.
Es ist die Aufgabe der vorliegenden Erfindung, einen Spit
zenwertdetektor zu schaffen, der die CMOS-Technologie und
einen Speicherkondensator auf dem Chip verwendet, und
dadurch die gesamten Leistungsanforderungen erniedrigt.
Diese Aufgabe wird durch einen vollständig integrierten
CMOS-Spitzenwertamplitudendetektor nach Anspruch 1 und durch
eine CMOS-Spitzenwertamplitudenschaltung nach Anspruch 8
gelöst.
Ein weiterer Vorteil wird realisiert, wenn ein einzelner
Vergleicher für die mehreren Spitzendetektoren verwendet
wird.
Die vorliegende Erfindung schafft einen Spitzenwertamplitu
dendetektor, der vollständig in komplementärer Metall-Oxid
Halbleiter-Feldeffekttransistortechnologie (CMOS-Technolo
gie) mit dem Spitzenspeicherkondensator auf dem Detektorchip
integriert ausgeführt ist, der folglich jegliche Elemente
außerhalb des Chips überflüssig macht. Der Spitzenwertampli
tudendetektor der vorliegenden Erfindung ist ein vollständig
integrierter CMOS-Chip, der einen Vergleicher, einen Ver
zögerungspuffer, Übertragungsgatter, einen Invertierer und
einen Speicherkondensator umfaßt.
Zusätzlich zu der Integration aller Elemente des Spitzen
detektors auf einem Chip hat die vorliegende Erfindung auf
grund der Verwendung der CMOS-Technologie niedrige Lei
stungsanforderungen. Folglich ist eine 5 Volt Leistungsver
sorgung alles, was für den Schaltungsbetrieb benötigt wird.
Weitere Vorteile werden durch Schaffen eines aktiven Filters
mit dem Verstärkungsfaktor 1 als ein Verzögerungspuffer er
reicht, wodurch die Genauigkeit des Spitzendetektors in
Bezug auf sehr schnelle Eingangssignale erhöht wird. Das
aktive Filter kann entweder ein Tiefpaß oder ein Hochpaß
sein.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird
eine Entladungssteuerung geschaffen, um die Spannung an dem
Speicherkondensator auf dem Chip um einen vorher festge
legten Betrag herunterzustufen. Die Herunterstufung tritt
nicht vor einer ausreichenden Zeit auf, so daß die nach
folgende Schaltung die wahre Spitze, die durch den Speicher
kondensator erfaßt wurde, empfängt. Die Steuerung verwendet
einen geschalteten Kondensator in Verbindung mit dem Spei
cherkondensator, um etwas Ladung aus dem Speicherkondensa
tor, in Erwartung des Empfangs zusätzlicher Eingaben, zu
entfernen. Der geschaltete Kondensator und der Speicherkon
densator verhalten sich als kapazitiver Spannungsteiler, um
einen vorhersagbaren Bruchteil der erfaßten Spitzenamplitude
zu erzeugen. Ein Vorteil dieser Steuerung ist es, daß die
Entladungsrate über Software entweder vor oder während des
Betriebes programmiert werden kann. Zusätzlich wird, im Ge
gensatz zu der konstanten Entladung, die der Spitzenerfas
sungscharakteristik der Lösungen nach dem Stand der Technik
folgt, die Ladung heruntergestuft, um eine genauere Spitzen
amplitude für nachfolgende Schaltungsstufen zu schaffen.
Mehrere Spitzen können durch Verwendung von mindestens zwei
CMOS-Spitzenamplitudendetektoren in Serie festgestellt oder
gespeichert werden. Eine Konfiguration dieser Schaltung ist
eine Gesamtheit von einzelnen Spitzendetektoranordnungen,
wobei jede Unteranordnung einen Spitzendetektor und einen
getrennten Vergleicher hat. Ein Problem bei dieser Kon
figuration sind die Signalfehler, die durch Verwendung
mehrerer Vergleicher hervorgerufen werden. Jeder Vergleicher
hat eine charakteristische Spannungsverschiebung, Verstär
kung und Knotenkapazitäten, (d. h. zwei Vergleicher werden
nicht dieselben Charakteristika haben), was zu verschiedenen
Verzögerungen führt. Daher wird der Unterschied der Ausgaben
der Spitzenerfassungsschaltungen, die dieselbe Amplituden
eingabe erfassen, einige kleine Δv Volt sein, anstatt der
erwünschten 0 Volt.
Eine Schaltung mit zwei Spitzendetektoren und zwei Verglei
chern, die eingestellt ist, um die gleich große Spitze zu
erfassen, wird zum Beispiel die Eingabe an verschiedenen
Punkten treffen. Ein idealer Vergleicher wird seinen Zustand
ändern, wenn der positive Eingang des Vergleichers bezogen
auf die verzögerte Eingabe am negativen Eingang des Verglei
chers zu einer Zeit tn nur etwas negativ ist. Aufgrund der
dem Vergleicher eigenen Charakteristika jedoch, wie zum Bei
spiel Eingangsverschiebung, wird die Zustandsänderung in
einem ersten Vergleicher bei tn + t₁ auftreten. Die Zu
standsänderung in einem zweiten Vergleicher kann bei tn + t₂
auftreten. Während diese Zeitverschiebungen beispielhaft für
die vorliegende Beschreibung sind, muß sich t₂ sich nicht
von t₁ unterscheiden. Mit anderen Worten wird entweder t₁ =
t₂, t₁ < t₂ oder t₁ < t₂ für die weitere Beschreibung aus
reichend sein.
Wenn der erste Vergleicher eine Zeitverzögerung von td1 und
der zweite Vergleicher eine Verzögerung von td2 hat, dann
wird jeder Spitzendetektor eine Spannung erfassen, die an
einem unterschiedlichen Punkt entlang des verzögerten Ein
gangssignals ist. Mit anderen Worten erfaßt der erste Ver
gleicher die Spitze bei [(tn + t₁) + td1], während der zwei
te Vergleicher die Spitze bei [(tn + t₂) + td2] erfaßt.
Dieses Erfassungsproblem wird vermieden, wenn mindestens
zwei CMOS-Spitzenamplitudendetektoren in Verbindung mit
einem einzelnen Vergleicher verwendet werden. Steuerungssig
nale und analoge Multiplexer werden verwendet, um den Aus
schluß des zweiten Spitzendetektors zu steuern, wenn der
erste Spitzendetektor aktiviert ist, um das Eingangssignal
und die Ausgabe des einzelnen Vergleichers zu empfangen, und
wenn der zweite Spitzendetektor aktiviert ist, den Ausschluß
des ersten zu steuern.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezug auf die beiliegenden Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 einen CMOS-Spitzenamplitudendetektor gemäß der vor
liegenden Erfindung;
Fig. 2 eine Entladungssteuerung für den CMOS-Spitzenampli
tudendetektor;
Fig. 3 ein Logikflußdiagramm des Betriebes des CMOS-Spit
zendetektors mit der Entladungssteuerung gemäß der
vorliegenden Erfindung;
Fig. 4a zwei CMOS-Spitzenamplitudendetektoren die einen
einzelnen Vergleicher verwenden;
Fig. 4b ein typisches Eingangssignal der Schaltung aus Fig.
4a;
Fig. 5 einen CMOS-Spitzenamplitudendetektor, die einen
einzelnen Vergleicher verwenden;
Fig. 6a eine genauere Darstellung der vorliegenden Erfin
dung mit einem einzelnen Vergleicher für mindestens
vier CMOS-Spitzenamplitudendetektoren gemäß der
vorliegenden Erfindung;
Fig. 6b ist eine Fortsetzung von Fig. 6a; und
Fig. 6c ist eine weitere Fortsetzung der Fig. 6a und 6b.
Aus Gründen der folgenden Beschreibung, entspricht die Be
zeichnung "hoch" einer hohen Spannung, typischerweise 5 Volt,
während die Bezeichnung "niedrig" einer niedrigen Spannung,
typischerweise 0 Volt, entspricht. Es ist für Fachleute je
doch offensichtlich, daß eine hohe Spannung jeglicher aus
reichender Betrag sein kann (d. h. hoch 0), vorausgesetzt
die Spannung kann ein Schaltungselement schalten; eine nied
rige Spannung kann jeglicher ausreichender Betrag sein (d. h.
niedrig 0), der ein Schaltungselement effektiv ausschal
tet.
Fig. 1 zeigt einen positiven Spitzenamplitudendetektor der
vorliegenden Erfindung, der einen komplementären Metall-Oxid
Halbleiter-Feldeffekttransistor (CMOS-Feldeffekttransistor)
verwendet. Ein Eingangssignal 102 tritt in einen Verzöger
ungspuffer 110 und den positiven Eingang 104 eines Ver
gleichers 120 ein. Der Verzögerungspuffer 110 verzögert die
Eingabe um eine Zeit Delta, bevor sie in ein Übertragungs
gatter 130 eintritt. Der Verzögerungspuffer 110 ist ein
aktives Filter mit Verstärkungsfaktor 1 mit einer Ver
zögerung, die ungefähr gleich der Verzögerung des Ver
gleichers 120 ist. Die tatsächliche Verzögerung liegt
typischerweise im Bereich von 5 ns bis 10 ns.
Das Übertragungsgatter 130 ist aus zwei Transistoren 132,
134 aufgebaut. Das Übertragungsgatter kann alternativ ein
einzelner Transistor sein. Die Ausführung eines Einzeltran
sistorübertragungsgatters muß den Spannungsbetrag mit ein
beziehen, der über das Übertragungsgatter geschickt wird.
Wenn die durchzuschickende Spannung z. B. niedrig oder nahe
an Masse ist, sollte ein n-Kanal-Transistor verwendet wer
den, nachdem er einen geringeren Widerstand gegenüber Masse
hat. Wenn die durchzuschickende Spannung auf der anderen
Seite hoch ist, sollte ein p-Kanal-Transistor als das Ein
zelübertragungsgatter verwendet werden, nachdem sein Wider
stand mit höheren Spannungen abfällt.
Der Drain-Anschluß des Transistors 132 ist mit dem
Source-Anschluß des Transistors 134 verbunden; der Source-Anschluß
des Transistors 132 ist mit dem Drain-Anschluß des Transi
stors 134 verbunden. Der Gate-Anschluß des Transistors 132
ist mit dem Ausgang des Vergleichers 120 verbunden. Der
Gate-Anschluß des Transistors 134 ist mit dem Ausgang eines
Invertierers 140 verbunden, dessen Eingang seinerseits mit
dem Ausgang des Vergleichers 120 verbunden ist. Bei dieser
Konfiguration ist der Transistor 132 ein n-Kanal-Transistor
und der Transistor 134 ist ein p-Kanal-Transistor. Es ist
für Fachleute offensichtlich, daß der Transistor 132 ein
p-Kanal sein kann, während der Transistor 134 ein n-Kanal
sein kann, ohne sich vom Umfang der Erfindung zu entfernen.
Ein Speicherkondensator auf dem Chip 150, der die Spitzen
amplitude des Eingangsignals 102 speichert, ist mit dem Aus
gang des Übertragungsgatters 130 und mit Masse verbunden.
Die Spannung an dem Speicherkondensator 150 wird an den
negativen Eingang 106 des Vergleichers 120 zum Vergleich mit
dem Eingangssignal 102 zurückgeführt. Während der Speicher
kondensator 150 jeglichen sinnvollen Wert haben kann, be
trägt er in dem bevorzugten Ausführungsbeispiel etwa 1 Pico
farad.
Im wesentlichen wird das Eingangssignal 102 kontinuierlich
mit der Spannung an dem Speicherkondensator 150 verglichen.
Wenn das Eingangsignal 102 über die gespeicherte Spannung
ansteigt, ändert der Vergleicher 120 seinen Zustand und
schaltet das Übertragungsgatter 130 derart ein, daß die neue
Amplitude in dem Speicherkondensator 150 gespeichert wird.
Wenn das Eingangssignal 102 unter diese neue gespeicherte
Amplitude abfällt, schaltet der Vergleicher 120 das Übertra
gungsgatter 130 aus. Dieser Betrieb nimmt an, daß die Verzö
gerung durch das Übertragungsgatter 130 wesentlich kleiner
ist als die des Verzögerungspuffers 110 und daß es keinen
Unterschied zwischen der Ausschaltzeit des Vergleichers 120
und der Verzögerungszeit, die durch den Verzögerungspuffer
110 erzeugt wird, gibt. Die Verzögerung durch das Über
tragungsgatter 130 liegt in der Größenordnung von 0,5 ns,
die bedeutend kleiner ist, als die Verzögerung, die durch
den Verzögerungspuffer 110 erzeugt wird.
Obwohl sich die obige Beschreibung auf eine positive Spit
zenerfassung bezieht, ist es für Fachleute offensichtlich,
daß die Konfiguration eines negativen Spitzenamplituden
detektors auf ähnliche Art aufgebaut ist.
Fig. 2 zeigt eine Entladungssteuerung für den CMOS-Spitzen
amplitudendetektor. Typischerweise werden Eingangssignale
nicht aus einer Folge von höheren Spitzen bestehen; d. h.,
nicht alle Spitzenamplituden werden höher sein als die zuge
hörigen vorangehenden Spitzenamplituden. Nachdem eine Spitze
durch den Spitzendetektor erfaßt ist und durch die nachfol
gende Schaltung verwendet wurde, muß die Spannung an dem
Speicherkondensator auf dem Chip um einen vorher festge
legten Betrag in Erwartung des nächsten Impulses des Ein
gangssignals heruntergestuft werden. Die Entladungssteuerung
erreicht dieses Ziel und schafft verschiedene zusätzliche
Vorteile, wie es im Folgenden vollständig beschrieben wird.
Der Speicherkondensator 250 und der Knoten 252 sind derselbe
Speicherkondensator und derselbe Knoten wie in Fig. 1 (d. h.
Bezugszeichen 150 bzw. 152).
Ein Stufenkondensator 264 wird verwendet, um etwas Ladung
aus dem Speicherkondensator 250 als Vorbereitung zum Empf
angen des nächsten Impulses zu entfernen. Der Stufenkonden
sator 264 ist im wesentlichen ein geschalteter Kondensator,
der in Serie mit dem Speicherkondensator 250 angeordnet ist.
Der Stufenkondensator 264 hat typischerweise einen gering
eren Wert als der Speicherkondensator 250 und in einem be
vorzugten Ausführungsbeispiel hat der Stufenkondensator
einen Wert von etwa einem halbem Picofarad.
Der Stufenkondensator 264 ist mit den Source-Anschlüssen der
Transistoren 260, 261 und den Drain-Anschlüssen der Transi
storen 262, 263 verbunden. Der Drainanschluß des Transistors
260 ist mit V₁ verbunden, im allgemeinen eine konstante
Spannungsquelle; der Drain-Anschluß des Transistors 261 ist
mit V₂ verbunden. In einem bevorzugten Ausführungsbeispiel
ist V₂ eine einstellbare Spannung von einem Digital/Analog-Wandler
(DAW) und ist programmierbar. Um die Spannung an dem
Speicherkondensator 250 herunterzustufen, ist V₂ größer oder
gleich V₁. Es ist für Fachleute offensichtlich, daß V₁ und
V₂ austauschbar sind; d. h. V₁ könnte eine einstellbare
DAW-Spannung sein, während V₂ eine konstante Spannungsquelle
sein könnte. Zusätzlich muß die einstellbare Spannung nicht
digital sein, sondern könnte analog sein.
Die Spannung an dem Speicherkondensator 250 wird um einen
zufälligen Betrag durch den Puffer 280 verzögert, bevor sie
an eine nachfolgende Stufe, in diesem Fall eine Abtast-und-
Halte-Schaltung 290 weitergegeben wird. Andere nachfolgende
Schaltungsstufen können anstatt der Abtast-und-Halte-Schal
tung 290 verwendet werden, ohne sich von der Lehre und dem
Umfang der vorliegenden Erfindung zu entfernen.
Die Transistoren 260, 262 werden durch ein logisches Signal
"Stufe" 270 getrieben; die Transistoren 261, 263 werden
durch ein logisches Signal "Lade" 272 getrieben. Während die
Spitzenamplitude durch den Speicherkondensator 250 erfaßt
wird, wird das logische Signal "Lade" 272 in einem hohen Pe
gelstand getrieben. Die Spitze wird dann an die Abtast-und-
Halte-Schaltung 290 übergeben. Zu derselben Zeit ist die
Spannung über den Stufenkondensator 264 gleich der Spannung
an dem Speicherkondensator 250 (VSpeicher) minus V₂. Das
heißt, der Knoten y 266 ist gleich VSpeicher und der Knoten
× 265 ist gleich V₂, nachdem ein hohes logisches Signal
"Lade" 272 die Transistoren 261, 263 einschaltet. Wenn das
logische Signal "Lade" 272 auf einen niedrigen Pegel ge
bracht wird, werden die Transistoren 261, 263 ausgeschaltet.
Das logische Signal "Stufe" 270 wird auf einen hohen Pegel
gebracht, um einen Bruchteil der Spannung aus dem Speicher
kondensator 250 als Vorbereitung zum Empfangen des nächsten
Eingangsimpulses zu entfernen. Wenn dies durchgeführt ist,
werden die Transistoren 260, 262 eingeschaltet. Dies
schließt den Knoten 265 mit V₁ und den Knoten 266 mit
VSpeicher kurz. Der Stufenkondensator 264 und der Speicher
kondensator 250 verhalten sich wie ein kapazitiver Span
nungsteiler, nachdem sie nun in Serie sind, da der Transi
stor 262 eingeschaltet ist. Daher beträgt die endgültige
Spannung an dem Speicherkondensator 250 nach dem Herunter
schalten:
wobei VAnfang die anfängliche Spitzenamplitude ist, die
durch der Speicherkondensator 250 erfaßt wird, wenn das
logische Signal "Lade" 272 auf einem hohen Pegel ist, und
wobei VEnde die Spannung an dem Speicherkondensator 250 ist,
nachdem er in Erwartung der Erfassung des nächsten Impulses
heruntergestuft wurde. Real gibt es, als ein Ergebnis der
Pufferverschiebung des Puffers 280, die am Knoten y 266 auf
taucht, wenn das logische Signal "Lade" den Transistor 263
einschaltet, einige zusätzliche Spannungen, die mit der
Gleichung 1 zusammenhängen. Die Pufferverschiebung
(VVerschiebung) ist als die Differenz zwischen dem Ausgang
des Puffers und dem Eingang des Puffers definiert. Folglich
ist der Faktor V₂ - V₁ tatsächlich V₂ - V₁ - VVerschiebung,
wobei VVerschiebung im allgemeinen in der Größenordnung von
Millivolt ist, so daß sie die Gleichung 1 im wesentlichen
nicht beeinflußt. Idealerweise ist VVerschiebung 0 Volt.
Mit Bezug auf Gleichung 1, steuert V₂ - V₁ den Betrag des
Herunterstufens, der verwendet werden wird. V₂, die eine
einstellbare Spannung ist, ist durch Software steuerbar; da
her kann der Betrag des Herunterstufens an dem Speicherkon
densator 250 vor oder während des Betriebes des Spitzen
amplitudendetektors programmiert werden.
Fig. 3 zeigt den Zeitverlauf der Steuerungssignale und den
Effekt des Herunterstufens der Spitzenamplitude. Das Ein
gangssignal 302 ist als einzelner Impuls dargestellt, um die
Beschreibung zu vereinfachen. Die gespeicherte Spitze 352
beginnt für diese Beschreibung bei einem niedrigeren Betrag
als die Spitze des Eingangssignals 302. Wenn der Eingangs
impuls 302 in den Spitzendetektor eintritt, wird das
logische Signal "Lade" 310 zum Zeitpunkt t₁ auf einen hohen
Pegel gesetzt, bis der gesamte Eingangsimpuls 302 durch die
Schaltung getreten ist (t₂). Der Speicherkondensator auf dem
Chip (nicht gezeigt) erfaßt den Spitzenwert des Eingangsim
pulses 302, wie es durch die gespeicherte Spitze 352 darge
stellt ist. Diese Spitze 352 wird beibehalten, bis die Ab
tast-und-Halte-Schaltung (nicht gezeigt) sie erfassen kann,
wie es durch das Setzen des logischen Signals "Abtasten" 320
zum Zeitpunkt t₃ auf einen hohen Pegel und das Halten auf
dem hohen Pegel bis t₄ dargestellt ist. Die gespeicherte
Spitze 352 wird dann um einen vorher festgelegten Betrag
heruntergestuft, wenn das logische Signal "Stufe" 330 bei t₅
auf einen hohen Pegel gesetzt wird. Es ist zu beachten, daß
das logische Signal "Stufe" 330 nicht in einen hohen Zustand
gebracht wird, bis die Abtast-und-Halte-Schaltung die ge
speicherte Spitze 352 empfangen hat (d. h., t₅ < t₄). Dies
stellt sicher, daß die nachfolgende Schaltung, in diesem
Fall eine Abtast-und-Halte-Schaltung, die echte Spitzen
amplitude des Eingangssignals 302 empfängt. Sobald die ge
speicherte Spitze 352 heruntergestuft ist, ist der Spitzen
detektor bereit, eine neue Spitze zu empfangen, die nied
riger sein kann, als die vorherige Spitze.
Nun wird Bezug genommen auf Fig. 4a und Fig. 4b, die zwei
Spitzendetektoren zeigen, die einen einzelnen Vergleicher
verwenden, bzw. ein typisches Eingangssignal zeigen. Das
Eingangssignal 402, das aus einem Impuls A und einem Impuls
B besteht, tritt in den Verzögerungspuffer 410 und in den
positiven Eingang des Vergleichers 420 ein. Der einzelne
Vergleicher 420 wird für beide Spitzendetektoren 400, 405
verwendet. Diese Konfiguration beseitigt mindestens eine
Fehlerquelle, nachdem der einzelne Vergleicher einen Satz
Vergleichercharakteristika hat (z. B. Spannungsverschiebung
Verstärkung und Knotenkapazitäten), die nur eine Ver
gleicherverzögerung erzeugen. Daher wird jeder Spitzendetek
tor seine jeweilige Spitze mit genau derselben Zeitver
zögerung Δt erfassen.
Die Spitzendetektoren 400, 405 sind auf ähnliche Weise auf
gebaut, wie der Spitzendetektor, der in Fig. 1 gezeigt ist.
Die Spitzenamplituden des Impulses A und des Impulses B, die
in dem Kondensator auf dem Chip gespeichert werden, werden
an die Knoten 452 bzw. 454 ausgegeben. Diese Knoten sind mit
einem analogen Multiplexer 492 und einem Differenzverstärker
494 verbunden. In einem bevorzugten Ausführungsbeispiel ist
der Spitzenwert des Impulses A plus der Spitzenwert des Im
pulses B ein konstanter Wert. Wenn Impuls A gleich Impuls B
ist, wird die Ausgabe des Differenzverstärkers 494 Null
sein. Ansonsten wird die Differenz zwischen dem konstanten
Wert und seinem negativen Komplement liegen.
Der analoge Multiplexer 492 ermöglicht die Verwendung eines
einzelnen Vergleichers 420 mit verschiedenen Spitzendetek
toren. Zwei logische Signale "Gatter A" 496 und "Gatter B"
498, legen fest, welchen Spitzendetektor zu aktivieren und
welche gespeicherte Spitze durch den Multiplexer 492 an den
Vergleicher 420 zum Vergleich mit dem ankommenden Signal zu
rückgeführt werden wird.
Wenn Impuls A vorhanden ist, wird das logische Signal "Gat
ter A" 496 auf einen hohen Pegel gesetzt, was den Multiple
xer 492 einschaltet. Der Multiplexer 492 überträgt dann die
gespeicherte Spitzenamplitude 452 des Spitzendetektors A 400
an den negativen Eingang 406 des Vergleichers 420. Das logi
sche Signal "Gatter A" 496 aktiviert ebenfalls den Spitzen
detektor A 400 derart, daß er bereit ist, die Ausgabe des
Vergleichers 420 zu empfangen. Wenn der Impuls A größer ist
als die gespeicherte Spitze, dann wird der Spitzendetektor
A 400 den Impuls A als die neue Spitzenamplitude speichern.
Wenn der Impuls B vorhanden ist, wird entsprechend das logi
sche Signal "Gatter B" 498 auf einen hohen Pegel gesetzt, um
den Spitzendetektor B 405 und den Multiplexer 492 zu akti
vieren. Die gespeicherte Spitze 454 des Spitzendetektors B
405 wird über den Multiplexer 492 an den Vergleicher 420
geleitet, das neue Eingangssignal (d. h., Impuls B) wird mit
der gespeicherten Spitze verglichen und der Spitzendetektor
B 405 kann das neue Signal entsprechend speichern oder
nicht.
Fig. 5 zeigt vier Spitzendetektoren (Spitzendetektoren A -
D), die einen einzelnen Vergleicher verwenden. Die Spitzen
detektorschaltung ist innerhalb einer automatischen Verstär
kungsregelschleife derart enthalten, daß die Summe der Spit
zenwerte der Eingangsimpulse, A + B + C + D, konstant ist,
und wird verwendet, um die Verstärkung des AGC-Verstärkers
zu steuern (AGC = Automatic Gain Control = automatische Ver
stärkungssteuerung). Die Spitzendetektoren A-D, als auch
der Verzögerungspuffer und der Vergleicher, bestehen jeder
aus getrennten Schaltungen für die positive Seite und die
negative Seite der differenziellen Signale. Folglich sind
alle vier positiven Spitzendetektoren durch einen einzelnen
Vergleicher, der mit ihnen multiplext ist, gesteuert, währ
end die vier negativen Spitzendetektoren alle durch einen
anderen einzelnen Vergleicher, der mit ihnen multiplext ist,
gesteuert sind.
Fig. 6a, 6b und 6c zeigen eine Darstellung eines tatsächli
chen 4X CMOS positiven Spitzenamplitudendetektors, wie in
dem 1SP9-0003 Plattenlaufwerkservochip verwendet, der von
der Hewlett Packard Company, einem kalifornischen Unter
nehmen mit seinem Firmensitz in 3000 Hanover Street, Palo
Alto, California 94304, erhalten werden kann. Die vier
Spitzendetektoren verwenden alle den gleichen einzelnen Ver
gleicher.
Claims (12)
1. Vollständig integrierter CMOS-Spitzenwertamplituden
detektor, gekennzeichnet durch folgende Merkmale:
ein Verzögerungspuffer (110) zum Erzeugen eines ver zögernden Eingangssignals, wobei der Verzögerungspuffer (110) einen Eingang zum Empfangen eines Eingangssignals (102) und einen Ausgang zum Ausgeben des verzögerten Eingangssignals hat;
einen Vergleicher (120) mit einem positiven Eingang (104), einem negativen Eingang (106) und einem Ausgang, wobei der positive Eingang (104) das Eingangssignal (102) empfängt und mit dem Eingang des Verzögerungspuf fers (110) verbunden ist;
ein Übertragungsgatter (130) mit einem ersten Eingang zum Empfangen des verzögerten Eingangssignals, der mit dem Ausgang des Verzögerungspuffers (110) verbunden ist, mit einem zweiten Eingang, der mit dem Ausgang des Vergleichers (120) verbunden ist, und mit einem Aus gang, wobei das Übertragungsgatter (130) einen n-Kanal-Transistor (132) und einen p-Kanal-Transistor (134) um faßt, die parallel geschaltet sind, wobei der Drain-An schluß des n-Kanal-Transistors (132) mit dem Source An schluß des p-Kanal-Transistors (134) und der Source An schluß des n-Kanal-Transistors (132) mit dem Drain-An schluß des p-Kanal-Transistors (134) verbunden ist, wo bei der Gate-Anschluß des p-Kanal-Transistors (134) mit einem Ausgang eines Invertierers (140) verbunden ist, wobei ein Eingang des Invertierers (140) mit dem Aus gang des Vergleichers (120) verbunden ist; und
einen Speicherkondensator (150) auf dem Chip, der mit dem Ausgang des Übertragungsgatters (130) und dem nega tiven Eingang (106) des Vergleichers (120) verbunden ist,
wobei der Verzögerungspuffer (110) ein aktives Filter mit Verstärkungsfaktor Eins ist und das Eingangssignal (102) um etwa die gleiche Zeit verzögert, um die der Vergleicher (120) das Eingangssignal (102) verzögert.
ein Verzögerungspuffer (110) zum Erzeugen eines ver zögernden Eingangssignals, wobei der Verzögerungspuffer (110) einen Eingang zum Empfangen eines Eingangssignals (102) und einen Ausgang zum Ausgeben des verzögerten Eingangssignals hat;
einen Vergleicher (120) mit einem positiven Eingang (104), einem negativen Eingang (106) und einem Ausgang, wobei der positive Eingang (104) das Eingangssignal (102) empfängt und mit dem Eingang des Verzögerungspuf fers (110) verbunden ist;
ein Übertragungsgatter (130) mit einem ersten Eingang zum Empfangen des verzögerten Eingangssignals, der mit dem Ausgang des Verzögerungspuffers (110) verbunden ist, mit einem zweiten Eingang, der mit dem Ausgang des Vergleichers (120) verbunden ist, und mit einem Aus gang, wobei das Übertragungsgatter (130) einen n-Kanal-Transistor (132) und einen p-Kanal-Transistor (134) um faßt, die parallel geschaltet sind, wobei der Drain-An schluß des n-Kanal-Transistors (132) mit dem Source An schluß des p-Kanal-Transistors (134) und der Source An schluß des n-Kanal-Transistors (132) mit dem Drain-An schluß des p-Kanal-Transistors (134) verbunden ist, wo bei der Gate-Anschluß des p-Kanal-Transistors (134) mit einem Ausgang eines Invertierers (140) verbunden ist, wobei ein Eingang des Invertierers (140) mit dem Aus gang des Vergleichers (120) verbunden ist; und
einen Speicherkondensator (150) auf dem Chip, der mit dem Ausgang des Übertragungsgatters (130) und dem nega tiven Eingang (106) des Vergleichers (120) verbunden ist,
wobei der Verzögerungspuffer (110) ein aktives Filter mit Verstärkungsfaktor Eins ist und das Eingangssignal (102) um etwa die gleiche Zeit verzögert, um die der Vergleicher (120) das Eingangssignal (102) verzögert.
2. CMOS-Spitzenwertamplitudendetektor nach Anspruch 1, ge
kennzeichnet durch
eine Entladungssteuerung, die folgende Merkmale auf weist:
einen geschalteten Kondensator, der mit dem Speicher kondensator (250) auf dem Chip verbindbar ist;
einen Puffer (280) mit Verstärkungsfaktor Eins, der einen Eingang, der mit dem Speicherkondensator (250) auf dem Chip verbunden ist, und einen Ausgang zum Aus geben einer gespeicherten Spannung hat, und der mit dem geschalteten Kondensator verbindbar ist; und
eine nachfolgende Schaltung (290) zum Empfangen der ge speicherten Spannung, wobei die nachfolgende Schaltung (290) mit dem Ausgang des Puffers (280) verbunden ist;
wobei der geschaltete Kondensator mit dem Speicherkon densator (250) und mit einer ersten Spannungsquelle (V₁) verbunden ist, wenn an dem geschalteten Kondensa tor ein Stufensteuerungssignal (272) mit hohem Pegel anliegt, und
wobei der geschaltete Kondensator mit dem Ausgang des Puffers (280) und mit einer zweiten Spannungsquelle (V₂) verbunden ist, wenn an dem geschalteten Kondensa tor ein Ladesteuerungssignal (272) mit hohem Pegel an liegt.
eine Entladungssteuerung, die folgende Merkmale auf weist:
einen geschalteten Kondensator, der mit dem Speicher kondensator (250) auf dem Chip verbindbar ist;
einen Puffer (280) mit Verstärkungsfaktor Eins, der einen Eingang, der mit dem Speicherkondensator (250) auf dem Chip verbunden ist, und einen Ausgang zum Aus geben einer gespeicherten Spannung hat, und der mit dem geschalteten Kondensator verbindbar ist; und
eine nachfolgende Schaltung (290) zum Empfangen der ge speicherten Spannung, wobei die nachfolgende Schaltung (290) mit dem Ausgang des Puffers (280) verbunden ist;
wobei der geschaltete Kondensator mit dem Speicherkon densator (250) und mit einer ersten Spannungsquelle (V₁) verbunden ist, wenn an dem geschalteten Kondensa tor ein Stufensteuerungssignal (272) mit hohem Pegel anliegt, und
wobei der geschaltete Kondensator mit dem Ausgang des Puffers (280) und mit einer zweiten Spannungsquelle (V₂) verbunden ist, wenn an dem geschalteten Kondensa tor ein Ladesteuerungssignal (272) mit hohem Pegel an liegt.
3. CMOS-Spitzenwertamplitudendetektor nach Anspruch 2, da
durch gekennzeichnet,
daß der geschaltete Kondensator folgende Merkmale auf weist:
einen Stufenkondensator (264) mit einer ersten (265) und zweiten (266) Elektrode;
einen ersten Transistor (260) mit einem ersten Gate-An schluß, einem ersten Source-Anschluß und einem ersten Drain-Anschluß, wobei der erste Gate-Anschluß mit dem Stufensteuerungssignal (270) verbunden ist, wobei der erste Source-Anschluß mit der ersten Spannungsquelle (V₁) verbunden ist, wobei der erste Drain-Anschluß mit der ersten Elektrode (265) des Stufenkondensators (264) verbunden ist;
einen zweiten Transistor (261) mit einem zweiten Gate-Anschluß, einem zweiten Source-Anschluß und einem zwei ten Drain-Anschluß, wobei der zweite Gate-Anschluß mit dem Ladesteuerungssignal (272) verbunden ist, wobei der zweite Source-Anschluß mit der zweiten Spannungsquelle (V₂) verbunden ist, wobei der zweite Drain-Anschluß mit dem ersten Drain-Anschluß und der ersten Elektrode (265) des Stufenkondensators (264) verbunden ist;
einen dritten Transistor (262) mit einem dritten Gate-Anschluß, einem dritten Source-Anschluß und einem drit ten Drain-Anschluß, wobei der dritte Gate-Anschluß mit dem ersten Gate-Anschluß und dem Stufensteuerungssignal (270) verbunden ist, wobei der dritte Source-Anschluß mit der zweiten Elektrode (266) des Stufenkondensators (264) verbunden ist, wobei der dritte Drain-Anschluß mit dem Speicherkondensator (250) verbunden ist; und
einen vierten Transistor (263) mit einem vierten Gate-Anschluß, einem vierten Source-Anschluß und einem vier ten Drain-Anschluß, wobei der vierte Gate-Anschluß mit dem zweiten Gate-Anschluß und dem Ladesteuerungssignal (272) verbunden ist, wobei der vierte Source-Anschluß mit dem dritten Source-Anschluß und der zweiten Elek trode (266) des Stufenkondensators (264) verbunden ist, wobei der vierte Drain-Anschluß mit dem Ausgang des Puffers (280) verbunden ist.
daß der geschaltete Kondensator folgende Merkmale auf weist:
einen Stufenkondensator (264) mit einer ersten (265) und zweiten (266) Elektrode;
einen ersten Transistor (260) mit einem ersten Gate-An schluß, einem ersten Source-Anschluß und einem ersten Drain-Anschluß, wobei der erste Gate-Anschluß mit dem Stufensteuerungssignal (270) verbunden ist, wobei der erste Source-Anschluß mit der ersten Spannungsquelle (V₁) verbunden ist, wobei der erste Drain-Anschluß mit der ersten Elektrode (265) des Stufenkondensators (264) verbunden ist;
einen zweiten Transistor (261) mit einem zweiten Gate-Anschluß, einem zweiten Source-Anschluß und einem zwei ten Drain-Anschluß, wobei der zweite Gate-Anschluß mit dem Ladesteuerungssignal (272) verbunden ist, wobei der zweite Source-Anschluß mit der zweiten Spannungsquelle (V₂) verbunden ist, wobei der zweite Drain-Anschluß mit dem ersten Drain-Anschluß und der ersten Elektrode (265) des Stufenkondensators (264) verbunden ist;
einen dritten Transistor (262) mit einem dritten Gate-Anschluß, einem dritten Source-Anschluß und einem drit ten Drain-Anschluß, wobei der dritte Gate-Anschluß mit dem ersten Gate-Anschluß und dem Stufensteuerungssignal (270) verbunden ist, wobei der dritte Source-Anschluß mit der zweiten Elektrode (266) des Stufenkondensators (264) verbunden ist, wobei der dritte Drain-Anschluß mit dem Speicherkondensator (250) verbunden ist; und
einen vierten Transistor (263) mit einem vierten Gate-Anschluß, einem vierten Source-Anschluß und einem vier ten Drain-Anschluß, wobei der vierte Gate-Anschluß mit dem zweiten Gate-Anschluß und dem Ladesteuerungssignal (272) verbunden ist, wobei der vierte Source-Anschluß mit dem dritten Source-Anschluß und der zweiten Elek trode (266) des Stufenkondensators (264) verbunden ist, wobei der vierte Drain-Anschluß mit dem Ausgang des Puffers (280) verbunden ist.
4. CMOS-Spitzenwertamplitudendetektor nach Anspruch 2 oder
3, dadurch gekennzeichnet,
daß der geschaltete Kondensator und der Speicherkonden
sator (250) seriell verbunden sind, wenn das Stufen
steuerungssignal (270) auf einen hohen Pegel gesetzt
ist.
5. CMOS-Spitzenwertamplitudendetektor nach einem der An
sprüche 2 bis 4, dadurch gekennzeichnet,
daß der geschaltete Kondensator und der Speicherkonden
sator (250) als kapazitiver Spannungsteiler wirksam
sind, wodurch die gespeicherte Spannung um einen vorher
festgelegten Betrag heruntergestuft wird.
6. CMOS-Spitzenwertamplitudendetektor nach einem der An
sprüche 2 bis 5, dadurch gekennzeichnet,
daß eine Differenz zwischen der Spannung der zweiten
und der Spannung der ersten Spannungsquelle (V₂, V₁)
größer ist als eine Verschiebung des Puffers (280) mit
Verstärkungsfaktor Eins.
7. CMOS-Spitzenwertamplitudendetektor nach Anspruch 5 oder
6, dadurch gekennzeichnet,
daß der vorher festgelegte Betrag gleich einem Quotien
ten ist, der durch die Kapazität des Stufenkondensators
(264), die durch die Summe der Kapazität des Stufenkon
densators (264) plus der Kapazität des Speicherkonden
sators (250) geteilt wird, gebildet wird, wobei der
Quotient mit der Differenz zwischen der Spannung der
zweiten und der Spannung der ersten Spannungsquelle
(V₂, V₁) multipliziert wird, wobei entweder die Span
nung der zweiten oder die Spannung der ersten Span
nungsquelle (V₂ oder V₁) eine einstellbare Spannung
eines Digital/Analog-Wandlers ist.
8. CMOS-Spitzenwertamplitudenschaltung zum Lesen oder
Speichern mehrerer Spitzenamplituden, gekennzeichnet
durch folgende Merkmale:
einen einzelnen Verzögerungspuffer (410) zum Erzeugen eines verzögerten Eingangssignals, wobei der Verzöge rungspuffer (410) einen Eingang zum Empfangen eines Eingangssignales (402) und einen Ausgang zum Ausgeben des verzögerten Eingangssignales hat, wobei das Ein gangssignal (402) eine Mehrzahl von Impulsen hat, wobei das verzögerte Eingangssignal eine Mehrzahl von ver zögerten Impulsen hat;
einen einzelnen Vergleicher (420), der eigen positiven Eingang (404), einen negativen Eingang (406) und einen Ausgang hat, wobei der positive Eingang (404) das Ein gangssignal (402) empfängt und mit dem Eingang des ein zelnen Verzögerungspuffers (410) verbunden ist;
eine Mehrzahl von CMOS-Spitzenwertdetektoren (400, 405) zum Speichern von Spitzenamplituden der Mehrzahl der Impulse, wobei jeder der Mehrzahl der CMOS-Spitzenwert detektoren (400, 405) einen Ausgang (452, 454) hat und jeder mit dem einzelnen Verzögerungspufferausgang und dem einzelnen Vergleicherausgang verbunden ist; und
einen Multiplexer (492) zum Steuern der Mehrzahl der CMOS-Spitzenwertdetektoren (400, 405), wobei der Multi plexer (492) mindestens einen ersten und zweiten Ein gang, die mit den Ausgängen (452, 454) der Mehrzahl der CMOS-Spitzenwertdetektoren (400, 405) verbunden sind, mindestens einen ersten und zweiten Steuerungseingang (496, 498) zum Empfangen erster und zweiter Steuerungs signale und einen Ausgang, der mit dem negativen Ein gang (406) des einzelnen Vergleichers (420) verbunden ist, hat;
wobei die Mehrzahl von CMOS-Spitzenwertdetektoren (400, 405) folgende Merkmale aufweisen:
einen ersten CMOS-Spitzenwertamplitudendetektor (400) zum Speichern einer ersten Spitzenamplitude, der einen Speicherkondensator auf dem Chip verwendet, wobei der erste CMOS-Spitzenwertamplitudendetektor (400) einen Ausgang (452) zum Ausgeben einer gespeicherten Spitzen amplitude, einen ersten Eingang zum Empfangen eines ersten verzögerten Impulses, einen zweiten Eingang, der mit dem Ausgang des einzelnen Vergleichers (420) ver bunden ist, und einen dritten Eingang zum Empfangen eines ersten Steuerungssignals hat; und
einen zweiten CMOS-Spitzenwertamplitudendetektor (405) zum Speichern einer zweiten Spitzenamplitude, der einen Speicherkondensator auf dem Chip verwendet, wobei der zweite CMOS-Spitzenwertamplitudendetektor (405) einen Ausgang (454) zum Ausgeben einer gespeicherten Spitzen amplitude, einen ersten Eingang zum Empfangen eines zweiten verzögerten Impulses, einen zweiten Eingang, der mit dem Ausgang des einzelnen Vergleichers (420) verbunden ist, und einen dritten Eingang zum Empfangen des zweiten Steuerungssignals hat.
einen einzelnen Verzögerungspuffer (410) zum Erzeugen eines verzögerten Eingangssignals, wobei der Verzöge rungspuffer (410) einen Eingang zum Empfangen eines Eingangssignales (402) und einen Ausgang zum Ausgeben des verzögerten Eingangssignales hat, wobei das Ein gangssignal (402) eine Mehrzahl von Impulsen hat, wobei das verzögerte Eingangssignal eine Mehrzahl von ver zögerten Impulsen hat;
einen einzelnen Vergleicher (420), der eigen positiven Eingang (404), einen negativen Eingang (406) und einen Ausgang hat, wobei der positive Eingang (404) das Ein gangssignal (402) empfängt und mit dem Eingang des ein zelnen Verzögerungspuffers (410) verbunden ist;
eine Mehrzahl von CMOS-Spitzenwertdetektoren (400, 405) zum Speichern von Spitzenamplituden der Mehrzahl der Impulse, wobei jeder der Mehrzahl der CMOS-Spitzenwert detektoren (400, 405) einen Ausgang (452, 454) hat und jeder mit dem einzelnen Verzögerungspufferausgang und dem einzelnen Vergleicherausgang verbunden ist; und
einen Multiplexer (492) zum Steuern der Mehrzahl der CMOS-Spitzenwertdetektoren (400, 405), wobei der Multi plexer (492) mindestens einen ersten und zweiten Ein gang, die mit den Ausgängen (452, 454) der Mehrzahl der CMOS-Spitzenwertdetektoren (400, 405) verbunden sind, mindestens einen ersten und zweiten Steuerungseingang (496, 498) zum Empfangen erster und zweiter Steuerungs signale und einen Ausgang, der mit dem negativen Ein gang (406) des einzelnen Vergleichers (420) verbunden ist, hat;
wobei die Mehrzahl von CMOS-Spitzenwertdetektoren (400, 405) folgende Merkmale aufweisen:
einen ersten CMOS-Spitzenwertamplitudendetektor (400) zum Speichern einer ersten Spitzenamplitude, der einen Speicherkondensator auf dem Chip verwendet, wobei der erste CMOS-Spitzenwertamplitudendetektor (400) einen Ausgang (452) zum Ausgeben einer gespeicherten Spitzen amplitude, einen ersten Eingang zum Empfangen eines ersten verzögerten Impulses, einen zweiten Eingang, der mit dem Ausgang des einzelnen Vergleichers (420) ver bunden ist, und einen dritten Eingang zum Empfangen eines ersten Steuerungssignals hat; und
einen zweiten CMOS-Spitzenwertamplitudendetektor (405) zum Speichern einer zweiten Spitzenamplitude, der einen Speicherkondensator auf dem Chip verwendet, wobei der zweite CMOS-Spitzenwertamplitudendetektor (405) einen Ausgang (454) zum Ausgeben einer gespeicherten Spitzen amplitude, einen ersten Eingang zum Empfangen eines zweiten verzögerten Impulses, einen zweiten Eingang, der mit dem Ausgang des einzelnen Vergleichers (420) verbunden ist, und einen dritten Eingang zum Empfangen des zweiten Steuerungssignals hat.
9. CMOS-Spitzenwertamplitudenschaltung zum Lesen oder
Speichern mehrerer Spitzenamplituden nach Anspruch 8
ferner gekennzeichnet durch
einen Differenzverstärker (494) zum Ausgeben der Dif
ferenz zwischen der gespeicherten Spitzenamplitude des
ersten Spitzendetektors (400) und der gespeicherten
Spitzenamplitude des zweiten Spitzendetektors (405),
wobei der Differenzverstärker (494) mit den Ausgängen
(452, 454) des ersten und des zweiten Spitzendetektors
(400, 405) verbunden ist.
10. CMOS-Spitzenwertamplitudenschaltung zum Lesen oder
Speichern mehrerer Spitzenamplituden, nach Anspruch 8
oder 9, dadurch gekennzeichnet,
daß das erste Steuerungssignal auf einen hohen Pegel gesetzt wird, wenn der erste Impuls an dem Verzöge rungspuffer (410) anliegt; und
daß das zweite Steuerungssignal auf einen hohen Pegel gesetzt wird, wenn der zweite Impuls an dem Ver zögerungspuffer (410) anliegt.
daß das erste Steuerungssignal auf einen hohen Pegel gesetzt wird, wenn der erste Impuls an dem Verzöge rungspuffer (410) anliegt; und
daß das zweite Steuerungssignal auf einen hohen Pegel gesetzt wird, wenn der zweite Impuls an dem Ver zögerungspuffer (410) anliegt.
11. CMOS-Spitzenwertamplitudenschaltung zum Lesen oder
Speichern mehrerer Spitzenamplituden nach einem der An
sprüche 8 bis 10, dadurch gekennzeichnet,
daß der einzelne Verzögerungspuffer (410) ein aktives
Filter mit Verstärkungsfaktor Eins ist.
12. CMOS-Spitzenwertamplitudenschaltung zum Lesen oder
Speichern mehrerer Spitzenamplituden nach einem der An
sprüche 8 bis 11, dadurch gekennzeichnet,
daß der einzelne Verzögerungspuffer (410) das Eingangs
signal (402) um etwa dieselbe Zeit verzögert, um die
der einzelne Vergleicher (420) das Eingangssignal (402)
verzögert.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/011,028 US5302863A (en) | 1993-01-29 | 1993-01-29 | CMOS peak amplitude detector |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4331880A1 DE4331880A1 (de) | 1994-08-11 |
DE4331880C2 true DE4331880C2 (de) | 1997-11-27 |
Family
ID=21748546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4331880A Expired - Fee Related DE4331880C2 (de) | 1993-01-29 | 1993-09-20 | CMOS-Spitzenamplitudendetektor |
Country Status (4)
Country | Link |
---|---|
US (1) | US5302863A (de) |
JP (1) | JPH06242153A (de) |
DE (1) | DE4331880C2 (de) |
GB (1) | GB2274718B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59309004D1 (de) * | 1992-09-01 | 1998-10-29 | Agfa Gevaert Ag | Fotografisches Aufzeichnungsmaterial |
US5428307A (en) * | 1993-10-20 | 1995-06-27 | Silicon Systems, Inc. | Closed-loop peak detector topology |
JP3169205B2 (ja) * | 1996-01-19 | 2001-05-21 | キヤノン株式会社 | ピーク検出回路 |
JPH09211037A (ja) * | 1996-01-31 | 1997-08-15 | Canon Inc | ピーク検出装置 |
GB9613634D0 (en) * | 1996-06-28 | 1996-08-28 | Philips Electronics Nv | Peak detector |
US6051998A (en) * | 1998-04-22 | 2000-04-18 | Mitsubishi Semiconductor America, Inc. | Offset-compensated peak detector with output buffering |
US6956905B1 (en) * | 2000-03-23 | 2005-10-18 | Xilinx, Inc. | Peak detector circuit |
US6888381B2 (en) * | 2001-10-01 | 2005-05-03 | Broadcom Corporation | High speed peak amplitude comparator |
US6512399B1 (en) | 2001-12-03 | 2003-01-28 | Brookhaven Science Associates Llc | Offset-free rail-to-rail derandomizing peak detect-and-hold circuit |
TWI232941B (en) * | 2002-12-23 | 2005-05-21 | Media Tek Inc | Peak detector with double peak detection |
US6762627B1 (en) | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
US7135892B2 (en) * | 2004-06-29 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | Peak detector systems and methods with leakage compensation |
CN101271142B (zh) * | 2007-03-21 | 2010-05-19 | 中国科学院电子学研究所 | 互补金属氧化物半导体单片集成的峰值检测电路 |
CN101595638B (zh) * | 2007-06-04 | 2012-07-18 | 松下电器产业株式会社 | 偏压电路和具有该偏压电路的半导体集成电路 |
US8648631B2 (en) * | 2011-07-29 | 2014-02-11 | Semiconductor Components Industries, Llc | Detector circuit and method |
ITMI20112346A1 (it) * | 2011-12-22 | 2013-06-23 | St Microelectronics Srl | Rilevatore di tensione di picco e relativo metodo di generazione di una tensione di inviluppo |
US9329209B1 (en) | 2014-10-09 | 2016-05-03 | Stmicroelectronics S.R.L. | Peak voltage detector and related method of generating an envelope voltage |
US11797833B2 (en) * | 2017-11-14 | 2023-10-24 | International Business Machines Corporation | Competitive machine learning accuracy on neuromorphic arrays with non-ideal non-volatile memory devices |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1281984A (en) * | 1970-03-07 | 1972-07-19 | Marconi Instruments Ltd | Improvements in or relating to peak detection circuits |
JPS5514734A (en) * | 1978-07-17 | 1980-02-01 | Nec Corp | Pulse noise elimination circuit |
US4250406A (en) * | 1978-12-21 | 1981-02-10 | Motorola, Inc. | Single clock CMOS logic circuit with selected threshold voltages |
US4263548A (en) * | 1979-10-24 | 1981-04-21 | Cardiac Pacemakers, Inc. | Midpoint measuring circuit |
US4473759A (en) * | 1982-04-22 | 1984-09-25 | Motorola, Inc. | Power sensing circuit and method |
US4634895A (en) * | 1984-07-11 | 1987-01-06 | At&T Bell Laboratories | CMOS peak detector and AC filter |
JPS62130008A (ja) * | 1985-12-02 | 1987-06-12 | Victor Co Of Japan Ltd | リミッタ回路 |
IT1223867B (it) * | 1988-10-25 | 1990-09-29 | Marelli Autronica | Circuito per il trattamento del segnale generato da un sensore elettromagnetico di rotazione del tipo a riluttanza variabile |
US5111072A (en) * | 1990-08-29 | 1992-05-05 | Ncr Corporation | Sample-and-hold switch with low on resistance and reduced charge injection |
-
1993
- 1993-01-29 US US08/011,028 patent/US5302863A/en not_active Expired - Fee Related
- 1993-09-20 DE DE4331880A patent/DE4331880C2/de not_active Expired - Fee Related
-
1994
- 1994-01-19 GB GB9400963A patent/GB2274718B/en not_active Expired - Fee Related
- 1994-01-27 JP JP6024814A patent/JPH06242153A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE4331880A1 (de) | 1994-08-11 |
JPH06242153A (ja) | 1994-09-02 |
US5302863A (en) | 1994-04-12 |
GB2274718B (en) | 1997-04-09 |
GB9400963D0 (en) | 1994-03-16 |
GB2274718A (en) | 1994-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4331880C2 (de) | CMOS-Spitzenamplitudendetektor | |
DE69306051T2 (de) | Halbleiterwandler | |
DE69121516T2 (de) | Analog-Beschaffungssystem mit Hochgeschwindigkeitspulsgenerator | |
DE102008039195B4 (de) | Verfahren und Elektronikvorrichtung zum Erfassen der Frequenz eines Eingangstaktsignals einer integrierten Schaltung und integrierte Schaltung | |
DE2145295B2 (de) | Schaltungsanordnung fur ein Schieberegister | |
DE3621533A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE69219749T2 (de) | Zeit-konstante Detektionsschaltung und Zeit-konstante Regelungschaltung | |
DE2727201A1 (de) | Beruehrungssteuertastenschaltung | |
DE4128737C2 (de) | Datenübertragungsschaltkreis | |
DE2707456C3 (de) | ||
DE69725033T2 (de) | Frequenz-Stromwandler | |
DE3844154A1 (de) | Verteilte lesesteuerschaltung fuer einen leseverstaerker einer speichereinrichtung | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE2951166C2 (de) | ||
DE3602585C2 (de) | ||
DE3874276T2 (de) | Ausleseschaltung einer verzoegerungsschaltung. | |
DE3015806C2 (de) | Schaltungsanordnung zur Abnahme von Signalen von Halbleiter-Bild- oder -Zeilensensoren | |
EP1494038A1 (de) | Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE4201155C1 (de) | ||
EP0510408B1 (de) | Photodetektoranordnung | |
DE2317253C3 (de) | Eimerkettenschaltung | |
DE1955507A1 (de) | Geraet zur Umwandlung von Frequenzen in Gleichspannungssignale | |
DE2651422C2 (de) | Ladungsspeicher mit Halbleiterelementen | |
DE19833210C2 (de) | Verstärkerschaltung zur Kapazitätsmessung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |
|
8339 | Ceased/non-payment of the annual fee |