DE3602585C2 - - Google Patents

Description

Die Erfindung geht aus von einem Filter mit endlicher Impulsantwort nach dem Oberbegriff des Anspruches 1.

In der Telefontechnik ist es wünschenswert, daß das Ansprechverhalten eines Filters bei Leitungs- und Transhybridimpulsen zur Übermittlung von Signalen über eine symmetrische Leitung, wie beispielsweise die a- und b-Adern, optimiert wird. Bei der Übermittlung von digitalen Signalen ist es erforderlich, die Bandbreite innerhalb eines bestimmten Frequenzbandes zu begrenzen, welche auf die Band-Übermittlungsgeschwindigkeit bezogen ist. Außerdem ist es erforderlich, das Amplitudenspektrum des übermittelten Signals zu bedämpfen.

Es sind digitale Filter bekannt, die nach den vorgenannten Bedingungen ausgelegt sind und die in zwei Kategorien unterteilt werden können, nämlich Filter mit einer unbegrenzten Impulsantwort, welche als IIR-Filter bezeichnet werden und Filter mit einer endlichen Impulsantwort, die als FIR- Filter bezeichnet werden. Bei einem FIR-Filter ist die Impulsantwort begrenzt auf eine begrenzte Anzahl von Impulsen, wobei die Übertragungsfunktion durch die folgende Gleichung darstellbar ist:

Hierbei stellt h(n) die Impulsantwort über eine begrenzte Anzahl von Abtastungen dar, wobei n von Null bis N geht, der Ordnungszahl des Filters, und z ^-n eine Serie von n Verzögerungselementen des Filters entspricht.

Bekannte FIR-Filter weisen die Eigenschaft einer linearen Phase und einer geringen Anfälligkeit gegenüber Parameterquantisierungseffekten auf, Eigenschaften, die vorteilhaft sind bei der digitalen Signalübermittlung längs einer symmetrischen Leitung, da hierdurch Intersymbolinterferenzen weitgehend vermieden werden. FIR-Filter weisen weiterhin den Vorteil auf, daß sie nicht rekursiv aufgebaut sind, während IIR-Filter mindestens eine Rückkopplung benötigen.

Die vorerwähnte lineare Phaseneigenschaft von FIR- Filtern läßt sich mit Koeffizienten darstellen, die der folgenden Gleichung genügen:

h(n) = h(N-n), 0n N

Die Impulsantwort h(n) eines übermittelten Signals ist hierbei proportional der Anzahl der Koeffizienten N der Filterübertragungsfunktion.

Die bekannten digitalen FIR-Filter benötigen für ihre Arbeitsweise die Durchführung von Algorithmen in einem Rechner, wobei ein digitales Eingangssignal einer Fourier-Transformation unterworfen wird. Gemäß diesen Programmen ist eine große Anzahl von Rechnungen auszuführen, wie beispielsweise Multiplikationen, Summenbildung, Verzögerungen usw., was bedeutet, daß für deren Ausführung eine relativ lange Zeit benötigt wird. Diese digitalen Filter arbeiten daher nicht im Realzeitbetrieb.

Es sind auch digitale FIR-Filter bekannt, die aus integrierten Schaltkreisen aufgebaut sind und die zur Ausführung der Fourier-Transformation keinen Rechner benötigen. Die mit hoher Geschwindigkeit ausgeführten Rechnungen werden unter Verwendung logischer Schaltkreise ausgeführt. Diese Filter arbeiten im Realzeitbetrieb, jedoch weisen sie den Nachteil auf, daß logische Schaltkreise verwendet werden, die eine Vielzahl von Transistoren aufweisen. Der Strombedarf solcher Schaltungen ist beträchtlich.

Es sind auch analoge symmetrische FIR-Filter bekannt, die eine Anordnung geschalteter Kondensatoren aufweisen. Hierbei wird eine bestimmte Anzahl von Kondensatoren abwechselnd zwischen einer Bezugsspannung und einer Vorspannung geschaltet in Abhängigkeit der Amplituden der Bits des digitalen Eingangssignals.

Diese bekannten analogen FIR-Filter arbeiten mit hoher Geschwindigkeit und weisen einen geringeren Stromverbrauch auf als die entsprechenden digitalen Filter. Jeder Kondensator entspricht jedoch einem Koeffizienten der Übertragungsfunktion. Es ist somit erforderlich, eine große Kondensatoranordnung herzustellen, welche eine beträchtliche Fläche einnimmt. Es ist herstelltechnisch schwierig, Kondensatorpaare herzustellen, welche symmetrischen Paaren von gleichwertigen Übertragungsfunktionskoeffizienten entsprechen. Dies ist meist auf mangelnde Beherrschung der Ätztechnik zurückzuführen. Es ist daher nicht möglich, symmetrische Koeffizientenpaare der Übertragungsfunktion zu erhalten, was zu nichtlinearen Phaseneigenschaften und einer schlechten Digitalsignalübermittlung führt.

Das vorbeschriebene und eingangs erwähnte FIR-Filter ist Gegenstand der DE-OS 33 28 017. Bei diesem symmetrischen Filter sind den Schieberegistern Speicherelemente und die Speicherelemente abtastende Multiplexer nachgeschaltet, wobei letztere die von den Speicherelementen abgetasteten Signalproben Multiplizierern zuführen, die die Signalproben wichten. Die Ausgangssignale der Multiplizierer werden einer Summierschaltung zugeführt, die das Ausgangssignal des Filters erzeugt. Die Anzahl der Multiplizierer ist hierbei gleich der Anzahl der Koeffizienten der Übertragungsfunktion. Dies bedeutet, daß die Anzahl der durchzuführenden Multiplikationen gleich der Anzahl der Koeffizienten ist. Weiter ist von Nachteil, daß bei Fabrikationsfehlern des symmetrisch aufgebauten Filters die Linearität des Phasengangs leidet.

Aus der Zeitschrift IEEE JOURNAL OF SOLID-STATE CIRCUITS, Band SC-14, Nr. 6, Dezember 1979, Seiten 1034 bis 1041, ist ein Filter bekannt, das aus mehreren parallel geschalteten Kondensatoren besteht, deren jeweils eine Seite mit einem Schalter verbunden ist, der diese eine Seite wechselweise mit dem Eingang des Filters und Masse verbindet. Die andere Seite der Kondensatoren ist mit einem Integrator verbunden, der die an den Kondensatoren anliegenden Einzelspannungen summiert. Dieses Filter weist jedoch keine symmetrische Übertragungsfunktion auf. Auch werden keine Bits der Bitfolge bezüglich ihrer Symmetrie miteinander verglichen.

Es besteht die Aufgabe, den eingangs genannten FIR- Filter so auszubilden, daß symmetrische Koeffizientenpaare der Übertragungsfunktion bei möglichst wenig Rechenschritten erhalten werden.

Gelöst wird diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.

Für den Fall, daß beide Bits eines symmetrischen Bitpaares den gleichen logischen Wert aufweisen, wird ein Kondensator in der geschalteten Kondensatoranordnung auf eine bestimmte Spannung aufgeladen. Weisen jedoch diese Bits unterschiedliche logische Werte auf, dann bleibt der vorgenannte Kondensator ungeladen, wodurch ein Rechnerschritt, d. h. eine Multiplikation im Filter entfällt.

Die Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert. Es zeigt

Fig. 1 das Blockschaltbild einer bevorzugten Ausführungsform,

Fig. 2 den Verlauf von Taktsignalen,

Fig. 3 den Aufbau eines Prozessors,

Fig. 4 den Aufbau eines weiteren Prozessors,

Fig. 5A eine graphische Darstellung des Phasengangs bei einem Prototyp des Filters und

Fig. 5B eine Darstellung des Phasengangs bei einem bekannten Filter.

Die Fig. 1 zeigt mehrere digitale Prozessoren 1 bis 8, deren Takteingänge C 1, , C 2 und Taktsignale R 1, , R 2 und zugeführt werden. Inverse Formen der Taktsignale und werden über Inverter 11 und 12 an die Eingänge P 1 und P 2 der Prozessoren 1 bis 8 angelegt.

Die Prozessoren 1, 2 und 3 sind mit dem Buchstaben "P" bezeichnet, was bedeutet, daß sie eine Plus-Funktion ausführen. Die Prozessoren 4, 5, 6 und 7 sind mit dem Buchstaben "M" bezeichnet, was bedeutet, daß sie eine Minus-Funktion ausführen. Der Prozessor 8 ist mit dem Buchstaben "T" bezeichnet, was bedeutet, daß er eine turnusmäßige Überholungsfunktion (turn-around) ausführt.

Die Ausgänge Q(I) und Q(N-I) der Prozessoren 1 bis 8 sind verbunden mit den Eingängen D(I) und D(N-I) des jeweils benachbarten Prozessors. Beim T-Prozessor 8 ist jedoch der Ausgang Q(I) verbunden mit dem Eingang D(N-I) des benachbarten M-Prozessors 7.

Gemäß einem Ausführungsbeispiel handelt es sich bei der Vorspannung V _BIAS etwa um Massepotential.

Im Betrieb werden aufeinanderfolgende Datenbits eines digitalen Eingangssignals dem Anschluß DATA IN zugeführt und von dort an den Eingang D(I) der Schaltung angelegt, von wo sie in Abhängigkeit der an den Anschlüssen C 1, , C 2 und empfangenen Taktsignalen dem Ausgang Q(I) zugeführt werden. In Abhängigkeit von den vorerwähnten Taktsignalen pflanzen sich die Datenbits von den Ausgängen Q(I) der einzelnen Prozessoren 1 bis 7 fort zu den Eingängen D(I) benachbarter Prozessoren 2 bis 8. Datenbits, die am Ausgang Q(I) des Prozessors 8 auftreten, werden dem Eingang D(N-I) des Prozessors 7 zugeführt, so daß dann aufeinanderfolgende Bits in umgekehrter Richtung sich von den Ausgängen Q(N-I) der einzelnen Prozessoren 7 bis 2 zu den Eingängen D(N-I) benachbarter Prozessoren 6 bis 1 fortpflanzen. Die Datenbits, die am Ausgang Q(N-I) des Prozessors 1 auftreten, werden dem Anschluß DATA OUT zugeführt.

Die Datenbits, die sich in den Prozessoren 1 bis 8 in der einen Richtung und zurück fortpflanzen, werden um 15 Taktzyklen der Taktsignale R 1, R 2 und verzögert. Die Prozessoren 1 bis 8 arbeiten somit als Schieberegister.

Die Taktsignale R 1 und R 2 sind bevorzugt einander nicht überlappende Rechtecksignale, wie dies anhand der Fig. 2 beschrieben werden wird. Die Taktsignale und sind logische Komplementsignale der Taktsignale R 1 und R 2. Gemäß dem bevorzugten Ausführungsbeispiel beträgt die Frequenz der Taktsignale etwa das 16fache der Baud-Übertragungsfrequenz des digitalen Eingangssignals. Beispielsweise beträgt die Baud- Frequenz 160 kHz, während die Taktsignalfrequenz 2,56 MHz beträgt.

Die logischen Werte der an den Ausgängen Q(I) und Q(N-I) der einzelnen Prozessoren 1 bis 8 auftretenden Datenbits werden jeweils erfaßt durch eine interne logische Schaltung, wie anhand der Fig. 3 und 4 beschrieben wird. In Abhängigkeit von diesen logischen Werten werden die den Eingängen P 1 und P 2 zugeführten inversen Taktsignale oder einem der Ausgänge B(I) und R(I) zugeführt, wie aus den Wahrheitstabellen 1, 2 und 3 hervorgeht. Alternativ dazu können die Ausgänge R(I) der Prozessoren 1 bis 7 mit negativem Potential, entsprechend dem logischen Wert "0" und die Ausgänge B(I) mit positivem Potential, entsprechend dem logischen Wert "1" verbunden werden, wie den Tabellen 1 und 2 entnehmbar ist.

Wahrheitstabelle 1

P-Schaltungen

Wahrheitstabelle 2

M-Schaltungen

Wahrheitstabelle 3

T-Schaltung

Die Ausgänge B(I) der Prozessoren 1 bis 8 sind jeweils mit einem Gatter von MOS-Transistoren 13 bis 20 verbunden, während die R(I) Ausgänge der Prozessoren 1 bis 8 jeweils mit einem Gate-Anschluß der MOS-Transistoren 21 bis 28 verbunden sind. Die Drain-Anschlüsse der Transistoren 13 bis 20 sind über die Leitung 10 an die Vorspannung V _BIAS angeschlossen, während die Drain- Anschlüsse der Transistoren 21 bis 28 über die Leitung 9 an die Bezugsspannung V _REF angeschlossen sind. Die Source-Anschlüsse der Transistorenpaare 13 und 21, 14 und 22, . . . 20 bis 28 sind jeweils miteinander verbunden und liegen jeweils an einem der Kondensatoren 29 bis 36 an. Die anderen Anschlüsse dieser Kondensatoren 29 bis 36 sind miteinander und mit einem Bedämpfungskondensator 37 verbunden.

Der andere Anschluß des Kondensators 37 ist über ein Übertragungsgatter 38 mit der Vorspannung V _BIAS verbunden und über ein Transmissionsgatter 39 mit dem Invertereingang eines Operationsverstärkers 40. Die Transmissionsgatter 38 und 39 sind übliche CMOS-Transmissionsgatter, von denen jedes einen Abschalteingang PMOS und einen Einschalteingang NMOS aufweist, an denen die Taktsignale R 2, bzw. R 1, anliegen. Der Ausgang des Operationsverstärkers 40 ist über einen Kondensator 41 rückgekoppelt auf seinen Invertereingang und über ein Transmissionsgatter 43 sowie einem Kondensator 42 mit dem Transmissionsgatter 39. Ein weiteres Transmissionsgatter 44 liegt einerseits am Kondensator 42 und andererseits an der Vorspannung V _BIAS an und wird eingeschaltet in Abhängigkeit der Anstiegsflanke des Taktsignals R 2.

Wie schon zuvor erwähnt, ist ein FIR-Filter charakterisiert durch die Übergangsfunktion

Gemäß dem bevorzugten Ausführungsbeispiel nach Fig. 1 ist N = 14 und 15 Multiplikationen und 14 Summenbildungen werden ausgeführt wie folgt:

H(z) = h (0)z⁰+h (1)z ^-1+h (2)z ^-2-h (3)z ^-3-h (4)z ^-4-h (5)z ^-5
--h (6)z ^-6-h (7)z ^-7-h (6)z ^-8-h (5)z ^-9-h (4)z ^-10-h (3)z ^-11-
+h (2)z ^-12+h (1)z ^-13+h (0)z ^-14,

oder

H(z) = h (0)[z⁰+z ^-14]+h (1)[z ^-1+z ^-13]+h (2)[z ^-2+z ^-12]
-h (3)[z ^-3+z ^-11]-h (4)[z ^-4+z ^-10]-h (5)[z ^-5+z ^-9]
-h (6)[z ^-6+z ^-8]-h (7)z ^-7

Durch Gruppieren von Paaren von verzögerten Eingangsdatenbits für die Multiplikation durch gemeinsame Koeffizienten wird die Anzahl der Multiplikationen von 15 auf 8 reduziert.

Da die Anzahl der Multiplikationen näherungsweise auf die Hälfte reduziert ist, weist dieses FIR-Filter eine wesentlich verbesserte Zeitfunktion im Vergleich zu den bekannten Algorithmus-FIR-Filtern auf. Im Fall, daß die logischen Werte der Eingangsdatenbits an den Ausgängen Q(I) und Q(N-I) von einzelnen Prozessoren 1 bis 7 unterschiedlich sind, dann wird die entsprechende Multiplikation, d. h. die Kondensatorladung, eliminiert, was zu einer weiteren Verbesserung der Zeitfunktion führt.

Die Arbeitsweise des P-Digitalprozessors ist die nachfolgende, wobei Bezug genommen wird auf die Fig. 1, die Wahrheitstabelle 1 und die Fig. 2: das R 2 Taktsignal wird dem Ausgang R(I) und das R 1 Signal dem Ausgang B(I) zugeführt, falls die logischen Werte der Bits, die an den Ausgängen Q(I) und Q(N-I) anliegen, beide den Wert L, d. h. niedere Spannung aufweisen. In Abhängigkeit der Anstiegsflanke des Taktsignals R 2 wird der Transistor 21 vorgespannt und gleichzeitig der zweite Anschluß des Dämpfungskondensators 37 über das Transmissionsgatter 38 mit der Vorspannung V _BIAS verbunden. Wird die Wirkung der Kondensatoren 30 bis 36 außer Acht gelassen, dann ergibt sich, daß die Serienkombination der Kondensatoren 29 und 37 auf einen Wert Q=aCV _REF aufgeladen ist, wobei Q die in den Kondensatoren 29 und 37 gespeicherte Ladung ist und aC die Serienkapazität der Kombination der Kondensatoren 29 und 37 bedeutet.

Bei der Abfallflanke des Taktsignals R 2, also vor Auftreten der Anstiegsflanke des Taktsignals R 1, da R 1 und R 2 einander nicht überlappen sollen, wird das Transmissionsgatter 38 abgeschaltet und bei beiden Transistoren 13 und 21 die Vorspannung entfernt. Damit können die Kondensatoren 29 und 37 sich nicht entladen und halten somit die Ladung Q gespeichert.

Tritt die Anstiegsflanke des Taktsignals R 1 auf, dann werden die Transmissonsgatter 39 und 43 sowie der Transistor 13 eingeschaltet, während der Transistor 21 und die Transmissionsgatter 38 und 44 ausgeschaltet bleiben. Damit wird die Kombination der Kondensatoren 29 und 37 auf die Spannung V _BIAS entladen, was über den Operationsverstärker 40 erfolgt, wobei der Kondensator 41 und über das Transmissionsgatter 43 der Kondensator 42 geladen wird.

Da jeder der Kondensatoren 30 bis 36 in gleicher Weise wie der Kondensator 29 geschaltet wird, tragen diese in gleicher Weise zur Ladung der Kondensatoren 41 und 42 bei.

Die in den Kondensatoren 41 und 42 gespeicherte Ladung Q wird bei der folgenden Abfallflanke des Taktsignals R 1 beibehalten. Der Verstärker 40 in Verbindung mit den Kondensatoren 41 und 42 arbeitet somit wie eine Integrationsschaltung.

Bei der nächsten Anstiegsflanke des Taktsignals R 2 wird der Kondensator 42 entladen auf die Vorspannung V _BIAS und gleichzeitig werden die Eingangsdigitalsignaldatenbits auf den jeweils benachbarten Prozessor 1 bis 8 übertragen und der gesamte Vorgang wiederholt sich.

Die Taktsignale R 1 und R 2 dürfen einander nicht überlappen, damit zwischen den Spannungen V _REF und V _BIAS über die vorerwähnten Transistorpaare keine Kurzschlußwege entstehen.

Für den Fall, daß die logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) des Prozessors 1 beide den Wert H aufweisen, d. h. hohe Spannung, dann werden die Taktsignale R 1 und R 2 den Ausgängen R(I) und B(I) dem Prozessor 1 zugeführt. Bei der Anstiegsflanke des Taktsignals R 2 wird der Transistor 13 an Vorspannung gelegt und das Transmissionsgatter 38 eingeschaltet, so daß die Kondensatorkombination 29 und 37 entladen wird. Tritt die Anstiegsflanke des Taktsignals R 1 auf, dann wird das Transmissionsgatter 38 ab- und das Transmissonsgatter 39 eingeschaltet, und am Transistor 13 die Vorspannung entfernt und am Transistor 21 die Vorspannung angelegt. Damit wird die Kombination der Kondensatoren 29, 37, 41 und 42 über die Leitung 9 mit der Bezugsspannung V _REF geladen, dies bedeutet in bezug auf den Ausgang des Verstärkers 40 Q = -aCV _REF.

Die Spannung am Ausgang des Verstärkers 40 ist proportional der in den Kondensatoren 41 und 42 gespeicherten Ladung, dividiert durch die Gesamtkapazität der Kondensatoren 29, 37, 41 und 42, wenn die Wirkung der Kondensatoren 30 bis 36 unberücksichtigt bleibt. Weisen beispielsweise die Bits an den Eingängen Q(I) und Q(N-I) des Prozessors 1 jeweils den logischen Wert L auf und beträgt die Gesamtkapazität der Kondensatoren 41 und 42 gleich C, sowie die Gesamtkapazität der Kondensatoren 29 und 37 gleich aC, dann beträgt die gespeicherte Ladung Q bei der Anstiegsflanke des Taktsignals R 2 gleich Y=aCV _REF, wie vorerwähnt. Die am Ausgang des Verstärkers 40 auftretende Spannung ist V _o = Q/C = aV _REF. Dies bedeutet also, daß die Ausgangsspannung des Verstärkers 40 um die Proportionalitätskonstante a proportional zur Bezugsspannung V _REF ist, wobei a das Kapazitätsverhältnis der Kondensatorkombination 29 und 37 zur Kondensatorkombination 41 und 42 darstellt.

Sind die Bits an den Ausgängen Q(I) und Q(N-I) beide H, dann ist somit die Spannung am Ausgang des Verstärkers 40 gleich V _o = -aV_REF.

Weisen dagegen die an den Ausgängen Q(I) und Q(N-I) auftretenden Bits jeweils unterschiedlichen Wert auf, beispielsweise H und L, dann wird der Ausgang B(I) verbunden mit positivem Potential (Wert "1"), während der Ausgang R(I) verbunden wird mit negativem Potential (Wert "0"). Hierdurch ist der Transistor 13 über die gesamte Dauer der Taktsignale R 1 und R 2 eingeschaltet, so daß die Kondensatoren 29, 37, 41 und 42 nicht geladen werden. Hierdurch wird, wie vorerwähnt, eine der FIR-Filtermultiplikationen eliminiert.

Die Prozessoren 2 und 3 arbeiten in identischer Weise wie die Schaltung 1. Dies gilt auch für die Prozessoren 4, 5, 6 und 7 mit der Ausnahme, daß das Anlegen der Taktsignale R 1 und R 2 an die Ausgänge B(I) und R(I) umgekehrt ist in bezug auf die P-Schaltungen, wie dies die Wahrheitstabelle 2 zeigt. Weisen also die Bits an den Ausgängen Q(I) und Q(N-I) bei den M-Schaltungen, beispielsweise dem Prozessor 4 beide den Wert L auf, dann erzeugt der Ausgang des Verstärkers 40 eine negative Ausgangsspannung V _o = -aV_REF, wiederum unberücksichtigt die Wirkung der Kondensatoren 29 bis 31 und 33 bis 36. Sind dagegen diese Bits an den vorgenannten Ausgängen beide H, dann wird am Ausgang des Verstärkers 40 eine positive Ausgangsspannung V _o = aV_REF erzeugt.

Bei der T-Schaltung 8 sind die Ausgänge B(I) und R(I) jeweils mit einem der Taktsignale R 1 oder R 2 verbunden, welche die gleiche Phasenbeziehung zur Anlage an die Ausgänge R(I) und B(I) aufweisen wie die M-Schaltungen 4, 5, 6 und 7, da -h (7)z ^-7 einem negativen Koeffizienten entspricht.

Um das Verständnis zu erleichtern, wurde die Arbeitsweise der Schaltung 1 beschrieben, ohne daß hierbei die Wirkung der Kondensatoren 30 bis 36 berücksichtigt wurde. Da jedoch die Kondensatoren 29 bis 36 jeweils zusammengeschaltet und mit dem Kondensator 37 verbunden sind, trägt jeder dieser Kondensatoren zur Gesamtladung Q entsprechend dem Prinzip einer Überlagerung bei. Da die Prozessoren 1 bis 8 simultan arbeiten, verändert sich die Ladung der einzelnen Kondensatoren 29 bis 36 in Übereinstimmung der logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) der einzelnen Prozessoren 1 bis 8. Die an den Kondensatoren 29 bis 36 auftretende Ladung wird am Invertereingang des Operationsverstärkers 40 summiert und der somit als Summenendpunkt wirkt.

Einzelne der Kondensatoren 29 bis 35 haben Kapazitäten proportional dem Zweifachen der Koeffizientenwerte in entsprechenden Koeffizientenpaaren der vorerwähnten Übertragungsfunktion, da jeder Koeffizient mit 2 multipliziert wird in dem Fall, daß die logischen Werte der Bits an den Ausgängen Q(I) und Q(N-I) gleich sind.

Der Bedämpfungskondensator 37 begrenzt die Höhe der im Invertereingang des Operationsverstärkers 40 anliegenden Spannung. Bei dem vorerwähnten Prototyp betrug die Gesamtkapazität der Kondensatoren 29 bis 36 etwa 10,2 Picofarad und die Gesamtwirkkapazität der Kondensatoren 41 und 42 waren etwa 0,6 Picofarad, was zu einem Proportionalitätsfaktor a = 10,2 : 0,6 = 17 führt, so daß beim Fehlen einer Bedämpfung dies zu einer Ausgangsspannung V _o = 17V _REF führen würde und damit zu einer Sättigung des Operationsverstärkers 40. Die Wirkung des Bedämpfungskondensators 37 besteht also darin, die scheinbare Gesamtkapazität der Kondensatoren 29 bis 36 auf etwa 0,3 Picofarad einzustellen, so daß der Verstärker 40 nicht gesättigt wird.

Der Halbkondensator 41 ist kleiner als der Kondensator 42, wobei letzterer geschaltet wird zwischen dem Ausgang des Verstärkers 40 und der Vorspannung V _BIAS, wodurch die erzeugte Ausgangsspannung V _o über jeden Zyklus der Taktsignale R 1 und R 2 auf einem konstanten Wert gehalten wird. Das Vorsehen eines kleineren Kondensators 41 resultiert in einem zusätzlichen Pol in der Übertragungsfunktion des Filters. Die Frequenz des Pols ist ausreichend höher als die Frequenz der Taktsignale R 1 und R 2, so daß ein vernachlässigbarer Effekt auf das Frequenzansprechverhalten des Filters ausgeübt wird. Bei dem vorerwähnten Prototyp trug der zusätzliche Pol etwa 0,6 dB zur Bedämpfung bei der zweifachen Baud-Frequenz des digitalen Eingangssignals bei.

Ein zusätzlicher Kondensator 45 ist zwischen dem Ausgang des Verstärkers 40 und dem Vorspannungspotential V _BIAS geschaltet, um in bekannter Weise die Arbeitsstabilität des Verstärkers 40 sicherzustellen.

Weiterhin ist ein Tiefpaßfilter, bestehend aus dem Widerstand 46 und dem Kondensator 47, mit dem Ausgang des Verstärkers 40 verbunden, wodurch zwischen aufeinanderfolgenden Zyklen der Taktsignale R 1 und R 2 die einzelnen Schritte in der Ausgangsspannung V _o geglättet werden.

Dieser Tiefpaßfilter bildet einen weiteren Pol, der bei dem Prototyp unabhängig von der Baud-Frequenz bei 513 kHz auftrat und zusätzlich 0,4 dB zur Dämpfung bei 160 kHz beitrug.

In Fig. 3 ist der innere Aufbau einer P-Schaltung gezeigt. Ein Eingangsdatenbit am Eingang D(I) wird an das Transmissionsgatter 50 angelegt, das in Abhängigkeit der Taktsignale R 1 und eingeschaltet wird.

Nach Durchlauf durch das Transmissionsgatter wird das Bit im Kondensator 51 gespeichert. Das Eingangsbit wird durch den Inverter 52 gepuffert und an den Eingang eines Transmissionsgatters 53 angelegt zur Speicherung in einem Kondensator 54, nachdem die Anstiegsflanke des Taktsignals R 2 auftrat. Das Bit wird sodann gepuffert und gleichgerichtet im Inverter 55 und dem Ausgang Q(I) zugeführt.

Ein Datenbit am Eingang D(N-I) gelangt über die Transmissionsgatter 56 und 57, die Kondensatoren 58 und 59 und die Inverter 60 und 61 in entsprechender Weise zum Ausgang Q(N-I).

Weisen die an den Ausgängen Q(I) und Q(N-I) auftretenden Bits jeweils den Wert H auf, dann nimmt der Ausgang des NAND-Gatters 62 den Wert L an, wodurch die Transmissionsgatter 63 und 64 eingeschaltet werden, die mit ihren Abschalteingängen und über den Inverter 65 mit ihren Einschalteingängen mit dem Ausgang des Gatters 62 verbunden sind.

Das Taktsignal R 1 wird dem Ausgang R(I) vom Eingang P 1 über das Transmissionsgatter 64 zugeführt, während das Taktsignal R 2 dem Ausgang B(I) vom Eingang P 2 über das Transmissionsgatter 63 zugeführt wird.

Weisen die an den Ausgängen Q(I) und Q(N-I) gespeicherten Bits jeweils den Wert L auf, dann erzeugt das NOR- Gatter 66 das Signal H, das den Einschalteingängen der Transmissionsgatter 67 und 68 und über den Inverter 69 deren Ausschalteingängen zugeführt wird. Demzufolge gelangt dann das Taktsignal R 1 zum Ausgang B(I) und das Taktsignal R 2 zum Ausgang R(I).

Weisen die an den Ausgängen Q(I) und Q(N-I) gespeicherten Bits unterschiedliche Amplitude auf, dann erzeugt das NAND-Gatter 70 ein Signal L, das den Abschalteingängen der Transmissionsgatter 72 und 73 und über den Inverter 71 an deren Einschalteingänge gelegt wird. Demzufolge wird dann der logische Wert "1" über das Transmissionsgatter 72 an den Ausgang B(I) angelegt, während der logische Wert "0" über das Transmissionsgatter 73 an den Ausgang R(I) angelegt wird.

Die M-Schaltungen 4 bis 7 sind identisch aufgebaut und arbeiten auch identisch wie die in Fig. 3 gezeigte Schaltung mit Ausnahme, daß die Taktsignale R 1 und R 2 an den jeweils anderen Eingang P 1 und P 2 im Vergleich zu den P-Schaltungen angelegt wird, wodurch die Multiplikationen mit negativen Koeffizienten der Übertragungsfunktion ausgeführt werden.

In Fig. 4 ist der Aufbau der T-Schaltung 8 gezeigt. Die am Eingang D(I) auftretenden Eingangsdatenbits werden dem Ausgang Q(I) zugeführt über die Transmissionsgatter 80 und 81, die Kondensatoren 82 und 83 und die invertierenden Puffer 84 und 85, wenn Taktsignale an den Anschlüssen C 1, , C 2 und auftreten, wie dies im Zusammenhang mit Fig. 3 beschrieben wurde. Weist das am Ausgang Q(I) gespeicherte Datenbit den logischen Wert L auf, dann werden die Transmissionsgatter 87 und 88 eingeschaltet, was über den invertierenden Puffer 86 erfolgt. Weist das am Ausgang Q(I) gespeicherte Bit den Wert H auf, dann werden die Transmissionsgatter 89 und 90 eingeschaltet, wenn an deren Einschalteingängen das Signal H auftritt sowie das Signal L an deren Abschalteingängen, das über den invertierenden Puffer 86 zugeführt wird, so daß das Taktsignal R 1 dem Ausgang B(I) und das Taktsignal R 2 dem Ausgang R(I) zugeführt wird.

Wie bereits eingangs erwähnt, waren die symmetrischen Kondensatorpaare bei den bekannten analogen FIR- Filtern infolge Veränderungen in den Arbeitsschritten unvollständig zueinander angepaßt. Damit waren die Koeffizienten in der resultierenden Übertragungsfunktion nicht perfekt, was zu einem nichtlinearen Phasengang führt. Eine nicht komplette Bedämpfung des Filters bei Frequenzen, die durch die Nulldurchgänge der Übertragungsfunktion charakterisiert sind, führt zu einer nicht konstanten Gruppenverzögerung, wobei unter Gruppenverzögerung die Ableitung der Phase in bezug auf die Frequenz zu verstehen ist.

Gemäß Fig. 5A war der Phasengang des Prototyps des FIR-Filters gekennzeichnet durch die nachfolgende Übertragungsfunktion

H(z) = [2,98+3,739z ^-1+2,153z ^-2-1,167z ^-3
-5,707z ^-4-10,662z ^-5-15,367z ^-6
-18,779z ^-7+15,367z ^-8-10,662z ^-9
-5,707z ^-10-1,167z ^-11+2,153z ^-12
+3,739z ^-13+2,98z ^-14]/66,84

Hieraus ergibt sich, daß der Phasengang linear ist. Bei den bekannten Filtern dagegen tritt bei der Kondensatorflächenanpassung ein Differentialfehler von bis zu 10% auf. Beispielsweise kann infolge des Herstellverfahrens zwischen den Koeffizienten z ^-5 und z ^-9 ein 10%iger Differentialfehler auftreten, was bedeutet -9,662z ^-5 und -11,662z ^-9 anstelle von 10,662z ^-5 und 10,662z ^-9. Der resultierende Phasengang ist in Fig. 5B dargestellt. Hieraus ist ersichtlich, daß ein 10%iger Differentialfehler in einem einzigen Koeffizientenpaar zu einem beträchtlichen Linearitätsverlust führt, der zu Interferenzen während der Übertragung beiträgt.

Zusammenfassend kann gesagt werden, daß die Erfindung ein symmetrisches FIR-Filter betrifft, bei dem sowohl digitale als auch analoge Techniken verwendet werden. Es wird ein digitales Eingangssignal zugeführt und ein digital gefiltertes analoges Ausgangssignal erzeugt. Der Analogteil des Filters besteht aus einer geschalteten Kondensatoranordnung, welche in CMOS-Technik hergestellt wird. Durch Verwendung einer geschalteten Kondensatoranordnung werden die Signale rasch verarbeitet und der Stromverbrauch des Filters ist relativ gering. Ein großer Vorteil besteht darin, daß unnötige Multiplikationen vermieden werden. Die Anzahl der erforderlichen Kondensatoren im Analogteil des Filters ist auf etwa die Hälfte der Kondensatoren vermindert, die bei den bekannten analogen FIR-Filtern erforderlich ist. Das Filter ist besonders dort einsetzbar, wo digitale Signale über eine symmetrische Leitung übermittelt werden, wie beispielsweise die a- und b- Adern einer Telefonleitung. Bei der vorstehenden Beschreibung wurde der Ausdruck Datenbits verwendet. Hierunter sind auch zu verstehen impulskodemodulierte Sprachenbits. Der vorerwähnte Prototyp fand Anwendung zur Übermittlung von digitalen Signalen in beiden Richtungen zwischen einer Telefonhauptstelle und digitalen peripheren Einheiten, wobei die Übermittlung über verdrillte a- und b-Adern erfolgte. Das vorstehend beschriebene Filter weist 15 Koeffizienten auf, d. h. es handelt sich um ein Filter ungeradzahliger Ordnung, jedoch ist auch ein Filter geradzahliger Ordnung möglich, in dem die T-Schaltung 8 eliminiert wird und dafür der Ausgang Q(I) des Prozessors 7 mit dessen Eingang D(N-I) verbunden wird. Es ist möglich, die Anzahl und die Kombination der positiven und negativen Koeffizienten zu verändern, in dem eine geeignete Auswahl der P- und M-Schaltungen gewählt wird.

Im beschriebenen Ausführungsbeispiel entsprechen dem ersten und dem 15. Bit der Bitfolge, die beim Prozessor 1 miteinander verglichen werden, den Werten z⁰ und z ^-14, multipliziert mit h (0), bei positivem Vorzeichen des Resultats. Beim Prozessor 4 wird das vierte Bit der Bitfolge mit dem 12. Bit verglichen und die Summe mit dem Faktor h (3) multipliziert bei negativem Vorzeichen des Resultats, entsprechend -h (3)[z ^-3+z ^-11], während beim Prozessor 8 der Wert -h (7)z ^-7 erzeugt wird. Hierbei bestimmen die Werte h die Kapazitäten der Kondensatoren 29 bis 36, gleiche Werte von z von Bitpaaren die positiven oder negativen Ladungen dieser Kondensatoren und unterschiedliche Werte von z eines Bitpaares die Entladung dieser Kondensatoren.

Claims (11)

1. Filter mit endlicher Impulsantwort, das eine Übertragungsfunktion mit mehreren positiven und negativen Koeffizientenpaaren aufweist, die zu einem vom ersten und letzten Koeffizienten gebildeten Mittelwert symmetrisch sind, dem digitale Eingangssignale in Form einer Folge von Bits zugeführt werden, die jeweils zwei zueinander unterschiedliche logische Werte aufweisen, und das die einzelnen Bits dieser Bitfolge in Schieberegistern speichert, in dem diese digitalen Eingangssignale in gemäß der Übertragungsfunktion gefilterte Analogsignale umgesetzt werden in dem in der Bitfolge zueinander symmetrisch stehende Bits entsprechenden Koeffizientenpaaren zugeordnet werden, dadurch gekennzeichnet, daß

• a) die Schieberegister von ersten und zweiten Prozessoren (1 bis 3, 4 bis 7) gebildet sind, die Steuersignale in Abhängigkeit der logischen Werte der Bits von ersten und zweiten in den Prozessoren (1 bis 7) gespeicherten Bitpaaren entsprechend ersten und zweiten Koeffizientenpaaren erzeugen,
• b) eine der Anzahl der Koeffizientenpaare entsprechende Anzahl von Kondensatoren (29 bis 35) vorgesehen ist, deren jeweilige Kapazität proportional einem Koeffizientenpaar ist und die an einer Seite miteinander verbunden sind,
• c) die jeweils andere Seite jedes Kondensators (29 bis 35) mit einem Schalter (13 bis 19, 21 bis 27) verbunden ist, denen die Steuersignale zugeführt werden und welche an zwei Ladespannungen anliegen,
• d) die eine Seite der Kondensatoren (29 bis 35) mit einem Integrator (40, 41, 42) verbunden ist, der die über den Kondensatoren (29 bis 35) anliegenden Einzelspannungen summiert und ein von der Summenspannung anhängiges Analogausgangssignal erzeugt,
• e) die Schalter (13 bis 19, 21 bis 27) den ihnen zugeordneten Kondensator (29 bis 35) auf eine positive Spannung laden, wenn ihnen ein erstes Steuersignal zugeführt wird, auf eine negative Spannung laden, wenn ihnen ein zweites Steuersignal zugeführt wird, und den zugeordneten Kondensator (29 bis 35) im entladenen Zustand halten, wenn ihnen ein drittes Steuersignal zugeführt wird.

2. Filter nach Anspruch 1, mit einer ungeradzahligen Ordnung und mit einem zusätzlichen mittleren Koeffizienten der Übertragungsfunktion, dadurch gekennzeichnet, daß in Serie mit den Prozessoren (1 bis 7) ein weiterer Prozessor (8) vorgesehen ist, der ein zusätzliches Bit der Bitfolge speichert und der in Abhängigkeit des logischen Werts des zusätzlichen Bits das erste oder zweite Steuersignal erzeugt, und daß ein weiterer Schalter (20, 28) und ein weiterer Kondensator (36) vorgesehen sind, wobei letzterer eine Kapazität proportional dem zusätzlichen Koeffizienten aufweist und parallel zu der Anzahl von Kondensatoren (29 bis 35) geschaltet ist.

3. Filter nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Prozessoren (1 bis 3) das erste Steuersignal erzeugen, wenn die logischen Werte des erfaßten Bitpaares beide niedrig sind, das zweite Steuersignal erzeugen, wenn die beiden Werte hoch sind, und das dritte Steuersignal erzeugen, wenn die beiden Werte unterschiedlich sind.

4. Filter nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Prozessoren (4 bis 7) das erste Steuersignal erzeugen, wenn die logischen Werte des erfaßten Bitpaares beide hoch sind, das zweite Steuersignal erzeugen, wenn die beiden Werte niedrig sind und das dritte Steuersignal erzeugen, wenn die beiden Werte unterschiedlich sind.

5. Filter nach Anspruch 2, dadurch gekennzeichnet, daß der weitere Prozessor (8) das erste Steuersignal erzeugt, wenn der Wert des zusätzlichen Bits hoch ist und das zweite Steuersignal erzeugt, wenn dieser Wert niedrig ist.

6. Filter nach einem der Ansprüche 1 bis 5, daß die Kapazitäten der Kondensatoren (29 bis 36) etwa gleich dem zweifachen Wert von einem der Koeffizienten des zugeordneten Koeffizientenpaares sind.

7. Filter nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jeder Schalter (13 bis 28) aus einem Transistorpaar besteht, deren jeweils erste Anschlüsse mit der anderen Seite des von ihnen geschalteten Kondensators verbunden sind, der zweite Anschluß des einen Transistors an einer negativen Ladespannung, der zweite Anschluß des anderen Transistors an einer positiven Ladespannung und die Steuereingänge an den sie steuernden Prozessor angeschlossen sind.

8. Filter nach Anspruch 7, dadurch gekennzeichnet, daß das erste dem Steuereingang zugeführte Steuersignal aus zwei einander nicht überlappenden Taktsignalen (R 1, R 2), das zweite Steuersignal aus den Taktsignalen (R 1, R 2) entgegengesetzter Phase und das dritte Steuersignal aus zwei Ladespannungen (V _REF, V_BIAS) besteht.

9. Filter nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Integrator einen Operationsverstärker (40) und mindestens einen Kondensator (41 bzw. 42) aufweist, der zwischen dem Ausgang des Operationsverstärkers (40) und demjenigen Eingang geschaltet ist, der mit der einen Seite der Kondensatoren (29 bis 36) verbunden ist.

10. Filter nach Anspruch 9, dadurch gekennzeichnet, daß zwischen dem Eingang des Operationsverstärkers (40) und der einen Seite der Kondensatoren (29 bis 36) ein Dämpfungskondensator (37) zwischengeschaltet ist.

11. Filter nach Anspruch 8, dadurch gekennzeichnet, daß die Bits der Bitfolge im Takt der Taktsignale (R 1, R 2) von Schieberegister zu Schieberegister (1 bis 8) verschoben werden, wobei im ersten Schieberegister (1) das erste und