DE4327814C2 - Adressendecodierer für die Reparatur einer Speichereinrichtung - Google Patents
Adressendecodierer für die Reparatur einer SpeichereinrichtungInfo
- Publication number
- DE4327814C2 DE4327814C2 DE4327814A DE4327814A DE4327814C2 DE 4327814 C2 DE4327814 C2 DE 4327814C2 DE 4327814 A DE4327814 A DE 4327814A DE 4327814 A DE4327814 A DE 4327814A DE 4327814 C2 DE4327814 C2 DE 4327814C2
- Authority
- DE
- Germany
- Prior art keywords
- repair
- address decoder
- connections
- address
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung bezieht sich auf einen Adressendecodierer für die Reparatur
einer Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Patent
anspruchs 1.
ein derartiger Adressendecodierer ist bereits aus dem IEEE Journal of
Solid-State Circuits, Oktober 1981, S. 506-513, bekannt, mit dessen Hilfe
sich ein Fehler innerhalb der Halbleiterspeichereinrichtung wirksam beheben
läßt. Dieser bekannte Adressendecodierer enthält eine elektrische
Leitung, an die eine gewünschte Spannung anlegbar ist und mehrere
Reparaturverbindungen, die mit der elektrischen Leitung verbunden sind,
wobei diese Reparaturverbindungen in vorbestimmter Anzahl und in vor
bestimmten Bereichen benachbart zueinander angeordnet sind und jeweils
eine von ihnen bei einer Positionierung eines Lichtstrahls weg
gebrannt werden kann.
Es ist bereits gängiger Stand der Technik, in einer Speichereinrichtung,
beispielsweise in einem dynamischen Speicher mit wahlfreiem Zugriff
(DRAM) redundante Zellenspalten für den Fall vorzusehen, daß eine oder
mehrere Zellenspalten einer Speicherzellenmatrix fehlerhaft arbeiten. Ist
zum Beispiel eine Zellenspalte der Speicherzellenmatrix defekt, so wird sie
durch eine der redundanten Zellenspalten ersetzt. Um einen Austausch
der defekten Speicherzellenspalte durch die redundante Zellenspalte
durchführen zu können, ist eine Umschalteinrichtung zwischen einer Ein
gabe/Ausgabe (I/O)-Interfaceschaltung und der Speicherzellenmatrix,
die die redundanten Zellenspalten aufweist, erforderlich.
Die Fig. 1 zeigt ein Basismodell einer DRAM-Einrichtung mit redundanten
Zellenspalten und der Umschalteinrichtung. Wie zu erkennen ist, weist die DRAM-
Einrichtung eine Speicherzellenmatrix mit einer Mehrzahl von Zellenspalten
auf, wenigstens eine redundante Zellenspalte, eine Reparaturschaltung zum
Austausch einer fehlerhaft arbeitenden Zellenspalte der Speicherzellenmatrix
durch die redundante Zellenspalte, eine Eingabe/Ausgabe (I/O) -Interface
schaltung zur Eingabe und Ausgabe von Daten zwischen der Speichereinrich
tung und einer externen Einrichtung sowie ein Anschlußflächenteil zum Anle
gen von Treibersignalen an die Reparaturschaltung.
Entsprechend der Fig. 1 enthält die Reparaturschaltung eine Mehrzahl von npn-
Transistoren T1 bis T8, eine Gleichstrom (DC)-Spannungsquelle Vcc, einen Wi
derstand R, einen Inverter I1, eine Mehrzahl von Reparaturverbindungsgliedern
L1 bis L3 zur Adressierung einer fehlerhaften Zellenspalte der Speicherzellen
matrix sowie Knoten A und B. Darüber hinaus weist das Anschlußflächenteil ei
ne Mehrzahl von Anschlußflächen C0 bis C2 zur Anlegung von Treibersignalen
an die Reparaturschaltung auf.
Im nachfolgenden wird der Betrieb beim Reparieren der DRAM-Einrichtung ge
mäß Fig. 1 näher erläutert.
Unter normalen Betriebsbedingungen geht die Anschlußfläche C0 auf hohen Pe
gel, während die Anschlußflächen C1 und C2 auf niedrigem Pegel gehalten wer
den. Dadurch wird der Transistor T4 eingeschaltet, der den Knoten B auf Erde
legt. Die Folge davon ist, daß der Transistor T7 ausgeschaltet wird, während die
Transistoren T8 und T1 eingeschaltet werden. Sind die Anschlußflächen C1 und
C2 auf niedrigem Spannungspegel gehalten, so bleiben die Transistoren T2 und
T3 ausgeschaltet. Zu diesem Zeitpunkt können also nur Daten von der ersten
Zellenspalte der Speicherzellenmatrix zum Knoten A ausgegeben werden, so
daß diese Daten die Eingabe/Ausgabe (I/O)-Interfaceschaltung erreichen, da
der Transistor T8 eingeschaltet ist.
Im folgenden sei angenommen, daß die erste Zellenspalte der Speicherzellenma
trix defekt sein soll. Um die erste Zellenspalte durch die redundante Zellenspalte
zu ersetzen, braucht lediglich die Verbindung L1 entfernt zu werden. Geht
dann die Anschlußfläche C0 auf hohen Pegel und die Anschlußflächen C1 und
C2 auf niedrigen Pegel, so werden zwar die Transistoren T1 und T4 eingeschal
tet, jedoch kann der Transistor den Knoten B nicht länger auf Erde ziehen, da
der Knoten B nicht mehr mit dem Transistor T4 verbunden ist.
In diesem Fall wird also der Knoten B über den Widerstand R auf hohen Pegel ge
zogen. Dadurch wird der Transistor T7 eingeschaltet, während der Transistor T8
ausgeschaltet wird. Bei ausgeschaltetem Transistor T8 können die Daten von
der ersten Zellenspalte der Speicherzellenmatrix nicht mehr zur Eingabe/Aus
gabe (I/O)-Interfaceschaltung gelangen. Statt dessen kommen jetzt Daten von
der redundanten Zellenspalte über den Transistor T7 zur Eingabe/Ausgabe
(I/O)-Interfaceschaltung. Mit anderen Worten wird jetzt die redundante Zellen
spalte anstelle der defekten Zellenspalte der Speicherzellenmatrix verwendet.
Obwohl zu Illustrationszwecken in Fig. 1 nur eine redundante Zellenspalte dis
kutiert wurde, können auch mehrere redundante Zellenspalten für den Fall
verwendet werden, daß eine oder mehrere der Zellenspalten der Speicherzellen
matrix defekt sind und durch redundante Zellenspalten ersetzt werden sollen.
Wird dieses Einzelverbindungs-Redundanzschema gemäß Fig. 1 In einer Ein
richtung mit 64 Spalten implementiert, so ist es erforderlich, 64 Schalteinrich
tungen wie die Transistoren T4, T5 und T6 vorzusehen, und zwar jeweils einen
für eine Spalte, um die jeweiligen Spalten durch redundante ersetzen zu kön
nen. Ferner sind auch 64 Verbindungen erforderlich, worauf besonders hinge
wiesen wird.
Wie bereits oben angeklungen, dienen die Verbindungen dazu, die Adresse einer
fehlerhaften Zellenspalte einer redundanten Zellenspalte zuzuordnen, um die
fehlerhafte Zellenspalte durch die redundante Zellenspalte zu ersetzen. In die
sem Sinne kann ein Satz von Verbindungen der genannten Art als Adressende
codierer bezeichnet werden.
Ein konventioneller Adressendecodierer zur Reparatur eines 1 Mega-DRAMs
wird nachfolgend unter Bezugnahme auf die Fig. 2a und 2b näher beschrieben.
Die Fig. 2a zeigt den 1 Mega-DRAM mit drei redundanten Zellenspalten zu Repa
ratur- bzw. Ersatzzwecken sowie mit einer zu diesem Zweck vorgesehenen Repa
raturschaltung. Wie zu erkennen ist, enthält der 1 Mega-DRAM eine 1 Mega-
Speicherzellenmatrix 1 mit 1024 × 1024 Zellen, eine redundante Zellenmatrix 2
mit drei redundanten Zellenspalten, einen Matrixadressendecodierer 3, der mit
einer DC-Spannung Vcc versorgt wird und zur Adressierung von Zellenspalten
der 1 Mega-Speicherzellenmatrix 1 dient, sowie einen Reparaturadressendeco
dierer 4 zur Zuteilung einer Adresse einer fehlerhaften der Zellenspalten der 1
Mega-Speicherzellenmatrix 1 zu einer entsprechenden der redundanten Zellen
spalten der redundanten Zellenmatrix 2 zwecks Ersatz der fehlerhaften Zellen
spalte.
Der Matrixadressendecodierer 3 dient dazu, eine Adresse zum wahlweisen Anle
gen der DC-Spannung Vcc an die Zellenspalten der Speicherzellenmatrix 1 zu
erzeugen. In Fig. 2a weist jede Zellenspalte 1024 Zellen auf und kann dann nicht
verwendet werden, wenn wenigstens eine dieser Zellen defekt ist. Der Fehler in
nerhalb des DRAMs wird daher durch Austausch bzw. Ersatz der fehlerhaften
Zellenspalte durch eine entsprechende der redundanten Zellenspalten der re
dundanten Zellenmatrix 2 vorgenommen. Um die fehlerhafte Zellenspalte der
Speicherzellenmatrix 1 durch eine entsprechende der redundanten Zellenspal
ten der redundanten Zellenmatrix zu ersetzen, ist der Reparaturadressendeco
dierer 4 so ausgebildet, daß er eine Adresse der fehlerhaften Zellenspalte einer
entsprechenden der redundanten Zellenspalten zuordnet.
Nachfolgend wird der Betrieb der Zuteilung der Adresse unter Bezugnahme auf
die Fig. 2b näher beschrieben.
Die Fig. 2b zeigt den Aufbau des Reparaturadressendecodierers 4. Ein 10-Bit-
Signal ist erforderlich, um den 1 Mega-DRAM in Fig. 2a zu adressieren, da die
Anzahl der Spalten von 2⁰-2¹⁰ läuft bzw. 1024 beträgt. Der Reparaturadres
sendecodierer 4 weist eine Mehrzahl von Verbindungen oder Sicherungen auf,
genauer gesagt zehn Verbindungen oder Sicherungen, zur Adressierung jeder
redundanten Zellenspalte im 1 Mega-DRAM gemäß Fig. 2a. Aus diese Grunde
sind also im Reparaturadressendecodierer 4 30 Verbindungen bzw. Sicherun
gen erforderlich, da die redundante Zellenmatrix 2 insgesamt drei redundante
Zellenspalten besitzt.
Unter Bezugnahme auf die Fig. 2b wird nachfolgend als Beispiel die Adressie
rung nur einer redundanten Zellenspalte erläutert. Insbesondere weist der Re
paraturadressendecodierer 4 eine Leitung 5 auf, die mit der DC-Spannungs
quelle Vcc verbunden ist, sowie zehn lineare Verbindungen oder Sicherungen
L10-L100, die zwischen der Leitung 5 und dem Matrixadressendecodierer 3 lie
gen und die ferner einen vorbestimmten Abstand voneinander aufweisen.
Zeigt beim Betrieb die dritte Zellenspalte der Speicherzellenmatrix 1 gemäß Fig.
2a einen Defekt, so erzeugt der Reparaturadressendecodierer 4 eine Adresse
"1100000000". Diese Adresse wird dadurch erzeugt, daß die erste und zweite
Verbindung L10 und L20 so bleiben wie sie sind, also nicht unterbrochen wer
den, während die verbleibenden Verbindungen beseitigt werden, wie die Fig. 2c
erkennen läßt. Wird jetzt die DC-Spannung Vcc an die Leitung 5 angelegt, so
wird die Adresse "1100000000" zum Matrixadressendecodierer 3 geliefert, wo
durch jetzt die redundante Zellenspalte mit der Adresse verwendet wird, anstelle
der fehlerhaften dritten Zellenspalte.
Ein Laserstrahl dient zur Unterbrechung der acht Verbindungen
L30-L100, die linear zwischen der die DC-Spannung Vcc empfangenden
Leitung 5 und dem Matrixadressendecodierer 3 liegen. Die Verbindungen
L30-L100 werden momentan erhitzt und verdampfen, wenn deren Zentren
plötzlich durch den Laserstrahl abgetastet bzw. gescannt werden. Auf diese
Weise werden die Verbindungen L30-L100 praktisch beseitigt.
Nachteilig beim konventionellen Reparaturadressendecodierer ist jedoch die
Tatsache, daß die Verbindungen nur eine nach der anderen bzw. der Reihe nach
durch den Laserstrahl beaufschlagt werden können, da sie linear bzw. geradli
nig und in vorbestimmtem Abstand voneinander angeordnet sind. Genauer ge
sagt muß im vorliegenden Fall beim konventionellen Reparaturadressendeco
dierer der Laserstrahl achtmal positioniert werden, um zu versuchen, all die er
forderlichen Verbindungen zu beseitigen. Je mehr Verbindungen also benutzt
werden, desto größer ist der Zeitaufwand für den Betrieb zur Reparatur der feh
lerhaften Zellenspalte unter Zuhilfenahme des Laserstrahls. Dies führt zu einer
Verminderung der Arbeitseffizienz und zu einer geringeren Produktivität. Je öf
ter darüber hinaus Verbindungen mit Hilfe des Laserstrahls beseitigt werden
sollen, desto größer wird die Wahrscheinlichkeit, daß die beabsichtigte
Reparatur mißlingt.
Der Erfindung liegt die Aufgabe zugrunde, einen Adressendecodierer für
die Reparatur einer Speichereinrichtung zu schaffen, mit dessen Hilfe sich
ein Fehler in der Speichereinrichtung wirksamer beheben läßt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patent
anspruchs 1 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind
den Unteransprüchen zu entnehmen.
Ein Adressendecodierer nach der Erfindung zeichnet sich dadurch aus,
daß die Reparaturverbindungen in einem ersten vorbestimmten Bereich
so eng benachbart verlaufen, daß sie gleichzeitig mit nur einer Lichtstrahl
positionierung durchtrennbar sind, und daß sie in einem zweiten vor
bestimmten Bereich so weit voneinander entfernt verlaufen, daß nur jeweils
eine von ihnen mit einer Lichtstrahlpositionierung durchtrennbar ist.
Dadurch ist es möglich, ohne Veränderung der Größe des Brennfleck
durchmessers des Lichtstrahls mehrere der Reparaturverbindungen
gleichzeitig wegzudampfen. Der Brennfleckdurchmesser des Lichtstrahls
braucht somit gegenüber dem konventionellen Fall nicht vergrößert zu
werden, was eine Intensitätsabnahme zur Folge hätte und dadurch ein Wegbrennen
von Reparaturverbindungen unmöglich machen würde.
Die Zeichnung stellt ein Ausführungsbeispiel der Erfindung dar. Es zeigt:
Fig. 1 ein Schaltungsdiagramm eines DRAMs mit einer einzigen re
dundannten Zellenspalte für Ersatzzwecke sowie mit einer zu diesem
Zweck vorgesehenen Reparaturschaltung,
Fig. 2a ein Schaltungsdiagramm eines 1 Mega-DRAMs mit drei re
dundanten Zellenspalten für Ersatzzwecke und eine zu diesem
Zweck vorgesehene konventionelle Reparaturschaltung,
Fig. 2b den Aufbau eines Reparaturadressendecoders gemäß Fig. 2a,
Fig. 2c einen Prozeß zur Erzeugung einer Reparaturadresse, ausgehend vom
Aufbau nach Fig. 2b,
Fig. 3a den Aufbau eines Reparaturadreßdecodierers in Übereinstimmung mit
der vorliegenden Erfindung und
Fig. 3b einen Prozeß zur Erzeugung einer Reparaturadresse, ausgehend vom
Aufbau nach Fig. 3a.
Die Fig. 3a zeigt den Aufbau eines Reparaturadreßdecodierers in Übereinstim
mung mit der vorliegenden Erfindung. Wie zu erkennen ist, enthält der Repara
turadreßdecodierer eine Leitung 6, an die eine gewünschte Spannung Vcc ange
legt wird, sowie zehn Reparaturverbindungen L110-L200, von denen jede eine
gekrümmte Form aufweist, mit einem Ende mit dem Matrixdecodierer 3 gemäß
Fig. 2a und mit dem anderen Ende mit der Leitung 6 verbunden ist. Die Repara
turverbindungen L110-L200 sind in vorbestimmter Anzahl in vorbestimmten
Bereichen benachbart zueinander angeordnet, so daß sich eine oder mehrere
von ihnen wahlweise mit Hilfe eines Laserstrahls wegdampfen bzw. unterbre
chen lassen.
Gemäß Fig. 3a sind die Verbindungen L110-L200 paarweise in ihren vorbe
stimmten Bereichen benachbart zueinander angeordnet, jedoch kann die An
zahl der benachbart zueinander angeordneten Verbindungen in den vorbe
stimmten Bereichen auch drei oder mehr betragen. Im zuletzt genannten Fall
würde dies bedeuten, daß drei oder mehr der Verbindungen L110-L200 gleich
zeitig weggedampft bzw. unterbrochen werden können. Der Grund, warum die
Reparaturverbindungen L110-L200 in vorbestimmter Anzahl in ihren vorbe
stimmten Bereichen benachbart zueinander angeordnet sind, liegt darin, daß
dann wahlweise eine oder mehrere von ihnen nur durch einmaliges Positionie
ren des Laserstrahls weggedampft bzw. unterbrochen werden können. Diese
Struktur wird nur durch einen Maskierungsprozeß für die erforderliche Struk
turierung erhalten, wobei der Maskierungsprozeß derselbe wie beim Stand der
Technik ist, so daß gegenüber diesem keine zusätzlichen Prozeßschritte bei der
Erfindung erforderlich sind.
Jede der Reparaturverbindungen L110-L200 besteht aus einem Material, das
aus einer Gruppe ausgewählt ist, zu welcher Polysilicium, Siliciummetallver
bindungen bzw. Silicide und Metalle gehören. Vorzugsweise besteht jede Reparaturverbindung
aus Polysilicium oder aus einer Siliciummetallverbindung
bzw. einem Silicid und erst in zweiter Linie aus einem Metall, da Polysilicium
oder die Siliciummetallverbindungen bzw. Silicide besser verdampfen. Unter
Umständen bleibt aber auch hier eine geringe Menge an Metall zurück, nachdem
der Abtast- bzw. Verdampfungsprozeß durch den Laserstrahl durchgeführt
worden ist.
Im folgenden sei angenommen, daß die dritte Zellenspalte der Speicherzellen
matrix 1 in Fig. 2a defekt ist und daß unter Bezugnahme auf die Fig. 3b be
schrieben wird, wie eine Adresse der defekten dritten Zellenspalte einer redun
danten Zellenspalte zwecks Reparatur bzw. Ersatz zugeteilt wird.
Im vorliegenden Fall muß der Reparaturadressendecodierer eine Adresse
"1100000000" erzeugen. Wie bereits zuvor erwähnt, muß hierzu beim konven
tionellen Reparaturadressendecodierer 4 gemäß Fig. 2b die Abtastung mit Hilfe
des Laserstrahls achtmal durchgeführt werden, um alle erforderlichen Verbin
dungen wegzublasen bzw. zu unterbrechen. Nach der vorliegenden Erfindung
können jedoch eine oder mehrere der Verbindungen im Reparaturadressendecodierer
gleichzeitig durch nur eine Abtastung des Laserstrahls weggedampft
bzw. unterbrochen werden, wie durch die gestrichelten Kreise in Fig. 3a ange
deutet ist, da die Verbindungen die bereits erwähnten gekrümmten Strukturen
bzw. Formen aufweisen und in ihren vorbestimmten Bereichen paarweise oder
in noch größerer Anzahl benachbart zueinander angeordnet sind. Um also die
Adresse "1100000000" generieren zu können, braucht bei der Erfindung der La
serstrahl nur fünfmal positioniert zu werden, wie die Fig. 3b zeigt.
Natürlich ist es nach der vorliegenden Erfindung auch möglich, beim Reparatu
radressendecodierer nach Fig. 3a die Verbindungen L110-L200 nur jeweils ein
zeln zu unterbrechen. Soll beispielsweise eine Adresse "0111111111" durch den
Reparaturadressendecodierer generiert werden, so wird nur die erste Verbin
dung L110 weggedampft bzw. unterbrochen, und zwar durch entsprechende Po
sitionierung des Laserstrahls im Zentrum des durch gestrichelte Linien darge
stellten kleinen Kreises in Fig. 3a.
Wie bereits erwähnt, ist zur Erzeugung der Adresse "1100000000" für den Fall,
daß die dritte Zellenspalte der Speicherzellenmatrix 1 in Fig. 2a defekt ist und
ersetzt werden soll, beim konventionellen Reparaturadressendecodierer in Fig.
2b der Laserstrahl achtmal zu positionieren, während beim Reparaturadressen
decodierer nach der vorliegenden Erfindung in Fig. 3a der Laserstrahl zu dem
selben Zweck nur fünfmal positioniert zu werden braucht. Im Vergleich zum
konventionellen Reparaturadressendecodierer werden bei dem nach der Erfin
dung also drei Positionierungsvorgänge des Laserstrahls eingespart. Dadurch
läßt sich die Reparaturzeit erheblich verkürzen bei gleichzeitiger Verminderung
der Wahrscheinlichkeit, daß eine fehlerhafte Reparatur erfolgt.
In Übereinstimmung mit der Erfindung weisen die Reparaturverbindungen bzw.
Sicherungen eine gekrümmte Form auf, sind zwischen dem Matrixadressende
codierer und der genannten Leitung angeordnet, an die die DC-Spannung ange
legt wird, und sind ferner in vorbestimmten Bereichen zu zweit oder in noch grö
ßerer Anzahl benachbart zueinander angeordnet, so daß eine oder mehrere von
ihnen wahlweise durch nur einen Positionierungsvorgang des Laserstrahls weg
gedampft oder unterbrochen werden können. Mit einer Abtasteinstellung
bzw. Positionierung des Laserstrahls lassen sich also unter Um
ständen mehrere der Sicherungsverbindungen gleichzeitig beseitigen, so daß
bei der Erzeugung längerer Adressen der Laserstrahl nicht mehr so oft wie im
konventionellen Fall positioniert zu werden braucht, was zu einer Verringerung
der Reparaturzeit der fehlerhaften Zellenspalte unter Verwendung des Laser
strahls führt. Dadurch wird ein höherer Nutzeffekt bei der Reparatur bei gleich
zeitig geringerer Reparaturfehlerquote erreicht.
Gemäß Fig. 3a verlaufen im vorliegenden Ausführungsbeispiel des Reparatur
adressendecodierers zwei Stränge der Leitung 6 im Abstand parallel zueinan
der. An einem Ende sind diese Stränge untereinander und mit der DC-Span
nungsquelle Vcc verbunden. Es sind hier zehn Sicherungsverbindungen L110-
L200 vorhanden, von denen die oberen L110, L120, L130, L140 und L150 U-för
mig ausgebildet sind, während die unteren L160, L170, L180, L190 und L200 ∩-förmig
ausgebildet sind. Die U-förmigen Sicherungsverbindungen und die ∩-förmigen
Sicherungsverbindungen sind in Längsrichtung zwischen den Strän
gen wechselweise zueinander angeordnet, wobei jeweils eines ihrer Enden mit
einem der Stränge und das jeweils andere Ende mit dem Matrixadressendeco
dierer 3′ verbunden ist. Die vertikalen und benachbart zueinander liegenden
Schenkel jeweils aufeinanderfolgender Sicherungselemente liegen relativ eng
benachbart zueinander im Vergleich zum Abstand der jeweiligen Schenkel, die
zu einem Sicherungselement gehören. Der Schenkelabstand ist so eng gewählt,
daß mit Hilfe des Laserstrahls die beiden benachbarten Schenkel unterschied
licher Sicherungselemente gleichzeitig weggebrannt werden können.
Claims (6)
1. Adressendecodierer für die Reparatur einer Halbleiter
speichereinrichtung mit:
- - einer elektrischen Leitung (6), an die eine gewünschte Spannung (Vcc) anlegbar ist und
- - mehreren Reparaturverbindungen (L110-L200), die mit der elektri
schen Leitung (6) verbunden sind, wobei diese Reparaturverbindungen in
vorbestimmter Anzahl und in vorbestimmten Bereichen benachbart zueinander
angeordnet sind und jeweils eine von ihnen bei einer Positionierung
eines Lichtstrahls weggebrannt werden kann,
dadurch gekennzeichnet, daß die Reparaturverbindungen (L110, L160; L120, L170; . . .; L150, L200) in einem ersten vorbestimmten Bereich so eng benachbart verlaufen, daß sie gleichzeitig mit nur einer Lichtstrahl positionierung durchtrennbar sind, und daß sie in einem zweiten vor bestimmten Bereich so weit voneinander entfernt verlaufen, daß nur jeweils eine von ihnen (L100; . . .; L200) mit einer Lichtstrahlpositionierung durchtrennbar ist.
2. Adressendecodierer nach Anspruch 1, dadurch gekennzeichnet,
daß die Reparaturverbindungen aus Polysilicium hergestellt sind.
3. Adressendecodierer nach Anspruch 1, dadurch gekennzeichnet,
daß die Reparaturverbindungen aus Siliciummetallverbindungen bzw.
Siliciden hergestellt sind.
4. Adressendecodierer nach Anspruch 1, dadurch gekennzeichnet,
daß die Reparaturverbindungen aus Metall hergestellt sind.
5. Adressendecodierer nach Anspruch 1, dadurch gekennzeichnet,
daß der Lichtstrahl ein Laserstrahl ist.
6. Adressendecodierer nach Anspruch 1, dadurch gekennzeichnet,
daß die Reparaturverbindungen jeweils eine gekrümmte Form bzw. einen
gekrümmten Verlauf aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920015195A KR960009996B1 (ko) | 1992-08-24 | 1992-08-24 | 반도체 소자의 리페어장치 및 그 배치방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4327814A1 DE4327814A1 (de) | 1994-03-03 |
DE4327814C2 true DE4327814C2 (de) | 1996-04-11 |
Family
ID=19338372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4327814A Expired - Lifetime DE4327814C2 (de) | 1992-08-24 | 1993-08-18 | Adressendecodierer für die Reparatur einer Speichereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5500822A (de) |
JP (1) | JP3364285B2 (de) |
KR (1) | KR960009996B1 (de) |
DE (1) | DE4327814C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19924153B4 (de) * | 1999-05-26 | 2006-02-09 | Infineon Technologies Ag | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers |
US6091620A (en) * | 1999-07-06 | 2000-07-18 | Virage Logic Corporation | Multi-bank memory with word-line banking, bit-line banking and I/O multiplexing utilizing tilable interconnects |
US10141059B2 (en) | 2016-11-30 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Failure detection circuitry for address decoder for a data storage device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
JPS6344739A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
US4791615A (en) * | 1986-12-22 | 1988-12-13 | Motorola, Inc. | Memory with redundancy and predecoded signals |
JP2888034B2 (ja) * | 1991-06-27 | 1999-05-10 | 日本電気株式会社 | 半導体メモリ装置 |
JP2689768B2 (ja) * | 1991-07-08 | 1997-12-10 | 日本電気株式会社 | 半導体集積回路装置 |
-
1992
- 1992-08-24 KR KR1019920015195A patent/KR960009996B1/ko not_active IP Right Cessation
-
1993
- 1993-08-18 DE DE4327814A patent/DE4327814C2/de not_active Expired - Lifetime
- 1993-08-19 JP JP22500593A patent/JP3364285B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-05 US US08/349,473 patent/US5500822A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06196632A (ja) | 1994-07-15 |
JP3364285B2 (ja) | 2003-01-08 |
US5500822A (en) | 1996-03-19 |
KR960009996B1 (ko) | 1996-07-25 |
DE4327814A1 (de) | 1994-03-03 |
KR940004811A (ko) | 1994-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030283T2 (de) | Halbleitervorrichtung und Verfahren zu deren Einbrennen | |
DE4341692C2 (de) | Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung | |
DE3503433A1 (de) | Verfahren zur herstellung einer elektrischen matrix funktionsfaehiger schaltungen und matrix-anordnung aus funktionsfaehigen elektrischen schaltungen | |
DE60011190T2 (de) | Gemischte Sicherungstechnologien | |
DE4441183A1 (de) | Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder | |
DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
DE3637336C2 (de) | ||
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE4128568C2 (de) | Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis | |
DE19522362C2 (de) | Elektronenstrahl-Schreibvorrichtung und -Verfahren | |
DE10147138A1 (de) | Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen | |
EP1187209A2 (de) | Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung | |
DE10303738A1 (de) | Speicherkondensator | |
DE4327814C2 (de) | Adressendecodierer für die Reparatur einer Speichereinrichtung | |
DE2425915C3 (de) | ||
EP0697659B1 (de) | Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher | |
DE102004027423A1 (de) | Speicherschaltung mit redundanten Speicherbereichen | |
DE10125029A1 (de) | Built Off Self Test (BOST) im Kerf | |
DE19819252A1 (de) | Halbleiterspeichervorrichtung | |
DE3337850C2 (de) | ||
DE4447150A1 (de) | Redundanzschaltung | |
DE4132298A1 (de) | Halbleiterspeicher-redundanz | |
DE10136304C2 (de) | Verfahren zum Herstellen einer integrierten Speicherschaltung und integrierte Speicherschaltung | |
DE102004020306B4 (de) | Verfahren zum Programmieren einer Speicheranordnung und programmierte Speicheranordnung | |
DE10315246A1 (de) | Halbleiter-Speichermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right | ||
R071 | Expiry of right |