DE2425915C3 - - Google Patents
Info
- Publication number
- DE2425915C3 DE2425915C3 DE2425915A DE2425915A DE2425915C3 DE 2425915 C3 DE2425915 C3 DE 2425915C3 DE 2425915 A DE2425915 A DE 2425915A DE 2425915 A DE2425915 A DE 2425915A DE 2425915 C3 DE2425915 C3 DE 2425915C3
- Authority
- DE
- Germany
- Prior art keywords
- connections
- class
- wafers
- functional units
- intact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 235000012431 wafers Nutrition 0.000 claims description 95
- 230000002950 deficient Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Halbleiterschaltungen nach dem
ίο Oberbegriff des Anspruchs 1.
Bei der Herstellung integrierter Halbleiteranordnungen ist es heute allgemein üblich, Halbleiterscheiben,
auch Wafer genannt, zu produzieren, die auf einer etliche Quadratzentimeter großen Oberfläche
viele tausend Schaltungen oder Schaltkreise enthalten. Bei Erhöhung der Anzahl und Dichte der Schaltungen
auf einem Wafer steigen auch die Produktionsprobleme, und die Produktionsausbeute sinkt.
Die Ausbeute ist natürlich ein wichtiger, die Nettoko-
-?" sten der nutzbaren Wafer beeinflussender Faktor.
Zur Erhöhung der Ausbeute bei der Herstellung integrierter Schaltungen wurde in der DE-OS
1514902 vorgeschlagen, im Verlaufe des Fertigungsprozesses integrierter Schaltungen redundante Re-
serve-Schaltelemente vorzusehen und sie im Bedarfsfall
an Stelle defekter Schaltelemente, die elektrisch von der übrigen Schaltung abgetrennt werden, an
diese übrige Schaltung anzuschließen.
Dieser Vorschlag weist aber einen gravierenden
so Nachteil auf, der darin besteht, daß der Platz, den die Reserve-Schaltkreise auf einem Chip einnehmen,
dann für Nutzschaltkreise verloren geht, die beispielsweise
für die Realisierung komplexer Funktionen auf einem Halbleiterchip dringend benötigt werden.
Ferner wurde in dieser Schrift schon vorgeschlagen, durch äußere Einwirkungen fehlerhafte Schaltelemente
aus der Schaltung zu entfernen und dann an der betreffenden Stelle ein diskretes, einwandfreies
Schaltelement einzusetzen, zu befestigen und zu kon-
■»» taktieren. Der Nachteil dieser Lösung ist darin zu sehen,
daß dieses Prinzip, das den Austausch einzelner Schaltelemente vorsieht, für den vollständigen Austausch
komplexer Schaltkreisgruppen wegen des Fehlens eines automatischen Prozesses aus Wirtschaft-
•r> lichkeitserwägungen heraus nicht anwendbar ist.
Auch die DE-OS 15 14 910 befaßt sich mit einer Variante des bereits erwähnten Kedundanzvenanrens.
Bei dieser Variante wird eine größere Menge von elektrischen Funktionseinheiten an einer Fläche
>o oder Unterlage gebildet als für die Realisierung der
gewünschten Funktion erforderlich wäre, wobei die Personalisierung, d. h. die endgültige Metallisierung
des Leitungsmusters nach dem Ausprüfen der Funktionseinheiten auf gewünschte Eigenschaften herge-
Γ>ί stellt wird.
Da auch hier Reserve-Funktionseinheiten auf der Chipfläche untergebracht sind, geht auch hier, wie bereits
zuvor erläutert wurde, Platz für solche Funktionseinheiten verloren, die für die Realisierung einer
ω bestimmten Funktion unter Anwendung höchster Integrationsdichte
erforderlich wären.
In dem »IBM Technical Disclosure Bulletin«, Vol. 10, No. 10, März 1968, Seiten 1573 und 1574, ist
ein Verfahren beschrieben, nach dem monolithische
hi Matrixspeicher aus Chips aufgebaut werden können,
bei denen nicht alle Speicherzellen in Ordnung sind. Die Adressenleitungen werden dann so organisiert,
daß bei Chips, deren Fehler alle in etwa der gleichen
Lokation Hegen, ein oder zwei Adressenleitungen frei
bleiben, die dann die Gesamtkapazität des Matrixspeichers entsprechend reduzieren. Es können mit
diesem Verfahren immerhin noch Matrixspeicher aus Teilweise defekten Chips hergestellt werden.
Auch dieses Verfahren zählt zu den bereits erwähnten
Redundanzverfahren, so daß auch diesen dessen Nachteile anhaften. Für eine Erhöhung der Ausbeute
an funktionsfähigen Halbleiterschaltungen aus einer Anzahl von mit Funktionsmängeln behafteten Halbleiterscheiben
ist auch dieses Verfahren nicht geeignet.
Die Aufgabe der vorliegenden Erfindung ist deshalb eine Verbesserung der Ausbeute an funktionsfähigen
Wafern aus einer Anzahl von mit Funktionsmängeln behafteten Wafern.
Gelöst wird diese Aufgabe durch die in dem Anspruch 1 angegebenen Merkmale.
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung
sind den Unteransprüchen zu entnehmen.
Der Hauptvorteil dieser Erfindung besteht darin, daß sie die in einem Fertigungsverfahren erzielte Ausbeute
von Wafern mit umfangreichen Schaltungen erhöht. Wafer mit nur einer kleinen Zahl defekter
Schaltkreise können repariert werden und brauchen nicht verschrottet zu werden. Gute Schaltkreise können
aus Wafern entfernt werden, in denen eine große Anzahl von Kreisen defekt ist, so daß auch diese Wafer
nicht vollständig verschrottet zu werden brauchen. Auch können Funktionsänderungen, die im Laufe der
Entwicklung notwendig sind, sehr leicht vorgenommen werden.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher
beschrieben. Es zeigt
Fig. 1 zwei zueinander spiegelbildliche Wafer,
Fig. 2 Einzelheiten einer Funktionseinheit aus einem der in Fig. 1 gezeigten Wafer,
Fig. 3 die Art der Entfernung einer Funktionseinheit aus einem Wafer zur Reparatur eines zweiten
Wafers,
Fig. 4 das Aussehen eines Wafers nach Anbringen einer Funktionseinheit aus einem anderen Wafer und
Fig. 5 in einem Ablaufdiagramm verschiedene Schritte des benutzten Herstellungsverfahrens.
In der Beschreibung und in den Zeichnungen wird öfter verwiesen auf Wafer (Halbleiterscheiben) oder
deren Teile, die Spiegelbilder voneinander sind. Das bedeutet, daß diese Elemente miteinander identisch
aber seitenvertauscht sind, d. h., bezüglich links und rechts umgekehrt zueinander liegen. Um diese spiegelbildliche
Beziehung herauszustellen, wird das eine Element eines Spiegelbildpaares mit einer Bezugszahl
bezeichnet und das andere mit derselben Bezugszahl, der jedoch der Buchstabe »R« (für reflektiert) hinzugefügt
wird.
Der erste Schritt im Herstellungsverfahren ist die Festlegung der Schaltungsanordnung auf einem Wafer.
Sie erfolgt derart, daß die ganze Schaltung in Funktionseinheiten, auch Schaltungsgruppen genannt,
mit vernünftiger Größe, die miteinander ein Minimum an Verbindung benötigen, aufgeteilt wird.
Eine Funktionseinheit kann z. B. ein aktives, logisches Netzwerk oder ein passives; Netzwerk sein, welches
/.. 13. Verbindungsleitungen für andere Schaltungsgruppenauf
denselben oder anderen Wafern aufweist. Eine Schaltungsgruppe kann ein oder mehrere aktive
oder passive Schaltungselemente enthalten. Jede Schaltungsgruppe ist mit einer Anzahl von Eingabe/
Ausgabe (E/A)- und Stromversorgungsanschlüssen ausgerüstet, die mit der Gesamtschaltung verbunden
sind. Diese Anordnung wird nachfolgend als »A« bezeichnet.
Eine zweite Schaltungsanordnung »B« ist das Spiegelbild der Anordnung -Λ« und wird ebenfalls
hergestellt. Die Wafer werden nach diesen Entwürfen auf bekannte Art hergestellt.
In Fig. 1 sind zwei Wafer 1 und IR gezeigt. Jeder
Wafer ist bezüglich rechts und links das Spiegelbild des anderen. Wafer 1 ist nach Entwurf A und Wafer
IR nach Entwurf B hergestellt. Wafer I enthält die
Schaltungsgruppen 2, 3, 4, 5 und 6, Wafer IR die Schaltungsgruppen 2R, 3R, 4R, SR und 6R. Jedes
zusammengehörige Paar von Schaltungsgruppen, 2 und 2R, 3 und 3R usw. hat dieselbe Spiegelbildbeziehung.
Wesentlich ist jedoch nur die Spiegelbildbeziehung zwischen der Anordnung der E/A- und Strom-Versorgungsanschlüsse
für ein gegebenes Paar. Die Schaltung innerhalb eines zusammengehörigen Schaltungsgruppenpaares
braucht nicht spiegelbildlich zu sein.
Die Verbindungen zwischen den Schaltungsgruppen auf dem Wafer 1 und IR in Fig. 1 sind durch
die Linien 7, 8, 9 und 10 und die Linien TR, 8 R,
9/? und 1OR dargestellt. Fig. 1 zeigt ein sehr einfaches Verbindungsnetzwerk zwischen den Schaltungsgruppen.
In der Praxis ist es im allgemeinen etwas komplexer.
Fig. 2 zeigt weitere Einzelheiten von zwei Schaltungsgruppen 3 und 3 R. Die Schaltungsgruppe 3 ist
mit E/A-Anschlüssen und Stromversorgungsanschlüssen 12,13,14,15 und die Schaltungsgruppe 3R
i") mit spiegelbildlichen Andchlüssen 12R, 13R, 14R
und 15R ausgerüstet. Beide Schaltungsgruppen 3 und
3 R enthalten zusätzlich innere Stromversorgungsanschlüsse 16,17,18 und 19 sowie 16R, 17Λ, WR und
19 R. Diese inneren Anschlüsse sind nicht unbedingt erforderlich, können jedoch aus später beschriebenen
Gründen vorteilhaft sein.
Nachdem die Wafer hergestellt sind, werden sie geprüft und in zwei verschiedene Klassen sortiert. Die
Klasse I enthält diejenigen Wafer, auf welchen die meisten oder alle Schaltungsgruppen allen Prüfungen
genügen, d. h., intakt sind. Die Klasse II enthält diejenigen Wafer, von denen die meisten, aber nicht alle
Schaltungsgruppen den Anforderungen der Prüfungen nicht genügen. Eine Schaltungsgruppe, die nicht
alle Prüfungen bestanden hat, wird in diesem Zusammenhang als defekte Schaltungsgruppe bezeichnet.
Wafer mit lauter defekten Schaltungsgruppen können verschrottet werden.
Aus Wafern der Klasse I werden im nächsten Schritt alle defekten Schaltungsgruppen herausgeschnitten.
Der Schnitt erfolgt innerhalb der äußeren E/A- und Stromversorgungsanschlüsse (12, 13,14 und 15 oder
12Ä, 13/?, UR und ISR in Fig. 2), so daß der äußere
Anschlußsatz auf dem Wafer zurückbleibt, nachdem
bo die defekte Schaltungsgruppe entfernt wuvde. Wenn
ein innerer Satz von Anschlüssen (16, 17, 18 und 19 sowie 16Λ, 17Λ, 18Ä und 19R in Fig. 2) vorgesehen
ist, erfolgt dieser Schritt außerhalb der inneren Anschlüsse, so daß diese mit der defekten Schaltungs-
h5 gruppe von dem Wafer entfernt werden. Die auf der
defekten Schaltungsgruppe verbleibenden Stromanschlusse
erleichtern die weitere Prüfung und Analyse dieser Schaltungsgruppe. Nach Abschluß dieser Prü-
fungen können die defekten Schaltungsgruppen verschrottet werden.
Bei den Wafern der Klasse II werden im nächsten
Schritt die intakten Schaltungsgruppen ausgeschnitten. Dieses Ausschneiden erfolgt außerhalb des äußeren
Satzes von E/A- und Stromversorgungsanschlüssen. Der Rest des Wafers der Klasse II kann nach
der gewünschten Prüfung und Analyse verschrottet werden. Zum Ausschneiden kann jedes geeignete
Verfahren, wie z. B. Schnitt mittels Laserstrahl, verwendet werden.
Wenn angenommen wird, daß in Fig. 2 die Schaltungsgruppe 3 eine defekte Schaltungsgruppe von einem
Wafer der Klasse I mit meistens intakten Schaltungsgruppen ist, so wird entlang der unterbrochenen
Linie 20 innerhalb des äußeren Satzes von E/A- und Stromanschlüssen 12. 13, 14 und 15 und außerhalb
des inneren Satzes von Anschlüssen 16, 17, 18 und 19 ausgeschnitten. Ist die Schaltungsgruppe 3/? eine
intakte Schaltungsgruppe von einem Wafer der Klasse II mit meistens defekten Schaltungsgruppen, so wird
sie entlang der unterbrochenen Linie 21 außerhalb des äußeren Satzes von E/A- und Stromversorgungsanschlüssen 127?, 13/?, 14/? und ISR ausgeschnitten.
Die Schaltungsgruppe 3 wird verschrottet und die Schaltungsgruppe 3/? zurückbehalten.
Während der einzelnen Schritte der Herstellung von Wafern der Arten A und B und ihrer Sortierung
in die Klassen I und II sollte man die einzelnen Arten genau verfolgen können. Innerhalb jeder Klasse sollten
A -Wafer und ß-Wafer voneinander getrennt gehalten werden. Auch innerhalb der Klasse I sollten
die A -Wafer und ß-Wafer in weitere Gruppen nach den jeweils ermitteilen, ausgefallenen Schallungsgruppen
aufgeteilt werden. Innerhalb der Klasse II sollte ein Verzeichnis für jede Art von intakten Schaltungsgruppen
angelegt werden, die ausgeschnitten sind.
Die IIA-Schaltungsgruppen werden nun zum Reparieren
von IB-Wafern benutzt. Dabei geht man wie folgt \or:
1. Aus den Wafern der Klasse I wird einer ausgewählt,
aus dem eine defeicte Schaltungsgruppe entfernt wurde:
2. aus dem Schaltungsgruppenverzeichnis der Klasse II wird das Spiegelbild der aus dem Wafer
der Klasse I entfernten Schaltungsgruppe ausgewählt:
3. die Schaltungsgruppe wird mit der Oberseite nach unten so auf dem Wafer angeordnet, daß
die EA- und Stromversorgungsanschlüsse in Berührung mit den komplementären, spiegelbildlichen
Anschlüssen auf dem Wafer sind;
4. die Anschlüsse werden durch Punktlötung oder ein anderes geeignetes Verfahren miteinander
verbunden.
Fig. 3 zeigt eine Platte 1 der Klasse I und Art A, von der eine defekte Schaltungsgruppe 3 (Fig. 1) entfernt
wurde, wovon ein Loch 20 zurückblieb, welches von den Anschlüssen 12,13,14 und 15 umgeben ist.
Von den vier Anschlüssen 12 ist nur einer und von den fünf Anschlüssen 15 sind nur zwei gezeigt. Außerdem
ist in Fig. 3 eine Schaltungsgruppe 3/? gezeigt, die aus einem Wafer der Klasse II entfernt wurde,
die nach der Art B hergestellt wurde. Die Schaltungsgruppe 3/? ist in Fig. 3 zweimal dargestellt, um die
Art zu zeigen, in der sie über dem Werfer 1 umgekehrt wird. Rechts in Fig. 3 ist die Schaltungsgruppe 3Λ
dargestellt mit den Anschlüssen 12/?, 13/?, 14/? und
15/? auf der Oberseite ähnlich der Darstellung in Fig. 2. Um die aus dem Wafer 1 aus dem Loch 20
entfernte Schaltungsgruppe 3 zu ersetzen, wird die Schaltungsgruppe 3 herumgedreht und auf dem Wafer
1 gemäß dem Pfeil 21 aufgesetzt. Die Schaltungsgruppe 3/? befindet sich dann mit der Oberseite nach
unten über dem Loch 20, so daß ihre äußeren Anschlüsse, als durchbrochene Kreise dargestellt, auf ihrer
Unterseite liegen. Die Anschlüsse 12/? werden auf die Anschlüsse 12, 13/? auf 13, wie 14/? auf 14 und
15/? auf 15 ausgerichtet. Die ausgerichteten Anschlüsse werden, wie die unterbrochenen Linien 22,
23, 24 und 25 zeigen, dann in Berührung miteinander gebracht und elektrisch verbunden, so daß der Wafer
i funktionell iiieniisch wird mit einem Wafer, auf
dem die Schaltungsgruppe 3 intakt war.
Fig. 4 zeigt, wie ein Wafer nach Ausführung der obigen Schritte aussieht. Der Klarheit halber ist in
Fig. 4 keine andere Schaltungsgruppe gezeigt. Auf der Oberseite des Wafers 1 befindet sich, mit der
Oberseite nach unten, die Schaltungsgruppe 3/?, deren Anschlüsse 12/?, 13/?, 14/? und 15/? jeweils mit
den in Fig. 4 nicht gezeigten entsprechenden Anschlüssen 12, 13, 14 und 15 verbunden sind.
In Fig. 5 sind verschiedene Schritte dieses Verfahrens
zusammengefaßt. Zuerst wird ein Wafer der Art A und die spiegelbildliche Art ß entworfen
(Block 30) und dann hergestellt (Block 40). Die Wafer werden geprüft und sortiert (Block 50), und zwar zu
Wafern einer Klasse 1 mit einer relativ kleinen Anzahl defekter Schaltungsgruppen (Block 60) und Wafern
einer zweiten Klasse mit einer relativ großen Anzahl defekter Schaltungsgruppen (Block 70). Aus den Wafern
der Klasse I werden defekte Schaltungsgruppen entfernt und verschrottet (Block 80), aus den Wafern
der Klasse II werden einwandfreie Schaltungsgruppen entfernt und aufbewahrt (Block 90). Die aus den Wafern
der Klasse II entfernten Schaltungsgrappen werden dann auf den Wafern der Klasse I in der oben
beschriebenen Art angebracht, um ausgefallene Schaltungsgruppen zu ersetzen, die dort entfernt wurden
(Block 100).
Bisher wurde gezeigt, wie defekte Schaltungsgruppen aus den Wafern der Klasse I entfernt werden, indem
man sie z. B. mit einem Laser ausschneidet. Die Entfernung ist jedoch nicht notwendig, wenn die defekten
Schaltungsgruppen auf andere Art elektrisch von dem restlichen Wafer getrennt werden. So kann
man z. B. mit einem Laser oder einer anderen geeigneten Einrichtung die gedruckten Leitungen unterbrechen,
die von der Schaltungsgruppe zu den E/A- und Stromversorgungsanschlüssen 12, 13, 14 und 15
führen, d. h. die Linien, die durch die unterbrochene
Linie 20 inFig. 2 geschnitten werden. In einem weiteren
Isolierschritt müßten dann alle in der Schaltungsgruppe 3 enthaltenen Komponenten von der zur Reparatur
benutzten Schaltungsgruppe 3R isoliert werden, indem man z. B. ein dielektrisches Material
niederschlägt. Dabei ist jedoch sicherzustellen, daß zwischen den Anschlüssen 12 und 12 R, 13 und 13/?,
14 und 14/7, 15 und ISR ein elektrischer Kontakt
zustande kommt. Diese Alternativlösung kann erwünscht sein, wenn die physische Entfernung fehlerhafter
Schaltungsgruppen die Festigkeit des Wafers beeinträchtigen sollte.
Die Einteilung der Wafer in die Klassen I und Π hängt natürlich in gewissem Ausmaß auch vom Pro-
duktionsertrag ab. Wenn ζ. H. nur ein kleiner Prozentsatz
der hergestellten Water intakte Schaltungsgruppen enthält, kann man der Klasse 1 alle Wafer
zuordnen, die einen niedrigeren Prozentsatz von z.B. 30% an einwandfreien Schaltungsgruppen enthalten.
Bei einem niedrigen Ertrag ergibt sich durch ein Senken der Forderungen für die Klasse I eine wirtschaftlichere
Nutzung der verfügbaren Mittel. Wenn andererseits der Produktionsertrag hoch ist, kann es
wirtschaftlicher sein, die Klasse 1 auf Wafern mit einem relativ hohen Prozentsatz, z. B. 80% einwandfreier
Schaltungsgruppen zu begrenzen.
Wie bereits gesagt wurde, ist der einzig wesentliche Punkt bei der spiegelbildlichen Anordnung der Arten
A und ö die komplementäre Anordnung der Anschlüsse. Dieser Punkt wird besonders wichtig, wenn
mit dem gewünschten Verfahren technische Änderungen in Wafern eingebaut werden sollen, die bereits
produziert sind. Wenn Einzelheiten einer bestimmten Schaltungsgruppe auf einem Wafer geändert werden
sollen, können die betroffenen Schaltungsgruppen gemäß der obigen Beschreibung entfernt und zu ihrem
Ersatz neue Schaltungsgruppen mit komplementären Anschlüssen angebracht werden. In diesem Fall wären
die neuen Schaltungsgruppen in zwei spiegelbildlichen Arien anzufertigen, wenn auch die zu ändernden Wafer
in beiden Formen A und H existieren.
Eine andere Anwendungsmöglichkeit ergibt sich, wenn eine bestimmte Schaltungsgruppe auf den Wafern
wesentlich häufiger ausfällt als andere. In diesem Fall kann die separate Herstellung relativ großer
Mengen dieser bestimmten Schaltungsgruppe erwünscht sein, anstatt daß man sich allein auf die intakten
Schaltungsgruppen der Wafer der Klasse U verläßt, um den gesamten Austausch zu ermöglichen.
An Stelle einer einzelnen Schaltungsgruppe kann man natürlich auch zwei oder mehr Schaltungsgruppen
u!s eine Einheit entfernen und sie gegen eine mehrere benachbarte, intakte Schaltungsgruppen umfassende,
ähnliche Einheit aus Wafern der Klasse II oder anderen Produktionsquellen zu ersetzen, wenn ein
Wafer der Klasse I zwei oder mehrere benachbarte, ausgefallene Schaltungsgruppen aufweist. Die Ersatzeinheiten
enthalten natürlich untereinander schon die entsprechenden Verbindungen, so daß durch Entfernung
der entsprechenden Anschlüsse aus dem Wafer der Klasse I keine Probleme entstehen.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Verfahren zum Herstellen von integrierten Halbleiterschaltungen, bei dem auf einer Halbleiterscheibe
eine mehrere Funktionseinheiten umfassende Schaltungsanordnung ausgebildet wird und durch Prüfen ermittelte, fehlerhafte Funktionseinheiten
elektrisch abgetrennt oder ganz entfernt und durch intakte Funktionseinheiten ersetzt
werden, indem diese mit dem restlichen Teil der Schaltungsanordnung elektrisch verbunden
werden,dadurch gekennzeichnet, daß die intakte Funktionseinheit einer zweiten Halbleiterscheibe
(IR) mit einer zweiten Schaltungsanordnung entnommen wird, die wenigstens eine
Funktionseinheit enthält, deren Anschlüsse in bezug auf die Anschlüsse der zu ersetzenden Funktionseinheit
auf der ersten Halbleiterscheibe (1) auf der zweiten Halbleiterscheibe (IR) spiegelbildlich
angeordnet sind, daß der die intakte Funktionseinheit enthaltende Teil der zweiten
Halbleiterscheibe oberflächenverkehrt auf die erste Halbleiterscheibe aufgesetzt und die Anschlüsse
der intakten Funktionseinheit mit den auf der ersten Halbleiterscheibe unverändert verbliebenen
Anschlüssen der ersten Schaltungsanordnung elektrisch verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die intakte Funktionseinheit
mit der fehlerhaften Funktionseinheit gleichartig ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die intakte Funktionseinheit
eine andere elektrische Schaltung enthält als die fehlerhafte Funktionseinheit.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
die Halbleiterscheiben mit den zueinander spiegelbildlich angeordneten Anschlüssen in zwei
Klassen I und II sortiert werden, wobei die Klasse I Halbleiterscheiben umfaßt, auf welchen die meisten
oder alle Funktionseinheiten intakt sind, wogegen die Klasse II Halbleiterscheiben umfaßt, auf
welcher die meisten, aber nicht alle Funktionseinheiten fehlerhaft sind, daß aus den Halbleiterscheiben
der Klasse I alle fehlerhaften Funktionseinheiten und aus den Halbleiterscheiben der
Klasse II alle intakten Funktionseinheiten herausgeschnitten
werden und daß in die Halbleiterscheiben der Klasse I die herausgeschnittenen Funktionseinheiten der Klasse II eingesetzt werden,
die spiegelbildlich angeordnete Anschlüsse in bezug auf die Anschlüsse der zu ersetzenden
Funktionseinheiten aufweisen.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
die Funktionseinheiten auf den Halbleiterscheiben mit doppelten Anschlüssen (z. B. 12 und 16,
13 und 17, 12R und 18/?, 13/? und 17/?,...) für
elektrische Ein- und Ausgänge sowie für die Stromversorgung versehen sind und daß beim
Herausschneiden der fehlerhaften Funktionseinheiten aus den Halbleiterscheiben jeweils ein Anschluß
(z. B. 12, 13,...) auf der Halbleiterscheibe verbleib!, wogegen beim Herausschneiden der intakten
Funktionseinheiten jeweils beide Anschlüsse (z. B. 12/? und 18/?, 13/? und 17/?,...)
auf den die intakte Funktionseinheit enthaltenden Teil der Halbleiterscheibe verbleiben.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US367093A US3879839A (en) | 1973-06-04 | 1973-06-04 | Method of manufacturing multi-function LSI wafers |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2425915A1 DE2425915A1 (de) | 1974-12-12 |
DE2425915B2 DE2425915B2 (de) | 1978-01-19 |
DE2425915C3 true DE2425915C3 (de) | 1978-09-21 |
Family
ID=23445907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742425915 Granted DE2425915B2 (de) | 1973-06-04 | 1974-05-30 | Verfahren zum herstellen von integrierten halbleiterschaltungen |
Country Status (12)
Country | Link |
---|---|
US (1) | US3879839A (de) |
JP (1) | JPS5325792B2 (de) |
BR (1) | BR7404557D0 (de) |
CA (1) | CA1009765A (de) |
CH (1) | CH585000A5 (de) |
DE (1) | DE2425915B2 (de) |
ES (1) | ES426888A1 (de) |
FR (1) | FR2232084B1 (de) |
GB (1) | GB1425283A (de) |
IT (1) | IT1010174B (de) |
NL (1) | NL7407162A (de) |
SE (1) | SE390467B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2633324C2 (de) * | 1976-07-24 | 1983-09-15 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit |
JPS5430770A (en) * | 1977-08-11 | 1979-03-07 | Matsushita Electric Ind Co Ltd | D-a converter |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
GB2117564B (en) * | 1982-03-26 | 1985-11-06 | Int Computers Ltd | Mounting one integrated circuit upon another |
GB8506714D0 (en) * | 1985-03-15 | 1985-04-17 | Smiths Industries Plc | Electronic circuit assemblies |
US4802099A (en) * | 1986-01-03 | 1989-01-31 | International Business Machines Corporation | Physical parameter balancing of circuit islands in integrated circuit wafers |
US5206583A (en) * | 1991-08-20 | 1993-04-27 | International Business Machines Corporation | Latch assisted fuse testing for customized integrated circuits |
US7194707B2 (en) * | 2004-09-17 | 2007-03-20 | International Business Machines Corporation | Method and apparatus for depopulating peripheral input/output cells |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3289046A (en) * | 1964-05-19 | 1966-11-29 | Gen Electric | Component chip mounted on substrate with heater pads therebetween |
US3811182A (en) * | 1972-03-31 | 1974-05-21 | Ibm | Object handling fixture, system, and process |
US3751799A (en) * | 1972-04-26 | 1973-08-14 | Ibm | Solder terminal rework technique |
-
1973
- 1973-06-04 US US367093A patent/US3879839A/en not_active Expired - Lifetime
-
1974
- 1974-04-12 FR FR7414308A patent/FR2232084B1/fr not_active Expired
- 1974-04-24 GB GB1796174A patent/GB1425283A/en not_active Expired
- 1974-04-29 IT IT22005/74A patent/IT1010174B/it active
- 1974-04-30 SE SE7405789A patent/SE390467B/xx not_active IP Right Cessation
- 1974-04-30 CA CA198,956A patent/CA1009765A/en not_active Expired
- 1974-05-15 JP JP5349974A patent/JPS5325792B2/ja not_active Expired
- 1974-05-22 CH CH703174A patent/CH585000A5/xx not_active IP Right Cessation
- 1974-05-29 NL NL7407162A patent/NL7407162A/xx not_active Application Discontinuation
- 1974-05-30 DE DE19742425915 patent/DE2425915B2/de active Granted
- 1974-06-03 ES ES426888A patent/ES426888A1/es not_active Expired
- 1974-06-03 BR BR4557/74A patent/BR7404557D0/pt unknown
Also Published As
Publication number | Publication date |
---|---|
IT1010174B (it) | 1977-01-10 |
JPS5325792B2 (de) | 1978-07-28 |
US3879839A (en) | 1975-04-29 |
DE2425915B2 (de) | 1978-01-19 |
NL7407162A (de) | 1974-12-06 |
ES426888A1 (es) | 1976-09-01 |
FR2232084A1 (de) | 1974-12-27 |
FR2232084B1 (de) | 1976-12-17 |
GB1425283A (en) | 1976-02-18 |
BR7404557D0 (pt) | 1975-01-07 |
CA1009765A (en) | 1977-05-03 |
SE390467B (sv) | 1976-12-20 |
JPS5023587A (de) | 1975-03-13 |
CH585000A5 (de) | 1977-02-15 |
DE2425915A1 (de) | 1974-12-12 |
SE7405789L (de) | 1974-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3638632C2 (de) | ||
DE3716518C2 (de) | ||
DE3047186C2 (de) | Halbleiterplättchen mit redundanten Elementen | |
DE3712178C2 (de) | ||
DE2232189C3 (de) | Monolithische, sowohl als Lese/Schreibspeicher als auch als Festwertspeicher betriebbare Speicheranordnung | |
DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
DE2633079A1 (de) | Anordnung zum verbinden bzw. integrieren einer vielzahl von getrennten speichern auf einem scheibchen | |
DE3503433A1 (de) | Verfahren zur herstellung einer elektrischen matrix funktionsfaehiger schaltungen und matrix-anordnung aus funktionsfaehigen elektrischen schaltungen | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE3637336C2 (de) | ||
DE2418906B2 (de) | Verfahren zur Verbindung der in einer Halbleiterscheibe erzeugten Schaltungskreise | |
DE2425915C3 (de) | ||
DE2557165C3 (de) | Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein | |
EP1205938B1 (de) | Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen | |
EP0399139A2 (de) | Verfahren zur Erweiterung eines dreistufigen regelmässigen Koppelfeldes | |
DE19652870B4 (de) | Halbleiterspeichervorrichtung | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE2532594A1 (de) | Halbleiterspeicher | |
DE2823554A1 (de) | Hochintegrierte schaltung | |
EP0204177A1 (de) | Anschlussanordnung für einen integrierten Halbleiterschaltkreis | |
DE2031769A1 (de) | Totspeicher Matrix aus integrierten Halbleitern | |
DE3337850C2 (de) | ||
DE10011180B4 (de) | Digitale Speicherschaltung | |
WO1999031664A1 (de) | Pufferschaltung und integrierte speicherschaltung mit einer pufferschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |