DE4302057A1 - Digitisation of band-limited analogue signal for hearing aid - using amplifier with adjustable gain controlled by comparator fed from A=D converter, which stores scale unit - Google Patents
Digitisation of band-limited analogue signal for hearing aid - using amplifier with adjustable gain controlled by comparator fed from A=D converter, which stores scale unitInfo
- Publication number
- DE4302057A1 DE4302057A1 DE4302057A DE4302057A DE4302057A1 DE 4302057 A1 DE4302057 A1 DE 4302057A1 DE 4302057 A DE4302057 A DE 4302057A DE 4302057 A DE4302057 A DE 4302057A DE 4302057 A1 DE4302057 A1 DE 4302057A1
- Authority
- DE
- Germany
- Prior art keywords
- gain
- digital
- unit
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2225/00—Details of deaf aids covered by H04R25/00, not provided for in any of its subgroups
- H04R2225/43—Signal processing in hearing aids to enhance the speech intelligibility
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
- H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zur
Digitalisierung eines bandbegrenzten, analogen Si
gnals sowie eine Analog-Digital-Verarbeitungseinheit,
weiter ein Verfahren zur digitalen Filterung von di
gitalen Signalen und ein Digitalfilter zu dessen Aus
führung.
Insbesondere gerichtet auf die Verarbeitung analoger
Sprachsignale, wie für digital arbeitende Hörhilfen,
setzt sich die vorliegende Erfindung als erstes Ziel,
ein Verfahren bzw. eine Einheit erstgenannter Art zu
schaffen, bei welchen ein Analog-Digital-Quantisierer
reduzierter Quantisierungsstufenzahl einsetzbar ist,
dabei die Dynamik, bei Sprachsignalen von ungefähr
80dB, des Analogsignals im wesentlichen beibehalten
wird und dabei trotz der wenigen Quantisierungsstufen
der Quantisierungsfehler, bezogen auf das Nutzsignal,
klein bleibt.
Durch die Möglichkeit, am Quantisierer die Quantisie
rungsstufenzahl zu reduzieren, würde eine maßgebli
che Reduktion der notwendigen, zu installierenden
Leistungen erzielt werden.
Diese Aufgabe wird verfahrensmäßig durch Vorgehen
nach dem Verfahren gemäß Anspruch 1 mit bevorzugten
Ausführungsvarianten gemäß den Ansprüchen 2 bis 7
gelöst.
Im weiteren ist es auch eine Aufgabe der vorliegenden
Erfindung, ein Verfahren zur digitalen Filterung bzw.
ein entsprechend arbeitendes Digitalfilter vorzu
schlagen, bei welchem Multiplikationsglieder zur Mul
tiplikation des eingangsseitigen Digitalsignals mit
den Filterkoeffizienten entfällt. Dadurch wird der
Hardware-Aufwand maßgeblich reduziert.
Diese zweiterwähnte Aufgabe wird bei Vorgehen nach
dem Verfahren von Anspruch 21 bzw. durch das Digital
filter nach Anspruch 22 gelöst.
Die Erfindung wird anschließend beispielsweise an
hand von Figuren erläutert.
Aus dieser Beschreibung gehen auch weitere Vorteile
der vorliegenden Erfindung unter ihren verschiedenen
Aspekten hervor.
Es zeigen:
Fig. 1 ein vereinfachtes Funktionsblock-Signalfluß-
Diagramm einer erfindungsgemäßen Analog-Di
gital-Verarbeitungseinheit, arbeitend nach
dem erfindungsgemäßen Verfahren,
Fig. 2 eine bevorzugte Ausführungsvariante der Ver
stärkungsregelrückführung, wie sie an der
Verarbeitungseinheit gemäß Fig. 1 eingesetzt
wird,
Fig. 3a anhand eines vereinfachten Funktionsblock-Si
gnalfluß-Diagrammes, eine erste Ausführungs
variante der anhand von Fig. 1 und 2 prinzi
piell dargestellten, erfindungsgemäßen Ana
log-Digital-Verarbeitungseinheit, arbeitend
nach dem erfindungsgemäßen Verfahren,
Fig. 3b eine weitere bevorzugte Ausführungsvariante
einer an der Verarbeitungseinheit gemäß Fig. 1
wie auch gemäß Fig. 3a vorgesehenen Spei
cher- und Skalierungseinheit in schematischer
Form anhand eines Funktionsblockes,
Fig. 4 anhand eines vereinfachten Funktionsblock-Si
gnalfluß-Diagrammes eine bevorzugte Ausfüh
rungsvariante einer Speicher- und Skalie
rungseinheit an der Analog-Digital-Verarbei
tungseinheit gemäß den Fig. 1 und 2,
Fig. 5 vereinfacht, die Darstellung des Speicherin
haltes an einer Speichereinrichtung an der
wie in Fig. 4 dargestellt ausgebildeten Ein
heit und die Funktionsweise einer ihr nachge
schalteten, schieberegisterartig wirkenden
Einheit,
Fig. 6 eine Quantisierer-Kennlinie des bevorzugter
weise an der erfindungsgemäßen Analog-Digi
tal-Verarbeitungseinheit eingesetzten Quanti
sierers,
Fig. 7 eine bevorzugte Ausführungsvariante der
schieberegisterartig wirkenden Einheit gemäß
Fig. 4 und 5,
Fig. 8 in Form eines vereinfachten Funktionsblock-
Signalfluß-Diagrammes, eine nach dem erfin
dungsgemäßen Filterverfahren arbeitende Di
gital-Filteranordnung,
Fig. 9 anhand eines vereinfachten Funktionsblock-Si
gnalfluß-Diagrammes eine erfindungsgemäße
Analog-Digital-Verarbeitungseinheit, insbe
sondere für den Einsatz an Audiosignalen,
insbesondere an Sprachsignalen, worin das an
sich erfinderische Digitalfilter nach Fig. 8
der Einheit gemäß Fig. 5 nachgeschaltet ist.
In Fig. 1 ist ein Signalfluß/Funktionsblock-Diagramm
einer erfindungsgemäßen Analog-Digital-Verarbei
tungseinheit, arbeitend nach dem erfindungsgemäßen
Verfahren, dargestellt.
Das Analogsignal 1 wird einer Verstärkereinheit 3 zu
geführt, deren Verstärkung G in Stufen gesteuert ein
stellbar ist. Das verstärkte Ausgangssignal der Ver
stärkereinheit 3 wird einem Analog-Digital-Quantisie
rer 5 zugeführt, dessen digitales Ausgangssignal A5
einerseits an eine Speicher- und Skalierungseinheit 7
geführt, andererseits auf eine Speichereinrichtung 9
für Verstärkungssteuerdaten, z. B. in Form des Wortes
GCW, rückgeführt ist.
Grundsätzlich werden die digitalen Ausgangssignale A5
des Quantisierers 5 als IST-Wert auf die Speicherein
richtung 9 rückgeführt, worin die Steuerdaten für die
Verstärkung G der Verstärkereinheit 3 andauernd so
verstellt werden, daß die Ausgangswerte A5 des Quan
tisierers 5, genauer: ihr mittlerer Absolutwert, ei
nem vorgebbaren SOLL-Wert entspricht, womit der be
grenzte Wertebereich des Quantisierers 5 optimal aus
genützt wird. Dies ist in Fig. 1 mit der die Regel
differenz Δ bildenden Differenzbildungseinheit 10
schematisch dargestellt. Die Verstärkungswerte G und
deren Verstellungswerte ΔG sind vorzugsweise in dB
gerechnet.
In der Speicher- und Skalierungseinheit 7 sind alle
möglichen Werte des Ausgangssignals A5 vorabgespei
chert, und sie sind auch, mit je allen möglichen Wer
ten der inversen Verstärkung G, d. h. G-1 skaliert,
vorbestimmt. Kann mithin das Ausgangssignal A5 die
Anzahl na unterschiedlicher Werte annehmen und die
Verstärkung G die Anzahl ng, so sind in der Speicher-
und Skalierungseinheit die Anzahl na·ng Werte vor
bestimmt, dabei mindestens teilweise vorabgespei
chert, wie dies durch die Eingabe P dargestellt ist.
Am Eingang E71 der Speicher- und Skalierungseinheit 7
liegen die Ausgangssignale A5 des Quantisierers 5 als
Adresse an und ebenso an E72 das GCW. Entsprechend
dem momentanen Wert des Signals A5 wird an der Ein
heit 7 der zugehörige, mit der momentanen inversen
Verstärkung G-1 skalierte Datensatz adressiert. Aus
gangsseitig A7 der Speicher- und Skalierungseinheit 7
erscheint somit der Zahlenwert des (unverstärkten
bzw. unabgeschwächten) Analogsignals 1.
Dank der eingangsseitigen Verstärkung, vor der Digi
talisierung, und der ausgangsseitigen, nach der Digi
talisierung erfolgenden Verstärkungskompensation wird
mit einem Quantisierer 5 mit wenigen Quantisierungs
stufen die volle Dynamik des Analogsignals in den
Zahlenbereich abgebildet.
Aufgrund der Einregelung des mittleren Absolutwertes
des Ausgangssignals A5 des Quantisierers 5 auf einen
vorgegebenen SOLL-Wert wird weiter die zur Verfügung
stehende Dynamik des Quantisierers voll ausgenützt
und damit der Quantisierungsfehler im Rahmen der vor
gegebenen Anzahl Quantisierungsstufen minimiert, un
abhängig vom eintreffenden Analogsignalpegel und den
andauernden Pegelschwankungen. Die Möglichkeit des
Einsatzes eines Quantisierers mit relativ wenigen
Stufen und trotzdem einer Analog-Digital-Wandlung
über die ganze Analogsignaldynamik mit stets genügend
kleinem relativem Quantisierungsfehler ergibt wesent
liche Vorteile, wenn man bedenkt, daß der Quantisie
rer hinsichtlich Leistungsaufnahme, nebst Anti-Alia
sing-Filter, den kritischen Schaltungsteil bei einer
Analog/Digitalwandlung darstellt.
In Fig. 2 ist eine bevorzugte Ausführungsvariante der
Rückführung des Ausgangssignals A5 des Quantisierers
5 auf die Verstärkung G der Verstärkereinheit 3 von
Fig. 1 dargestellt.
In einer Speichereinrichtung 10a sind in Funktion der
absoluten Signalwerte, ausgangsseitig des Quantisie
rers 5, Verstärkungsänderungsgrößen ΔG beider Pola
ritäten abgespeichert. Durch Festsetzung, bei welchem
Absolutwert des Ausgangssignals A5 die Verstärkungs
änderungen ΔG das Vorzeichen wechseln, entsprechend
dem im Block 10a eingetragenen Wert A5S, wird der
einzuregelnde SOLL-Wert des mittleren Absolutwertes
des Ausgangssignals A5 des Quantisierers 5 vorgege
ben. Bei 13 ist der Absolutwertbildner für das Signal
A5 dargestellt. Die in Funktion des Signals A5 aus
dem Tabellenspeicher 10a ausgegebenen Verstärkungsän
derungen ±ΔG werden der Speichereinrichtung 9 mit den
Verstärkungssteuerdaten, entsprechend dem Verstär
kungssteuerwort GCW, zugeführt, welches, entspre
chend, die Verstärkung G erhöht bzw. reduziert.
In Fig. 3a ist, ausgehend von den Fig. 1 und 2, eine
mögliche Ausführungsvariante der Speicher- und Ska
lierungseinheit 7 von Fig. 1 dargestellt. Es sind die
bereits anhand von Fig. 1 und 2 verwendeten Posi
tionsziffern für gleiche Funktionen bzw. Funktions
blöcke etc. verwendet.
Die Verstärkung G an der Verstärkereinheit 3 ist, in
Stufen G0 . . ., Gn, durch die Steuerdaten in der Spei
chereinrichtung 9 verstellbar. Entsprechend der An
zahl möglicher Verstärkungen ng = n+1 sind eine An
zahl (n+1) Speicherabschnitte 11 0, 11 1 . . . 11 n vorge
sehen. In allen Speicherabschnitten 11 x mit 0 x n
sind je alle möglichen Werte des Ausgangssignals A5,
wie bei P dargestellt, vorabgespeichert, jedoch in
jedem Abschnitt 11 x mit dem inversen Wert der zugehö
rigen Verstärkung Gx -1 skaliert, d. h. mit G₀⁻
G1 -1 . . ., Gn -1. Die Speicherabschnitte 11 werden alle
gemeinsam durch das am Ausgang A5 des Quantisierers 5
erscheinende Signal adressiert, derart, daß bei ei
nem betrachteten digitalen Ausgangssignalwert an A5 =
A5k an allen Speicherabschnitten 11 die zugehörigen
Datenwerte adressiert sind, welche, ohne Beschränkung
der Allgemeinheit, im Abschnitt 11 0, infolge der Wahl
G0 = 1, mit dem Wert A5k am Ausgang A5 gleichwertig,
an den übrigen Abschnitten 11 x je mit dem zugeordne
ten inversen Verstärkungsfaktor Gx -1 skaliert er
scheinen.
Ausgangsseitig der Abschnitte 11 x stehen somit die
Werte A11k = A5k·Gx -1 (0 x n) an.
Diese aufgerufenen Werte A11k, d. h. alle Ausgänge der
Abschnitte 11, sind einer Multiplexer-Einheit 15 zu
geschaltet. Die Multiplexer-Einheit 15 wird, am Ein
gang E15, entsprechend dem Eingang E72 zur Speicher-
und Skalierungseinheit 7 gemäß Fig. 1, mit den Ver
stärkungssteuerdaten GCW aus der Speichereinrichtung
9 adressiert bzw. angesteuert, so daß bei Vorherr
schen momentaner Ausgangssignale A11k und gleichzei
tigem Vorherrschen einer momentanen Verstärkung Gk
derjenige Ausgang A11k angewählt und durchgeschaltet
wird, für den x = k gilt, somit wird A15k = A5k·Gk -1.
Wie ersichtlich, ergibt dieses Vorgehen die Möglich
keit, ohne aufwendige Multiplikatoren die Verstär
kungskompensation vorzunehmen.
In Fig. 3a wurde eine mögliche Realisationsvariante
der Speicher- und Skalierungseinheit 7 dargestellt,
welche insbesondere der Anschaulichkeit dient.
Wie in Fig. 3b dargestellt, wird aber in bevorzugter
Art und Weise die Speicher- und Skalierungseinheit 7
als Speichereinheit 7a ausgebildet, worin alle mögli
chen Werte des Signals A5, je multipliziert mit allen
inversen Verstärkungswerten G-1, abgespeichert sind.
Die Adressierung des hinsichtlich Quantisierung A5k
wie auch Verstärkung Gk richtigen Wertes erfolgt, wie
in Fig. 3b ersichtlich, durch die Adressierung der
Speichereinheit 7a mittels einer sowohl aus dem Wert
von A5k wie aus dem Wert von Gk gebildeten Adresse,
in Analogie zur Darstellung von Fig. 1, an den Adres
sierungseingängen E71 vom Ausgang des Quantisierers 5
bzw. E72 vom Ausgang der Speichereinrichtung 9 mit
dem Verstärkungssteuerwort GCW. Damit entfällt der in
Fig. 3a dargestellte Multiplexer 15.
Der Speicheraufwand beim Vorgehen gemäß den Fig. 3b
ist insbesondere bei größeren Zahlen ng von Verstär
kungsstufen ΔG wesentlich.
Betrachtet man einen 5-Stufenquantisierer 5 zuzüglich
separater Berücksichtigung des Vorzeichens und mithin
eine mögliche Anzahl na von 64 (25×2) und bei
spielsweise ein Verstärkungssteuerwort in der Spei
chereinrichtung 9 von 5 Bit, so wäre bei Vorgehen
nach den Fig. 3 ein Speicheraufwand für 64·32 =
2048 Werten notwendig.
Diesbezüglich wird durch das nachfolgend beschriebene
Vorgehen ein wesentlicher Vorteil erzielt.
Dabei wird davon ausgegangen, daß sich der Wert ei
ner binären Zahl, wenn sie, z. B. bezüglich eines
Gleitkommas, um eine Stelle verschoben wird, um den
Faktor 2, entsprechend näherungsweise 6dB, ändert.
Davon ausgehend, wird der vorgesehene Dynamikbereich
in eine Anzahl Z 6dB-Schritte unterteilt. Ohne Be
schränkung der Allgemeinheit sei, wie schon zuvor, G0 = 0dB
gewählt und damit der Dynamikbereich gleich der
maximalen Verstärkung Gmax, also
Gmax = Z·6dB + R,
wobei R < 6dB eine Restgröße bezeichnet. Reicht eine Verstärkungsabstufung in ΔG-Schritten von 6dB aus, so müssen, rückblickend auf die Fig. 3a, b, nur alle na Werte von A5 vorabgespeichert werden, die Kompensa tion der Verstärkung in den erwähnten 6dB-Schritten kann durch entsprechendes Schieben der einen momenta nen Wert von A5 anzeigenden Binärzahl um eine der mo mentanen Verstärkung entsprechende Anzahl Stellen er folgen. In diesem Fall müßte sogar gar nichts abge speichert werden, weil Adresse und Inhalt des Spei chers übereinstimmen.
Gmax = Z·6dB + R,
wobei R < 6dB eine Restgröße bezeichnet. Reicht eine Verstärkungsabstufung in ΔG-Schritten von 6dB aus, so müssen, rückblickend auf die Fig. 3a, b, nur alle na Werte von A5 vorabgespeichert werden, die Kompensa tion der Verstärkung in den erwähnten 6dB-Schritten kann durch entsprechendes Schieben der einen momenta nen Wert von A5 anzeigenden Binärzahl um eine der mo mentanen Verstärkung entsprechende Anzahl Stellen er folgen. In diesem Fall müßte sogar gar nichts abge speichert werden, weil Adresse und Inhalt des Spei chers übereinstimmen.
In den allermeisten Fällen genügt eine Abstufung der
Verstärkung G entsprechend ΔG-Schritten in 6dB nicht.
Um dieses Problem bei gleichzeitiger Weiterverfolgung
des Ziels, den Speicheraufwand zu reduzieren, zu lö
sen, werden die 6dB-Verstärkungsschritte in k1 Ver
stärkungsschritte ΔG unterteilt, wobei k1 ganzzahlig
ist. Entsprechend der Anzahl k1 Unterteilungsschritte
der 6dB-Abstufungen ergibt sich eine größere oder
kleinere Zahl notwendigen Speicherplatzes, indem alle
zwischen den 6dB-Schritten enthaltenen Zwischenabstu
fungen der Verstärkungskompensation, je mit allen
möglichen na Werten des Signals A5 multipliziert, ab
zuspeichern sind.
Ist k1 = 2, so müssen 128 Werte vorabgespeichert wer
den, die ΔG-Abstufung beträgt 3dB, bei k1 = 3, 192
die ΔG = 2dB etc. Ohne Beschränkung der Allgemeinheit
sei im weiteren k1 = 4 und mithin der ΔG entsprechen
de Skalierungsfaktor 21/4, also ΔG näherungsweise
1,5dB. Der Speicheraufwand reduziert sich damit auf 4
Datensätze, je entsprechend mit 0dB, 1,5dB, 3dB,
4,5dB skalierter na Werte von A5 und mithin, gemäß
obigem Beispiel, auf die Abspeicherung von 256 Wer
ten.
Die momentane Verstärkung Gk kann somit angeschrieben
werden zu
Gk = Gk1 + Gk2 = Zk (6dB) + Lk (1,5dB)
mit 0 Lk 3.
Gk = Gk1 + Gk2 = Zk (6dB) + Lk (1,5dB)
mit 0 Lk 3.
Für die inverse Verstärkung gilt damit
Gk -1 = Gk1 -1 + Gk2 -1 = -Zk (6dB) -Lk (1,5dB).
Gk -1 = Gk1 -1 + Gk2 -1 = -Zk (6dB) -Lk (1,5dB).
In Fig. 4 ist das Funktionsblock/Signalfluß-Diagramm
dargestellt, wie in bevorzugter Art und Weise die
Speicher- und Skalierungseinheit 7 gemäß Fig. 1 rea
lisiert wird.
In einem Speicherblock 7b sind alle möglichen na Aus
gangswerte A5 , welche am Ausgang des Quantisierers 5
auftreten können, abgespeichert, und zwar je skaliert
mit den Werten 1, -ΔG, -2·ΔG, . . ., -(k1-1)·ΔG.
Bei der bevorzugten Wahl von ΔG zu 1,5dB, mithin ent
sprechend je den na Werten A5; -1,5dB·A5; -3dB·A5
und -4,5dB·A5. Bei einem am Ausgang des Quantisie
rers A5 auftretenden Momentanwert wird, über den
Adressierungseingang E71, dieser Wert und, mit einem
ersten Teil des Verstärkungssteuerwortes GCW, über
den Adressierungseingang E721, mit einem der momenta
nen Verstärkung entsprechenden inversen Wert -Lk (ΔG)
skaliert, an den Ausgang A7b ausgegeben.
Bei einem 5Bit-Verstärkungssteuerwort GCW werden
hierzu, wie in [ ] angegeben, die zwei LSB von GCW
eingesetzt, mit welchen die Lk Werte 0, 1, 2, 3
adressiert werden.
Die übrigen Bits des Verstärkungskontrollwortes GCW,
beim Beispiel eines derartigen 5Bit-Wortes die drei
MSB, werden einer Schiebereinheit 7c zugeführt, woran
die aus dem Speicherblock 7b ausgelesene Zahl, bezüg
lich Gleitkomma, um die durch die am Steuereingang
E722 angegebene Anzahl Zk Stellen geschoben wird.
Um dies weiter zu erläutern, ist in Fig. 5 beispiels
weise der maximale Wert des Speicherblockes 7b darge
stellt. Daraus ist vorerst ersichtlich, daß im Spei
cherblock 7b 21 Bit breite Worte abgespeichert sind,
wobei die linken sieben Bit Vorzeichen-Erweiterungs-
Bits sind, das achte Bit ein Vorzeichen-Bit ist, das
neunte bis dreizehnte Bit für Lk = 0 einem Wert am
Ausgang A5 entsprechen, und ebenfalls für Lk = 0 die
Bits 15 bis 21 mit Nullen gefüllt sind. Für Lk = 0
ist ferner das vierzehnte Bit stets auf 1 gesetzt,
was mit der besonderen Quantisierer-Kennlinie zu tun
hat, die in Fig. 6 dargestellt ist. Wie aus Fig. 6
ersichtlich ist, entspricht dieser Quantisierung die
Zuordnung
m·Δ x < (m+1)·Δ→y = (m+1/2),
worin x das analoge Eingangssignal, Δ eine feste Quantisierungsstufe und y der in Einheiten dieser Quantisierungsstufe gemessene digitale Wert bedeuten. Damit nimmt m nur ganzzahlige Werte an.
m·Δ x < (m+1)·Δ→y = (m+1/2),
worin x das analoge Eingangssignal, Δ eine feste Quantisierungsstufe und y der in Einheiten dieser Quantisierungsstufe gemessene digitale Wert bedeuten. Damit nimmt m nur ganzzahlige Werte an.
Für Lk ungleich Null gelten die oben beschriebenen
Beziehungen selbstverständlich nicht, sondern es sind
dann die, wie vorgängig erklärt, skalierten Werte ab
gespeichert.
Mit dem Rahmen A7 ist das mit dem Schieber 7c ausge
gebene Wort dargestellt. Daraus ist ersichtlich, daß
in Funktion der Steuerung am Eingang E722, bei den
beispielsweise noch drei verbleibenden MSB des 5-Bit
Verstärkungssteuerwortes GCW, am Ausgang des Schie
bers 7b ein Wert ausgegeben wird, welcher in einer
von acht Möglichkeiten bezüglich des Gleitkommas GK
verschoben ist. Nach unten fortschreitend, ergeben
sich um jeweils -Zk·6dB abgeschwächte Werte. Am er
läuterten Beispiel ergibt sich durch die Schieberein
heit 7c eine mögliche Verstärkungskompensation von
max. 42dB (7·6dB).
Bei der Schiebereinheit 7c handelt es sich vorzugs
weise um ein Schieberegister 8, wie es in Fig. 7 dar
gestellt ist, welches zwischen 14 und 21 mal getaktet
wird für den Fall, daß, wie in bevorzugter Weise,
ein serielles Laden des Registers vorgesehen ist.
Ist Zk = 0, so werden von dem 21Bit-Wort im Speicher
7b durch 14 Takte die 14 rechten Bit in das Schiebe
register 8 eingetaktet. Am Ausgang A7 erscheinen die
14 Bit entsprechend der A7-Rahmenposition in Fig. 5
für Zk = 0.
Ist Zk = 1, werden von dem 21Bit-Wort im Speicher 7b
durch 15 Takte die rechten 15 Bit in das Schieberegi
ster 8 eingetaktet, das rechtsäußerste Bit des
21Bit-Wortes geht bei 8a verloren. Am Ausgang A7 er
scheint das 14Bit-Wort entsprechend der A7-Rahmenpo
sition in Fig. 5 für Zk = 1 etc.
In jedem Fall werden aus dem 21Bit-Wort nach dem 14.
Takt, also ab 15. Takt, nur noch Vorzeichen-Erweite
rungs-Bits ausgelesen. Nach dem 14. Takt ist das Vor
zeichen-Bit aber bereits im MSB-Speicher des Schiebe
registers. Somit wird bevorzugterweise der Inhalt der
MSB-Stufe ab dem 15. Takt, wie in Fig. 4c darge
stellt, nicht mehr verändert, sondern lediglich noch
den folgenden Stufen des Schieberegisters zugeführt.
Damit können aber auch die 7 Vorzeichen-Erweiterungs-
Bits VE im Speicher 7b entfallen, er wird um 1/3
kleiner.
Am dargestellten Beispiel mit einem 5Bit + Vorzei
chen-Bit-Quantisierer und einem 5Bit-Verstärkungs
steuerwort GCW wird mithin, mit den zwei LSB von GCW
und dem Ausgangswert des Quantisierers als Adresse,
im Speicherblock 7b, der entsprechend mit -Lk ΔG ska
lierte A5-Wert angewählt, und es wird, mittels der
Schiebereinheit 7c, dieser angewählte Wert, in Funk
tion der verbleibenden drei MSB aus dem GCW, mit -Zk·6dB
weiter skaliert.
Die beschriebene Analog-Digital-Verarbeitungseinheit
eignet sich insbesondere für die Verarbeitung von Au
diosignalen, insbesondere von Sprachsignalen. Hierzu
werden in noch zu beschreibender Art und Weise der
bereits beschriebenen Anordnung Filter vor- und nach
geschaltet, wobei das nachgeschaltete Digitalfilter,
bzw. das gewählte Vorgehen zur digitalen Filterung,
für sich betrachtet und für weitere Anwendungsfälle
einsetzbar, erfinderisch ist.
In Fig. 8 ist der prinzipielle Aufbau des erfindungs
gemäßen Digitalfilters dargestellt. Bei dessen Er
läuterung wird auf die Berechnungstheorie digitaler
Filter nicht eingegangen, worüber, wie dem Fachmann
geläufig, ein weites Schrifttum besteht.
Das digitale, zu filternde Signal wird, wie bei 20
dargestellt, einer gestrichelt umrandeten Speicher
einheit 21 zugeführt. Bei einer je nach gewähltem
Filter bestimmten Anzahl Filterkoeffizienten bk ist
in der Speichereinheit 21 eine entsprechende Anzahl
Speicherabschnitte M0 bis Mk vorgesehen. In jedem der
Speicherabschnitte M0 bis Mk sind alle möglichen Wer
te des zugeführten, digitalen Signals 20, wie bei P
dargestellt, vorabgespeichert bzw. vorbestimmt. Diese
Werte sind skaliert im Abschnitt M0 mit dem Filterko
effizienten b0, im Abschnitt M1 mit dem Filterkoeffi
zienten b1 etc.
Die Ausgänge der Speicherabschnitte M0 bis Mk sind
einer Zeitverzögerungseinheit 23 zugeführt, worin,
bezogen auf die Taktperiode Ta eines Taktgenerators
24, welcher die digitale Verarbeitung taktet, der
Ausgang des Abschnittes M0, um eine Anzahl k Taktin
tervalle zeitverzögert, an den Ausgang A230 gegeben
wird.
Entsprechend werden die Ausgänge des Abschnittes M1
bis Mk , wie angegeben zeitverzögert, ausgegeben. Die
Ausgänge der Verzögerungseinheit 23 sind alle auf ei
nen Addierer 25 geführt.
Mit den digitalen Eingangsdaten 20 werden an den
Speicherabschnitten M die dem jeweiligen Wert der
Eingangsdaten 20 entsprechenden, mit den zugehörenden
Filterkoeffizienten skalierten, vorabgespeicherten
Werte abgerufen und über die Zeitverzögerungseinheit
23 der Additionseinheit 25 zugespiesen. Auf diese Art
und Weise wird ein linearphasiges Transversalfilter
realisiert, welches keine aufwendigen Multiplikatoren
verwendet.
Ein solches Filter eignet sich ausgezeichnet in Kom
bination mit der vorbeschriebenen Analog-Digital-Ver
arbeitungseinheit, was bereits daraus ohne weiteres
ersichtlich ist, daß, sowohl ausgangsseitig der er
wähnten Analog-Digital-Verarbeitungseinheit wie auch
eingangsseitig des anhand von Fig. 8 erläuterten, er
findungsgemäßen Filters, teilweise vorabgespeicherte
Werte entsprechend den möglichen Werten des zu behan
delnden Digitalsignals eingesetzt werden.
In Fig. 9 ist ein bevorzugtes Ausführungsbeispiel ei
ner erfindungsgemäßen Analog-Digital-Verarbeitungs
einheit für Sprachsignale dargestellt, welches sich
aus erfindungsgemäßer Kombination der anhand der
Fig. 1 bis 7 dargestellten Einheit und des prinzi
piell anhand von Fig. 8 erläuterten Digitalfilters
mit weiteren zusätzlichen Aggregaten ergibt.
Das Audiosignal, insbesondere Sprachsignal, wird über
ein Mikrofon 30 einem Hochpaßfilter 32 erster Ord
nung, mit einer Grenzfrequenz von ungefähr 1kHz, zu
geführt. Durch dieses Filter wird das Spektrum des
Sprachsignals, welches im Mittel eine Überhöhung im
Bereiche von 500Hz aufweist, abgeflacht, womit das
Signal-zu-Quantisierungsrausch-Verhältnis über die
ganze Bandbreite ausgeglichener wird. Eine Kompensa
tion der dadurch erfolgten Klangveränderung ist in
einer der Analog-Digital-Verarbeitungseinheit folgen
den digitalen Signalverarbeitung auf einfache Art und
Weise möglich.
Es ist eingangsseitig der Analog-Digital-Verarbei
tungseinheit kein Anti-Aliasing-Filter vorgesehen.
Ausgangsseitig des Hochpaßfilters 32 wird das Ana
logsignal dem Verstärker 33 zugeführt, welcher, in
Analogie zum vorbeschriebenen Verstärker 3, eine in
1,5dB-Stufen verstellbare Verstärkung G aufweist. Das
verstärkte Analogsignal wird dem zum vorbeschriebenen
Quantisierer 5 analogen Quantisierer 35 zugeführt,
darin, über eine Gleichrichtereinheit 34, einem 5Bit-
Quantisierer 36 und, in Parallelstruktur, einer Vor
zeichen-Detektoreinheit 37. Abgesehen von der aus
gangsseitig der Einheit 37 auftretenden Vorzeichen-
Information VZ wird, in Analogie zum vorbeschriebenen
Ausgang A5, der Ausgang A36 des 5Bit-Quantisierers 36
über die Verstärkungsänderungs-Tabelle 40, in Analo
gie zur vorbeschriebenen 10a, über eine hier nicht
dargestellte Speichereinrichtung, analog zu 9, wie
vorbeschrieben, auf den Verstärker 33 rückgeführt.
Die Verstärkungssteuerdaten GCW, die Vorzeichen-In
formation VZ und der Ausgang A36 des Quantisierers 36
werden einer Speicher- und Skalierungseinheit 42 zu
geführt. Diese ist in vier gleich aufgebaute Spei
cher- und Skalierungsabschnitte M0, M1 , M3, M5 unter
teilt. Der Abschnitt M0 der Speicher- und Skalie
rungseinheit 42 ist, wie in Fig. 4 bei 7 dargestellt
und im Zusammenhang mit den Fig. 5 bis 7 erläutert,
aufgebaut und ist entsprechend den Erläuterungen zu
Fig. 5, in 2-1/4-Inkrementen, darüber hinaus jedoch
noch zusätzlich mit einem Filterkoeffizienten b0 ska
liert.
Der Abschnitt M1 ist ebenfalls aufgebaut wie in Fig.
4 unter 7 dargestellt. Die im Abschnitt M1 vorabge
speicherten Datensätze sind jedoch nicht wie jene in
M0 mit b0, sondern mit einem Filterkoeffizienten b1
skaliert. Entsprechendes gilt für M3 und M5.
Ausgangsseitig der Speicher- und Skalierungseinheit
42 erscheinen, jeweils jedem der Abschnitte M0, M1,
M3, M5 zugeordnet, Digitalsignale, welche folgendem
entsprechen:
Aus M0: Dem Momentanwert am Ausgang A36, gesteuert
durch die Verstärkungssteuerdaten GCW - entsprechend
der inversen momentanen Verstärkung am Verstärker 33
-, und zusätzlich mit b0 skaliert.
Aus M1: Wie bei M0, aber zusätzlich mit b1 anstelle
von b0 skaliert.
Sinngemäßes gilt für M3 und M5.
Die Verstärkung G am Verstärker 33 ist zwischen 0 und
46,5dB in Schritten von 1,5dB verstellbar, abgestimmt
auf die 2-1/4-Skalierungen in M0 und damit M1 bis M5.
Die diesen Abschnitten zugeordneten Schiebereinhei
ten, gemäß 7c von Fig. 4, weiter Fig. 7, erzeugen
14Bit-Worte. Anwahl der Skalierung und das Auslesen
an den Schiebereinheiten 7b wird gesteuert durch das
Verstärkungssteuerwort GCW.
Um ohne analoges Anti-Aliasing-Filter auszukommen,
wird an der Analog-Digital-Verarbeitungseinheit eine
Abtastrate von vorzugsweise 32kHz eingesetzt und aus
gangsseitig der Speicher- und Skalierungseinheit 42
ein Tiefpaß-Digitalfilter, prinzipiell aufgebaut ge
mäß Fig. 8, vorgesehen. Dieses Filter ist so ausge
legt, daß Signalkomponenten oberhalb 8kHz genügend
gedämpft werden, damit die Abtastrate, ohne störende
Aliasing-Komponenten zu erzeugen, auf 16kHz reduziert
werden kann. Ferner ist das Filter auch so ausgelegt,
daß die Filterkoeffizienten bk für alle geradzahli
gen k ungleich Null verschwinden. Damit wird der Rea
lisationsaufwand wesentlich gesenkt. Es werden ledig
lich vier Filterkoeffizienten verwendet, nämlich für
k = 0, ± 1, ± 3 und ± 5. Wie erwähnt wurde, sind,
entsprechend, die Datenwerte in den Abschnitten M0,
M1, M3, M5 mit den zugeordneten, eben erwähnten Fil
terkoeffizienten skaliert bzw. multipliziert gespei
chert.
Bei der erwähnten Abtastrate von vorzugsweise 32kHz
werden die Signalkomponenten der Schallquelle ober
halb von 16kHz, wie dem Fachmann vertraut, auf den
Frequenzbereich 0 . . . 16kHz heruntergefaltet (Alia
sing-Effekt). Das digitale Tiefpaßfilter dämpft die
Signalkomponenten der Schallquelle im Frequenzbereich
8 . . . 16kHz, wie auch jene, welche aus dem Frequenz
bereich 16 . . . 24kHz in den Bereich 8 . . . 16kHz ge
faltet wurden. Für Eingangssignale mit nur verschwin
denden Signalkomponenten oberhalb 24kHz, also für
elektrisch gewandelte akustische Signale, wird somit
der Aliasing-Effekt durch Überabtastung (f1 = 32kHz)
und anschließende digitale Tiefpaßfilterung ein
schließlich Reduktion der Abtastrate vermieden.
Das Digitalfilter kann mit der reduzierten Abtastrate
von 16kHz betrieben werden. Die Anordnung der Zeit
verzögerungsglieder 44, ausgelegt entsprechend der
halben, verwendeten Taktfrequenz 1/2 f1, ergibt sich
ohne weiteres aus Fig. 6 mit pro Abschnitt M entspre
chender Signalaufteilung je für b+k und b-k. Die ver
zögerten Signale F0 bis F5, je für b±k und je aus ei
nem der Abschnitte M0 bis M5, werden, wie anläßlich
von Fig. 5 erläutert wurde, einer Additionseinheit 45
zugeführt, an deren Ausgang A45 pro Takt ein Digital
wert erscheint als Ausgangswert der erfindungsgemäßen
Analog-Digital-Verarbeitungseinheit mit eingebau
ter Anti-Aliasing-Verarbeitung.
Claims (23)
1. Verfahren zur Digitalisierung eines bandbegrenz
ten, analogen Signals, dadurch gekennzeichnet, daß
- - das analoge Signal (1) gesteuert verstärkt (3) wird,
- - das verstärkte Analogsignal mit einer vorgegebe nen Anzahl Quantisierungsstufen digitalisiert (5) wird,
- - mit den digitalisierten Analogsignalen die Ver stärkung (G) des Analogsignals (1) so gestellt wird, daß der zeitliche Mittelwert des Betrages des digitalisierten Analogsignals (A5 ) auf einen SOLL-Wert geregelt wird,
- - alle entsprechend der Anzahl Quantisierungsstufen möglichen Werte des digitalisierten Analogsignals (A5) vorabgespeichert (7) werden,
- - mit dem jeweiligen digitalisierten Analogsignal (A5) und der jeweils vorherrschenden Verstärkung (G) das dem digitalisierten Analogsignal (A5) entsprechende, vorabgespeicherte (7) Signal, ver stärkt mit der der vorherrschenden Verstärkung (G) inversen Verstärkung (G-1), abgerufen wird.
2. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach Anspruch 1, dadurch gekennzeich
net, daß mit dem digitalisierten Analogsignal (A5)
Verstärkungsänderungswerte (ΔG) abgerufen werden und
der SOLL-Wert durch Wahl, bei welchem Wert des digi
talisierten Analogsignals (A5) ein Vorzeichenwechsel
der abgerufenen Verstärkungsänderungswerte (ΔG) er
folgt, vorgegeben wird.
3. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach einem der Ansprüche 1 oder 2, da
durch gekennzeichnet, daß, zur Berücksichtigung der
vorherrschenden Verstärkung (G), alle möglichen Werte
des digitalisierten Analogsignals (A5) je mit allen
inversen Werten (G-1) der Verstärkung vorabgespei
chert (P) und durch ein jeweils vorherrschendes, di
gitalisiertes Analogsignal (A5) sowie einen jeweils
vorherrschenden Verstärkungssteuerwert (GCW) adres
siert (E71, E72) und abgerufen werden.
4. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach einem der Ansprüche 1 oder 2, da
durch gekennzeichnet, daß mittels eines vorherr
schenden Wertes des digitalisierten Analogsignals
(A5) der entsprechende, vorabgespeicherte (7b) Wert
adressiert (E71) und zur mindestens teilweisen Be
rücksichtigung der vorherrschenden Verstärkung (G)
der adressierte Wert bezüglich eines Gleitkommas
(GK), um eine durch mindestens einen Faktor des vor
herrschenden Verstärkungssteuerwertes (GCW) angegebe
ne (E722) Anzahl Stellen geschoben, ausgegeben wird.
5. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach Anspruch 4, dadurch gekennzeich
net, daß alle möglichen Werte des digitalisierten
Analogsignals (A5), je mit vorgegebenen, ersten in
versen Verstärkungsfaktoren skaliert, vorabgespei
chert werden (7b) und, zur Berücksichtigung der vor
herrschenden Verstärkung, mit dem vorherrschenden
Wert des digitalisierten Analogsignals (A5) und einem
ersten Faktor des vorherrschenden Verstärkungssteuer
wertes (GCW) ein vorabgespeicherter Wert aufgerufen
(E71, E721) und, um eine durch einen weiteren Faktor
des vorherrschenden Verstärkungssteuerwertes gegebene
(E722) Anzahl Stellen bezüglich des Gleitkommas (GK)
geschoben, ausgegeben wird.
6. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach einem der Ansprüche 1 bis 5, da
durch gekennzeichnet, daß die Verstärkung in Stufen
entsprechend einem Faktor gemäß dem Basiswert der
digitalen Darstellung des digitalisierten Analogsi
gnals verstellbar ist.
7. Verfahren, vorzugsweise nach mindestens einem der
Ansprüche, wie nach Anspruch 6, dadurch gekennzeich
net, daß die Stufen weiter unterteilt werden, vor
zugsweise in Stufen entsprechend Faktoren entspre
chend näherungsweise 1,5dB bzw. 21/4.
8. Analog-Digital-Verarbeitungseinheit, insbesondere
zur Ausführung des Verfahrens nach mindestens einem
der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
vorgesehen sind:
- - eine Verstärkereinheit (3), der das Analogsignal (1) zugeführt ist und deren Verstärkung (G) in Stufen (G0-Gn, ΔG) verstellbar ist,
- - der Verstärkereinheit (3) nachgeschaltet, ein Analog-Digital-Quantisierer (5),
- - dem Analog-Digital-Quantisierer (5) nachgeschal tet, eine Speicher- und Skalierungseinheit (7),
wobei:
- - der Ausgang des Quantisierers (A5) über eine Ver gleichseinheit (10) in regelndem Sinne auf einen Verstärkungssteuereingang (9) an der Verstärker einheit (3) rückgeführt ist,
- - der Ausgang des Quantisierers (5) und der Ausgang der Vergleichseinheit (10) auf Ausgabesteuerein gänge (E71, E72) an der Speicher- und Skalie rungseinheit (7) wirken.
9. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 8, dadurch gekennzeichnet, daß die Ver
gleichseinheit (10) einen Tabellenspeicher (10a) um
faßt, dem eingangsseitig mindestens der Absolutwert
des digitalisierten Analogsignals vom Ausgang (A5)
des Quantisierers (5) zugeführt ist und welcher aus
gangsseitig auf den Verstärkungssteuereingang (9)
wirkt.
10. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß
die Speicher- und Skalierungseinheit eine Speicher
einrichtung (7a, 11 x, 15) umfaßt und sowohl der Aus
gang des Quantisierers (5, 35) wie auch derjenige der
Vergleichseinheit (10a) auf Adreßeingänge (E71, E72)
an der Speichereinrichtung (7a, 11 x, 15) wirken.
11. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß
die Speicher- und Skalierungseinheit (7) eine Spei
chereinrichtung (7b) sowie eine schieberegisterartig
arbeitende, der Speichereinrichtung (7b) nachgeschal
tete Einheit (7c) umfaßt und daß der Ausgang des
Quantisierers (5) auf Adreßeingänge (E71) an der
Speichereinrichtung (7b) und mindestens ein Teil des
Ausganges der Vergleichseinheit (10a) auf Steuerein
gänge (E722 ) an der schieberegisterartig arbeitenden
Einheit (7c) geführt sind und dabei vorzugsweise ein
weiterer Teil des Ausganges der Vergleichseinheit
(10a) auch auf Adressierungseingänge (E721) an der
Speichereinrichtung (7b) geführt ist.
12. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 11, dadurch gekennzeichnet, daß die Einrich
tung (7c) ein Schieberegister (8) umfaßt, das vor
zugsweise seriell aus der Speichereinrichtung (7b)
geladen wird, und daß die eingangsseitige Register
stufe (MSB) ausgangsseitig, ab einer vorgegebenen An
zahl Einlesezyklen, auf ihren Eingang schaltbar ist.
13. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 9, dadurch gekennzeichnet, daß ein Ausgangs
wort (A5) des Quantisierers (5) über die Verstär
kungsänderungstabelle (10) mit positiven und negati
ven Verstärkungsänderungen (ΔG) auf den Verstärkungs
steuereingang (9) wirkt.
14. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß
die Digitalverarbeitung in binärer Form erfolgt und
die Verstärkung (G) in Schritten von 21/4, im wesent
lichen entsprechend 1,5dB, abgestuft ist.
15. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 bis 14, für die Verarbeitung bandbe
grenzter Analogsignale, insbesondere von Sprachsigna
len, dadurch gekennzeichnet, daß der Quantisierer
(5, 35) ein 6Bit-Quantisierer ist, darin eingeschlos
sen ein Vorzeichen-Bit, welcher vorzugsweise einen
Absolutwertbildner (34) mit nachgeschaltetem 5Bit-
Quantisierer (5) sowie einen Vorzeichendetektor (37)
umfaßt.
16. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 15, dadurch gekennzeichnet, daß die digitale
Verarbeitung bei einer Taktfrequenz erfolgt, die hö
her ist als die doppelte Grenzfrequenz des Analogsig
nalbandes, vorzugsweise bei ca. vierfacher Frequenz.
17. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 bis 16, dadurch gekennzeichnet, daß
der Verstärkereinheit (33) ein Hochpaßfilter (32)
vorgeschaltet ist, bei der Verarbeitung von Sprachsi
gnalen vorzugsweise ein Filter erster Ordnung mit ei
ner Grenzfrequenz von ca. 1kHz.
18. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach einem
der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß
der Speicher- und Skalierungseinheit (42) ein digita
les Tiefpaßfilter (44, 45) nachgeschaltet ist.
19. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 18, dadurch gekennzeichnet, daß mehrere Spei
cher- und Skalierungseinheiten (M0, M1 . . .) vorgesehen
sind, deren vorabgespeicherte Werte mit den Filterko
effizienten (bk) skaliert sind, und daß die Ausgänge
der Speicher- und Skalierungseinheiten zur Bildung
des Digitalfilters, spezifisch über Zeitverzögerungs
glieder (44), einer Additionseinheit (45) zugeführt
sind.
20. Analog-Digital-Verarbeitungseinheit, vorzugsweise
nach mindestens einem der Ansprüche, wie nach An
spruch 19, dadurch gekennzeichnet, daß das Digital
filter bei tieferer, vorzugsweise halber Frequenz be
trieben ist als die ihm vorgeschaltete Verarbeitungs
einheit.
21. Verfahren zur digitalen Filterung von digitalen
Signalen, dadurch gekennzeichnet, daß man
- - die möglichen anfallenden Digitalsignale, multi pliziert mit den Filterkoeffizienten, in je den Filterkoeffizienten zugeordneten Speicher- und Skalierungseinheiten (M0-Mk) bildet,
- - durch Adressierung aller Speicher- und Skalie rungseinheiten mit einem jeweils anfallenden Di gitalsignal und durch diesen Einheiten zugeordne tes, zeitverschobenes Aufschalten der jeweiligen, von diesen Einheiten angegebenen Werte auf eine Summationseinheit die Filterung vornimmt.
22. Digitalfilter zur Ausführung des Verfahrens nach
Anspruch 21, dadurch gekennzeichnet, daß vorgesehen
sind,
- - der Anzahl Filterkoeffizienten entsprechend, eine Anzahl Speicher- und Skalierungseinheiten (M0-Mk), je mit allen Werten eines zugeführten, zu filternden Digitalsignals in jedem der Abschnitte mit einem der Filterkoeffizienten skaliert,
- - daß die Speicher- und Skalierungseinheiten durch das jeweils anfallende Digitalsignal adressierbar (20) sind, je zur Ausgabe des dem vorliegenden Digitalsignal entsprechenden, mit dem entspre chenden Filterkoeffizienten skalierten Wertes, und
- - daß die Ausgänge der Speicher- und Skalierungs einheiten, über ihnen spezifisch zugeordnete Zeitverzögerungsorgane (44), einer Summationsein heit (25) zugeführt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH00311/92A CH688459A5 (de) | 1992-02-04 | 1992-02-04 | Verfahren zur Digitalisierung eines Signals, Verarbeitungseinheit zu dessen Ausfuehrung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4302057A1 true DE4302057A1 (en) | 1993-08-05 |
DE4302057C2 DE4302057C2 (de) | 2001-09-20 |
Family
ID=4184110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4302057A Expired - Lifetime DE4302057C2 (de) | 1992-02-04 | 1993-01-26 | Verfahren zur Digitalisierung eines bandbegrenzten analogen Signals sowie Analog-Digital-Verarbeitungseinheit |
Country Status (4)
Country | Link |
---|---|
US (1) | US5365233A (de) |
CH (1) | CH688459A5 (de) |
DE (1) | DE4302057C2 (de) |
DK (1) | DK176943B1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19626599A1 (de) * | 1996-07-02 | 1998-01-15 | Siemens Ag | Schaltungsanordnung zur Verstärkungsregelung |
WO1998049776A1 (de) * | 1997-04-28 | 1998-11-05 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zum digitalisieren eines analogen messsignals mit hoher dynamik |
DE10005605A1 (de) * | 2000-02-09 | 2001-08-30 | Infineon Technologies Ag | Analoge Vorstufe |
DE10131964B4 (de) * | 2001-07-02 | 2005-11-03 | Siemens Audiologische Technik Gmbh | Verfahren zum Betrieb eines digitalen programmierbaren Hörgerätes sowie digitales programmierbares Hörgerät |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
US5861831A (en) * | 1996-12-23 | 1999-01-19 | Analog Devices, Inc. | Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method |
FI106325B (fi) * | 1998-11-12 | 2001-01-15 | Nokia Networks Oy | Menetelmä ja laite tehonsäädön ohjaamiseksi |
EP1035656A1 (de) * | 1999-03-08 | 2000-09-13 | STMicroelectronics SA | Antisättigungssystem mit automatischer Verstärkungssteuerung für Analog/Digitalwandler |
US6259391B1 (en) * | 1999-06-18 | 2001-07-10 | Nortel Networks Limited | Analog gain control adjustment using a probabilistic algorithm |
GB2369258B (en) * | 2000-11-21 | 2005-06-15 | Ubinetics Ltd | A radio receiver |
US6522273B1 (en) * | 2001-04-02 | 2003-02-18 | Cirrus Logic, Inc. | Circuits systems and methods for power digital-to-analog converter protection |
US10957445B2 (en) | 2017-10-05 | 2021-03-23 | Hill-Rom Services, Inc. | Caregiver and staff information system |
CN111641416B (zh) * | 2020-06-19 | 2023-04-07 | 重庆邮电大学 | 一种多归一化因子的低密度奇偶校验码译码方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4366469A (en) * | 1980-09-22 | 1982-12-28 | Ilc Data Device Corporation | Companding analog to digital converter |
US4817025A (en) * | 1984-02-03 | 1989-03-28 | Sharp Kabushiki Kaisha | Digital filter |
US4625240A (en) * | 1984-07-25 | 1986-11-25 | Eeco, Inc. | Adaptive automatic gain control |
JPS63209209A (ja) * | 1987-02-25 | 1988-08-30 | Yamaha Corp | デイジタル信号処理回路 |
JP2533062Y2 (ja) * | 1987-07-03 | 1997-04-16 | ヤマハ株式会社 | アナログディジタル変換回路 |
GB2232024B (en) * | 1989-05-22 | 1994-01-12 | Seikosha Kk | Method and apparatus for recording and/or producing sound |
FR2656930B1 (fr) * | 1990-01-05 | 1992-10-02 | Alcatel Radiotelephone | Circuit de mesure numerique d'un signal electrique. |
US5170166A (en) * | 1990-11-26 | 1992-12-08 | Fujikura Ltd. | Range switching device for analog to digital conversion |
JPH04270510A (ja) * | 1990-12-28 | 1992-09-25 | Advantest Corp | ディジタルフィルタ及び送信機 |
-
1992
- 1992-02-04 CH CH00311/92A patent/CH688459A5/de not_active IP Right Cessation
-
1993
- 1993-01-26 DE DE4302057A patent/DE4302057C2/de not_active Expired - Lifetime
- 1993-02-01 DK DKPA199300111A patent/DK176943B1/da not_active IP Right Cessation
- 1993-02-03 US US08/013,824 patent/US5365233A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19626599A1 (de) * | 1996-07-02 | 1998-01-15 | Siemens Ag | Schaltungsanordnung zur Verstärkungsregelung |
WO1998049776A1 (de) * | 1997-04-28 | 1998-11-05 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zum digitalisieren eines analogen messsignals mit hoher dynamik |
DE10005605A1 (de) * | 2000-02-09 | 2001-08-30 | Infineon Technologies Ag | Analoge Vorstufe |
US6522272B2 (en) | 2000-02-09 | 2003-02-18 | Infineon Technologies, Ag | Analogue frontend |
DE10005605B4 (de) * | 2000-02-09 | 2004-04-08 | Infineon Technologies Ag | Analoge Vorstufe |
DE10131964B4 (de) * | 2001-07-02 | 2005-11-03 | Siemens Audiologische Technik Gmbh | Verfahren zum Betrieb eines digitalen programmierbaren Hörgerätes sowie digitales programmierbares Hörgerät |
US7068802B2 (en) | 2001-07-02 | 2006-06-27 | Siemens Audiologische Technik Gmbh | Method for the operation of a digital, programmable hearing aid as well as a digitally programmable hearing aid |
Also Published As
Publication number | Publication date |
---|---|
CH688459A5 (de) | 1997-09-30 |
DE4302057C2 (de) | 2001-09-20 |
DK11193D0 (da) | 1993-02-01 |
US5365233A (en) | 1994-11-15 |
DK11193A (da) | 1993-08-05 |
DK176943B1 (da) | 2010-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4302057A1 (en) | Digitisation of band-limited analogue signal for hearing aid - using amplifier with adjustable gain controlled by comparator fed from A=D converter, which stores scale unit | |
DE10021824C2 (de) | D/A-Wandlervorrichtung und D/A-Wandlerverfahren | |
DE60018114T2 (de) | Verfahren und gerät zur vorstufensignalverarbeitung für einen bildsensor | |
EP0964512B1 (de) | Signalkomprimierer für Audiogerät | |
EP0820212B1 (de) | Lautheitsgesteuerte Verarbeitung akustischer Signale | |
DE4237082A1 (de) | ||
DE2716336B1 (de) | Verfahren und Hoergeraet zur Kompensation von Gehoerdefekten | |
DE3315519A1 (de) | Analog/digitale signaluebertragung | |
DE69434634T2 (de) | Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal | |
EP0777326B1 (de) | Verfahren und Vorrichtung zur Filterung eines Audiosignals | |
EP0673114B1 (de) | Verfahren zur Filterung einer digitalen Wertefolge mit verbessertem Rauschverhalten und Schaltungsanordnung zur Durchführung des Verfahrens | |
AT403969B (de) | Verfahren zur kompression eines analogen signals | |
EP0135066B1 (de) | Übertragungsanordnung für digitale Signale | |
DE69029685T2 (de) | Bandbreitekompressionsgerät | |
DE2720666A1 (de) | Verfahren und anordnung zur geraeuschanalyse | |
EP0845921A1 (de) | Verfahren und Schaltung zur Verstärkungsregelung in digitalen Hörgeräten | |
DE1945782A1 (de) | Geraet zur Umsetzung eines frequenzverschobenen Sprachsignals | |
DE68926613T2 (de) | Gerät zur Signalwandlung, für Fernmeldevermittlungsanwendungen das die Quantisierungsfehler reduziert | |
DE102007018913A1 (de) | Sigma-Delta Modulator | |
DE10238028B4 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung | |
DE4022387C2 (de) | ||
WO2006069743A1 (de) | Fir-dezimationsfilter und anordnung mit demselben | |
DE10327620B4 (de) | Vorrichtung und Verfahren zur digitalen Pulsweiten-Modulation | |
CH655213A5 (de) | Sprachverarbeitungsgeraet fuer teilnehmerleitungen. | |
EP1397867B1 (de) | Verfahren und vorrichtung zur unterdrückung von grenzzyklen bei noise-shaping-filtern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |