DE102007018913A1 - Sigma-Delta Modulator - Google Patents

Sigma-Delta Modulator Download PDF

Info

Publication number
DE102007018913A1
DE102007018913A1 DE102007018913A DE102007018913A DE102007018913A1 DE 102007018913 A1 DE102007018913 A1 DE 102007018913A1 DE 102007018913 A DE102007018913 A DE 102007018913A DE 102007018913 A DE102007018913 A DE 102007018913A DE 102007018913 A1 DE102007018913 A1 DE 102007018913A1
Authority
DE
Germany
Prior art keywords
signal
reference voltage
modulator
filter
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007018913A
Other languages
English (en)
Inventor
Chang-Shun Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of DE102007018913A1 publication Critical patent/DE102007018913A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Ein Sigma-Delta-Modulator umfasst einen ersten Addierer, einen Filter, einen Quantisierer und einen Digital-Analog-Wandler. Der erste Addierer empfängt ein Eingangssignal und ein Analogsignal und subtrahiert das Analogsignal vom Eingangssignal, um ein verarbeitetes Signal auszugeben. Der Filter empfängt das verarbeitete Signal, um ein gefiltertes Signal auszugeben. Der Quantisierer empfängt das gefilterte Signal, um ein Ausgangssignal zu bilden. Der Quantisierer arbeitet basierend auf einer ersten positiven Referenzspannung und einer ersten negativen Referenzspannung. Der Digital-Analog-Wandler bildet das Analogsignal entsprechend dem Ausgangssignal und gibt das Analogsignal zum ersten Addierer aus. Der Digital-Analog-Wandler arbeitet basierend auf einer zweiten positiven Referenzspannung und einer zweiten negativen Referenzspannung. Eine Differenz zwischen der ersten positiven Referenzspannung und der ersten negativen Referenzspannung ist kleiner als eine Differenz zwischen der zweiten positiven Referenzspannung und der zweiten negativen Referenzspannung.

Description

  • Diese Erfindung beansprucht die Priorität der taiwanesischen Anmeldung Nr. 095114001 , angemeldet am 19.04.2006, deren Gegenstand hiermit durch Verweis mit aufgenommen wird.
  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die Erfindung betrifft im Allgemeinen einen Sigma-Delta Modulator und insbesondere einen Sigma-Delta Modulator der einen Quantisierer befähigt, eine unabhängige Referenzspannung zu nutzen.
  • Stand der Technik
  • Ein Sigma-Delta Modulator hat den Vorteil einer hohen Auflösung und eines einfachen Schaltkreises; er benötigt keinen zusätzlichen Abgleichschaltkreis und hat höhere Toleranzen bzgl. Modifikationen von Bauelementen im Schaltkreis.
  • 1 ist ein Blockdiagramm das einen konventionellen Sigma-Delta Modulator 100 zeigt. Mit Verweis auf 1, umfasst der Sigma-Delta Modulator 100 einen Addierer 110, einen Tiefpassfilter 120, einen Quantisierer 130 und einen Digital-zu-Analog-Wandler (D/A Wandler) 140. Der Addierer 110 empfängt ein Eingangssignal X1 und ein Analogsignal A11 und subtrahiert das Analogsignal A11 vom Eingangssignal X1, um ein verarbeitetes Signal S11 auszugeben. Der Tiefpassfilter 120 empfängt das verarbeitete Signal, um ein gefiltertes Signal S12 auszugeben. Der Quantisierer 130 empfängt das gefilterte Signal S12, um ein Ausgangssignal Y1 zu bilden. Der Digital-Analog Wandler 140 bildet das Analogsignal A11 gemäß dem Ausgangssignal Y1 und gibt das Analogsignal A11 an den Addierer 110 aus.
  • In einer weiterentwickelten Anwendung des Sigma-Delta Modulators umfasst der Tiefpassfilter 120 mehrere Integrierer und bildet mehrere Integrationssignale die durch den Addierer des Tiefpassfilters 120 addiert werden, um ein gefiltertes Signal S12 zu bilden.
  • Der Addierer des Tiefpassfilters jedoch, muss mehrere Signale aufnehmen und dessen äquivalenter Ladekondensator muss gewöhnlich sehr viel größer sein als der des Integrierers. Wenn der obengenannte Sigma-Delta Modulator für ein hochauflösendes Audioprodukt verwendet wird, bewirken die Referenzspannungen im Schaltkreis eine extrem große Potentialdifferenz, wie die Potentialdifferenz zwischen einer Spannungsquelle Vdd und einer Erdungsspannung Gnd. Dies ermöglicht der maximalen Ausgangsschwingung des Addierers die Potentialdifferenz zwischen Spannungsquelle Vdd und Erdungsspannung Gnd zu erreichen. In diesem Fall ist der Energieverbrauch des Addiererschaltkreises beträchtlich hoch. Zusätzlich verursacht der Hochgeschwindigkeits-Breitband Sigma-Delta Modulator durch die Notwendigkeit einer hohen Anstiegsgeschwindigkeit auch einen hohen Stromverbrauch.
  • Offenbarung der Erfindung
  • Die Erfindung betrifft einen Sigma-Delta Modulator in dem verschiedene Referenzspannungen für einen Quantisierer und einen Digital-Analog Wandler des Sigma-Delta Modulators bereitgestellt werden, um einen Gewichtungseffekt eines Addierers und den Energieverbrauch des Sigma-Delta Modulators zu reduzieren.
  • Gemäß der vorliegenden Erfindung wird ein Sigma-Delta Modulator bereitgestellt. Der Sigma-Delta Modulator umfasst einen ersten Addierer, einen Filter, einen Größenwandler und einen Digital-Analog Wandler. Der erste Addierer empfängt ein Eingangssignal und ein Analogsignal und subtrahiert das Analogsignal vom Eingangssignal, um ein verarbeitetes Signal auszugeben. Der Filter empfängt das verarbeitete Signal, um ein gefiltertes Signal auszugeben. Der Quantisierer empfängt das gefilterte Signal, um ein Ausgangssignal zu bilden. Der Quantisierer arbeitet basierend auf einer ersten positiven Referenzspannung und einer ersten negativen Referenzspannung. Der Digital-Analog Wandler bildet das Analogsignal entsprechend dem Ausgangssignal und gibt das Analogsignal an den ersten Addierer aus. Der Digital-Analog Wandler arbeitet basierend auf einer zweiten [0009] positiven Referenzspannung und einer zweiten negativen Referenzspannung. Eine Differenz zwischen der ersten positiven Referenzspannung und der ersten negativen Referenzspannung ist kleiner als eine Differenz zwischen der zweiten positiven Referenzspannung und der zweiten negativen Referenzspannung.
  • Die Erfindung wird durch die folgende detaillierte Beschreibung der bevorzugten aber nicht beschränkenden Ausführungsform klarer. Die folgende Beschreibung bezieht sich auf die begleitenden Figuren.
  • Figurenbeschreibung
  • 1 zeigt ein Blockdiagramm eines bekannten Sigma-Delta Modulators (Stand der Technik)
  • 2 zeigt ein Blockdiagramm eines Sigma-Delta Modulators entsprechend einer bevorzugten Ausführungsform der Erfindung.
  • 3 zeigt ein Schaltbild, das aufzeigt, dass ein Quantisierer 230 ein drei-Bit Quantisierer ist.
  • 4 ist ein Schaltbild, das einen Filter 220 zeigt, wobei ein Sigma-Delta Modulator 200 ein Vorwärts-Sigma-Delta Modulator fünfter Ordnung ist.
  • 5 ist ein Schaltbild, das ein Beispiel für einen Addierer 210 und den Tiefpassfilter 220 zeigt.
  • 2 ist ein Blockdiagramm, das einen Sigma-Delta Modulator 200 entsprechend einer bevorzugten Ausführungsform der Erfindung zeigt. Mit Verweis auf 3 wird ein Sigma-Delta Modulator 200 im Fall eines Signals mit großer Schwingung eingesetzt, wie z.B. einem Audiosignal, der einen Addierer 210, einen Filter 220, einen Quantisierer 230 und einen Digital-Analog Wandler (DIA Wandler) 240 umfassen kann. Der Addierer 210 empfängt ein Eingangssignal X2 und ein Analogsignal A21 und erzeugt ein verarbeitetes Signal S21. Der Filter 220 empfängt und filtert das verarbeitete Signal S21, um ein gefiltertes Signal S22 zu bilden und auszugeben. Der Quantisierer 230 empfängt das gefilterte Signal S22, um ein Ausgangssignal Y2 zu erzeugen. Der Quantisierer 230 arbeitet in Übereinstimmung mit einer ersten positiven Referenzspannung V1ref+ und einer ersten negativen Referenzspannung V1ref–.
  • Der Digital-Analog Wandler 240 bildet das Analogsignal A21 entsprechend dem Ausgangssignal Y2 und sendet das Analogsignal A21 zum Addierer 210 und arbeitet auf einer zweiten positiven Referenzspannung V2ref+ und einer zweiten negativen Referenzspannung V2ref–. Die Differenz Di1 zwischen der ersten positiven Referenzspannung V1ref+ und der ersten negativen Referenzspannung V1ref– ist K mal die Differenz Di2 zwischen der zweiten positiven Referenzspannung V2ref+ und der zweiten negativen Referenzspannung V2ref–, wobei K < 1 ist.
  • 3 ist ein Schaltbild, das als Beispiel einen drei-Bit Quantisierer 230 zeigt. Wie in 3 gezeigt, wird das gefilterte Signal S22, das durch den Quantisierer 230 dieser Ausführungsform empfangen wird, als Signale Vin+ und Vin– dargestellt und die Reihenwiderstände teilen die Spannung zwischen der ersten positiven Referenzspannung V1ref+ und der ersten negativen Referenzspannung V1ref– in vielfache Sätze geteilter Spannungen. Komparatoren vergleichen die Werte der Signale Vin+ und Vin– mit den geteilten Spannungen, die durch die Reihenwiderstände gebildet wurden, und erzeugen Wärme-Codes, die dann in eine Wärme-Code-zu-Binär-Einheit 231 eingegeben werden, um ein 3-bit Ausgangssignal Y2 zu erzeugen. Das Ausgangssignal Y2 nutzt die Signale y0, y1 und y2, um die einzelnen Bits darzustellen.
  • Der Filter 220 dieser Ausführungsform, wie z.B. ein Tiefpassfilter, ein Bandpassfilter oder ein Hochpassfilter, umfasst einen Integrierer oder Mehrfach-Integrierer und einen Ertragsverstärker oder Mehrfachertragsverstärker. Jeder Integrierer kann z.B. ein diskreter Zeitintegrierer sein, so dass ein diskreter Integrationskreis N-ter Ordnung gebildet werden kann, wobei N eine positive ganze Zahl ist. 4 ist ein Schaltbild, das einen Filter 220 zeigt, wenn der Sigma-Delta Modulator 200 ein Vorwärts-Sigma-Delta Modulator fünfter Ordnung ist. Mit Verweis auf 4, umfasst der Filter 220 Ertragsverstärker f1, f2, h1, h2, h3, h4 und h5, Integrierer 221(a), 221(b), 221(c), 221(d) und 221(e), und Addierer 212(a), 212(b) und 212(c).
  • Der Ertragsverstärker h1 empfängt das Integrationssignal, das vom Integrierer 221(a) ausgegeben wird, verstärkt das Integrationssignal entsprechend seinem vorgegebenen Gewichtungsfaktor, um ein verstärktes Integrationssignal zu erzeugen und gibt dann das verstärkte Integrationssignal, in den Addierer 212(c) ein. Der Ertragsverstärker h2 empfängt das Integrationssignal das vom Integrierer 221(b) ausgegeben wird, verstärkt das Integrationssignal entsprechend seinem vorgegebenen Gewichtungsfaktor, um ein verstärktes Integrationssignal zu erzeugen, und gibt dann das verstärke Integrationssignal in den Addierer 212(c) ein. Der Ertragsverstärker h3 empfängt das Integrationssignal, das vom Integrierer 221(c) ausgegeben wird, verstärkt das Integrationssignal entsprechend seinem vorgegebenen Gewichtungsfaktor, um ein verstärktes Integrationssignal zu erzeugen, und gibt dann das verstärke Integrationssignal in den Addierer 212(c) ein. Der Ertragsverstärker h4 empfängt das Integrationssignal, das vom Integrierer 221(d) ausgegeben wird, verstärkt das Integrationssignal entsprechend seinem vorgegebenen Gewichtungsfaktor, um ein verstärktes Integrationssignal zu erzeugen, und gibt dann das verstärke Integrationssignal in den Addierer 212(c) ein. Der Ertragsverstärker h5 empfängt das Integrationssignal, das vom Integrierer 221(e) ausgegeben wird, verstärkt das Integrationssignal entsprechend seinem vorgegebenen Gewichtungsfaktor, um ein verstärktes Integrationssignal zu erzeugen, und gibt dann das verstärke Integrationssignal in den Addierer 212(c) ein. Der Addierer 212(c) summiert die verstärkten Integrationssignale um ein gefiltertes Signal S22 zu bilden.
  • Wenn der Quantisierer 230 das Ausgangssignal Y2 mit dem gleichen digitalen Code aufrecht erhält, wird die hohe Stromstärke, die unter der selben positiven/negativen Referenzspannung im Stand der Technik geliefert wird, vermieden und vermindert deshalb den Energieverbrauch, da die Differenz Di1 zwischen der ersten positiven Referenzspannung V1ref+ und der ersten negativen Referenzspannung V1ref– kleiner ist als die Differenz Di2 zwischen der zweiten positiven Referenzspannung V2ref+ und der zweiten negativen Referenzspannung V2ref–. Der Ertragsverstärker der Filters 220 verstärkt die Integrationssignale K mal, um mit dem Umstand überein zu stimmen, dass die Differenz Di1 K mal die Differenz Di2 ist, wobei K < 1 ist.
  • Verglichen mit dem Verfahren des Stands der Technik, nutzt der Quantisierer 230 eine Referenzspannung, die von der des Digital-Analog Wandlers 240 abweicht. Deshalb muss die Amplitude des gefilterten Signals S22, die vom Addierer 222(c) ausgegeben wird, in Übereinstimmung mit dem Bereich von der ersten positiven Referenzspannung V1ref+ zur ersten negativen Referenzspannung V1ref– des Quantisierers 230 verringert werden und die Erträge der Ertragsverstärker h1 bis h5 sollten so konfiguriert sein, dass die Amplitude des gefilterten Signals S22 auch in diesen Bereich fällt. Das heißt, die Erträge der Ertragsverstärker h1 bis h5 müssen in Übereinstimmung mit der ersten positiven Referenzspannung V1ref+ und der ersten negativen Referenzspannung V1ref– des Quantisierers verringert werden. In dieser Ausführungsform können die erste positive Referenzspannung V1ref+ und die erste negative Referenzspannung V1ref– so konfiguriert sein, dass sie relativ zu einer gemeinsamen Modenspannung symmetrisch sind, und die zweite positive Referenzspannung V2ref+ und die zweite negative Referenzspannung V2ref– können so konfiguriert sein, dass sie relativ zu einer anderen gemeinsamen Modemspannung symmetrisch sind.
  • 5 ist ein Schaltbild, das ein Beispiel des Addierers 210 und des Tiefpassfilters 220 zeigt. Bezogen auf 5 umfasst der Schaltkreis Kondensatoren C1, CS1, CS2, CS3, CS4 und CS5 und Schalter CK1, CK1d, CK2 und CK2d. Die Eingangssignale sind VIN1+ bis VIN5+ und VIN1– bis VIN5–, die Potentiale der Eingangssignale werden jeweils in den Kondensatoren CS1 bis CS5 gespeichert, wenn die Schalter CK1, CK1d, CK2 und CK2d eingeschaltet sind. Danach empfängt der Kondensator C1 eine Summe von Potentialen von anderen Kondensatoren und beendet den Filterungsprozess in Verbindung mit den Schaltern. Ähnlich dem oben beschriebenen Zustand, muss das Signal K mal in Übereinstimmung mit der kleineren Referenzspannung des Quantisierers 230 verstärkt werden, wobei K < 1 ist. In diesem Schaltkreis sind die Kapazitäten der Kondensatoren CS1, CS2, CS3, CS4 und CS5 verringert, um die Signalverstärkung zu verringern. Also wird die Fläche reduziert und der Energieverbrauch wird auch verringert, so dass der Schaltkreis einfacher entworfen werden kann und die Kosten des Schaltkreises reduziert werden.
  • Im Sigma-Delta Modulator gemäß der Ausführungsform dieser Erfindung nutzt der Quantisierer die unabhängige und geringere Referenzspannung, so dass der Gewichtungsertrag im Filter ebenfalls entsprechend reduziert wird, um die selbe Ausgabe des digitalen Codes beizubehalten. Die Ausgangsschwingung des Addierers kann stark verringert werden, ohne den Arbeitsablauf des Modulators zu beeinflussen, so dass der Energieverbrauch reduziert werden kann. Zusätzlich können auch Zustände, die hohen Stromverbrauch benötigen, reduziert werden, wenn hohe Anstiegsgeschwindigkeiten benötigt werden.
  • Obwohl die Erfindung durch ein Beispiel und mittels einer bevorzugten Ausführungsform beschrieben wurde, versteht es sich, dass die Erfindung nicht darauf beschränkt ist. Es ist, im Gegenteil, beabsichtigt viele Modifikationen und ähnliche Anordnungen und Verfahren abzudecken und der Schutzbereich der beigefügten Ansprüche sollte deshalb gemäß der weitesten Interpretation verstanden werden, so dass alle Modifikationen und ähnliche Anordnungen und Verfahren eingeschlossen werden.

Claims (15)

  1. Sigma-Delta Modulator, umfassend: einen Filter zum Empfang eines verarbeiteten Signals und zur Erzeugung eines gefilterten Signals; einen Quantisierer zum Empfang des gefilterten Signals und zur Erzeugung eines Ausgangssignals, wobei der Quantisierer in Übereinstimmung mit einer ersten Spannungsdifferenz arbeitet und einen Digital-Analog Wandler zur Bildung eines Analogsignals entsprechend dem Ausgangssignal, wobei der Digital-Analog Wandler in Übereinstimmung mit einer zweiten Spannungsdifferenz arbeitet; bei welchem die erste Spannungsdifferenz K mal die zweite Spannungsdifferenz ist und K kleiner als 1 ist.
  2. Modulator nach Anspruch 1 weiterhin umfassend: einen Addierer zum Empfang eines Eingangssignals und des Analogsignals und zur Erzeugung des verarbeiteten Signals.
  3. Modulator nach Anspruch 1, wobei die erste Spannungsdifferenz eine Differenz zwischen einer ersten positiven Referenzspannung und einer ersten negativen Referenzspannung ist.
  4. Modulator nach Anspruch 3, wobei die erste positive Referenzspannung und die erste negative Referenzspannung bezüglich einer gemeinsamen Modenspannung symmetrisch sind.
  5. Modulator nach Anspruch 1, wobei die zweite Spannungsdifferenz eine Differenz zwischen einer zweiten positiven Referenzspannung und einer zweiten negativen Referenzspannung ist.
  6. Modulator nach Anspruch 5, wobei die zweite positive Referenzspannung und die zweite negative Referenzspannung bezüglich einer gemeinsamen Modenspannung symmetrisch sind.
  7. Modulator nach Anspruch 1, wobei der Filter umfasst: mindestens einen Integrierer zur Ausgabe mindestens eines Integrationssignals; mindestens einen Ertragsverstärker zur Verstärkung des Integrationssignals um mindestens ein verstärktes Integrationssignal zu bilden; und einen zweiten Addierer zum Empfang und Summieren des verstärkten Integrationssignals und zur Ausgabe des gefilterten Signals.
  8. Modulator nach Anspruch 7, wobei der Integrierer ein zeitdiskreter Integrierer ist.
  9. Modulator nach Anspruch 7, wobei der Ertragsverstärker das Integrationssignal K mal verstärkt.
  10. Modulator nach Anspruch 1, wobei der Filter ein Tiefpassfilter ist.
  11. Modulator nach Anspruch 1, wobei der Filter ein Bandpassfilter ist.
  12. Modulator nach Anspruch 1, wobei der Filter ein Hochpassfilter ist.
  13. Modulator nach Anspruch 1, wobei der Modulator auf ein Signal mit großer Schwingung angewendet wird.
  14. Modulator nach Anspruch 13, wobei das Signal mit großer Schwingung ein Audiosignal ist.
  15. Modulator nach Anspruch 1, wobei der Filter einen zeitdiskreten Integrationsschaltkreis N-ter Ordnung umfasst und N eine positive Ganzzahl ist.
DE102007018913A 2006-04-19 2007-04-19 Sigma-Delta Modulator Withdrawn DE102007018913A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW95114001 2006-04-19
TW095114001A TWI318508B (en) 2006-04-19 2006-04-19 Sigma-delta modulator

Publications (1)

Publication Number Publication Date
DE102007018913A1 true DE102007018913A1 (de) 2008-01-31

Family

ID=38170655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007018913A Withdrawn DE102007018913A1 (de) 2006-04-19 2007-04-19 Sigma-Delta Modulator

Country Status (4)

Country Link
US (1) US7456771B2 (de)
DE (1) DE102007018913A1 (de)
GB (1) GB2437414B (de)
TW (1) TWI318508B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2956538B1 (fr) * 2010-02-15 2012-03-16 St Microelectronics Sa Convertisseur analogique/numerique a temps continu
US9197240B1 (en) 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
JP2016184792A (ja) * 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器
US9537497B2 (en) * 2015-05-14 2017-01-03 Mediatek Inc. Continuous time delta sigma modulator, analog to digital converter and associated compensation method
KR102441025B1 (ko) * 2017-12-06 2022-09-05 삼성전자주식회사 반도체 장치 및 그 동작 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274375A (en) * 1992-04-17 1993-12-28 Crystal Semiconductor Corporation Delta-sigma modulator for an analog-to-digital converter with low thermal noise performance
US5867116A (en) * 1996-07-17 1999-02-02 Analog Devices, Inc. Multi-stage interpolating analog-to-digital conversion
DE19936677A1 (de) * 1999-08-04 2001-03-15 Infineon Technologies Ag Sigma-Delta-A/D-Wandler
JP3705098B2 (ja) * 2000-09-01 2005-10-12 日本電気株式会社 マルチビットデルタシグマａｄ変換器
DE10118157A1 (de) 2001-04-11 2002-10-24 Infineon Technologies Ag Rückgekoppelter A/D- bzw. D/A-Wandler mit reduziertem Stromverbrauch
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6956514B1 (en) * 2002-06-04 2005-10-18 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US6744392B2 (en) * 2002-08-02 2004-06-01 Cirrus Logic, Inc. Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same
US6980139B2 (en) * 2002-08-29 2005-12-27 Infineon Technologies Ag Sigma-delta-modulator
JP3830924B2 (ja) * 2003-07-04 2006-10-11 松下電器産業株式会社 縦続型デルタシグマ変調器
US6930624B2 (en) * 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
US7142142B2 (en) * 2004-02-25 2006-11-28 Nelicor Puritan Bennett, Inc. Multi-bit ADC with sigma-delta modulation
JP2006041993A (ja) 2004-07-28 2006-02-09 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
US7298306B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulators with comparator offset noise conversion
US7298305B2 (en) * 2006-03-24 2007-11-20 Cirrus Logic, Inc. Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction

Also Published As

Publication number Publication date
GB2437414B (en) 2011-01-05
TW200742274A (en) 2007-11-01
US20070247341A1 (en) 2007-10-25
GB0707623D0 (en) 2007-06-06
TWI318508B (en) 2009-12-11
US7456771B2 (en) 2008-11-25
GB2437414A (en) 2007-10-24

Similar Documents

Publication Publication Date Title
DE112013000926B4 (de) Sigma-Delta-Modulator mit Dithersignal
DE69417978T2 (de) Analog Digitalwandler mit Zittersignal
DE69729794T2 (de) Sigma-delta-modulator mit geschalteten strömen
DE112016002487B4 (de) Unterdrücken von Signalübertragungsfunktionsspitzen bei einem vorwärtsgekoppelten Delta-Sigma-Wandler
DE69620330T2 (de) Verbesserter Eintakt/Differenzumsetzer mit beschränktem Gleichtakteingangssignalbedarf
DE112008001458B4 (de) Sigma-Delta-Modulator mit geringerer DAC-Auflösung als ADC-Auflösung
DE19907530A1 (de) D-Verstärker und Verfahren zum Erzeugen eines Bezugssignals, das repräsentativ für das Ausgangssignal eines D-Verstärkers ist
DE3908314A1 (de) Analog-digital-wandler mit delta-sigma-modulation
DE102017104012B4 (de) Verfahren und vorrichtung für einen delta-sigma-adc mit parallel gekoppelten integratoren
DE102007018913A1 (de) Sigma-Delta Modulator
DE60211208T2 (de) Sigma-delta modulation
DE19780640B3 (de) Niederleistungs-Delta-Sigma-Wandler
DE69627278T2 (de) Vielfach-Abtastraten-Digitalfilter und Verfahren für einen sigma-delta Konversionsprozess
DE10153309B4 (de) Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
DE102011006760A1 (de) A/D-Wandlervorrichtung und Signalverarbeitungseinheit hiermit
DE102019219882A1 (de) Strom-digital-präzisionswandler
DE69014481T2 (de) Vorrichtung zur Umwandlung von elektrischen analogen unsymmetrischen Signalen in vollständig differentielle Signale.
DE102005028726B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
DE4302057C2 (de) Verfahren zur Digitalisierung eines bandbegrenzten analogen Signals sowie Analog-Digital-Verarbeitungseinheit
DE102011085547A1 (de) Vorrichtung und Verfahren zur Korrektur eines Sensorsignals
WO2004068703A1 (de) Vorrichtung und verfahren zur digitalen pulsweiten-modulation
DE69413617T2 (de) AD-Wandler mit modulierten Rückkopplungsschleife
DE69312281T2 (de) A/d wandler
DE102016103995B4 (de) Spektral geformtes Zufallssignal
DE10233391C1 (de) Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: LANGPATENT ANWALTSKANZLEI IP LAW FIRM, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101