DE4228274A1 - Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen - Google Patents
Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen BauelementenInfo
- Publication number
- DE4228274A1 DE4228274A1 DE4228274A DE4228274A DE4228274A1 DE 4228274 A1 DE4228274 A1 DE 4228274A1 DE 4228274 A DE4228274 A DE 4228274A DE 4228274 A DE4228274 A DE 4228274A DE 4228274 A1 DE4228274 A1 DE 4228274A1
- Authority
- DE
- Germany
- Prior art keywords
- plastic layer
- contact holes
- carrier
- leds
- contacting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 title description 2
- 239000004033 plastic Substances 0.000 claims abstract description 27
- 229920003023 plastic Polymers 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- 230000005693 optoelectronics Effects 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 3
- 239000011888 foil Substances 0.000 abstract description 2
- 239000004642 Polyimide Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000000654 additive Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000000608 laser ablation Methods 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000035784 germination Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
- B23K26/382—Removing material by boring or cutting by boring
- B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Laser Beam Processing (AREA)
- Led Device Packages (AREA)
Description
Verfahren zur Kontaktierung von auf einem Träger angeord
neten elektronischen oder optoelektronischen Bauelementen.
Die elektrische Kontaktierung von auf einem gemeinsamen
Träger montierten elektronischen oder optoelektronischen
Bauelementen wird in der Regel durch Bonden vorgenommen,
wobei die feinen Bonddrähtchen sich zwischen Anschluß
flächen der elektronischen oder optoelektronischen Bau
elemente und zugeordneten Anschlußflächen des Trägers
erstrecken. Bei dem gemeinsamen Träger kann es sich auch
um einen Si-Chip handeln, auf welchem beispielsweise LEDs
angeordnet sind. Der Si-Chip dient dabei als Ansteuerungs
schaltung für die LEDs. Derartige LED-Anordnungen werden
beispielsweise bei Zeichengeneratoren für nichtmechani
sche Drucker (IBM Technical Disclosure Bulletin, Bd. 25,
Nr. 7A, Dezember 1982, S. 3368-3370 oder DE-A-38 08 636)
oder bei LED-Tafelanzeigen (DE-A-34 47 452) eingesetzt.
Mit zunehmender Dichte der Anschlußflächen und/oder mit
zunehmender Anzahl von elektrisch leitenden Verbindungen
stößt die Bondtechnik zur elektrischen Kontaktierung von
auf einem Träger angeordneten elektronischen oder opto
elektronischen Bauelementen jedoch an ihre Grenzen.
Andererseits sind bei verschiedenen Materialien der elek
tronischen oder optoelektronischen Bauelemente und der
Träger starre Verbindungen zwischen den zugeordneten An
schlußflächen aufgrund der unterschiedlichen thermischen
Ausdehnungskoeffizienten nicht möglich.
Der im Anspruch 1, angegebenen Erfindung liegt das Problem
zugrunde, ein Verfahren zur Kontaktierung von auf einem
Träger angeordneten elektronischen oder optoelektronischen
Bauelementen zu schaffen, das gegenüber der Bondtechnik
eine höhere Dichte der Anschlußflächen und/oder eine
höhere Anzahl von Verbindungen ermöglicht.
Die mit der Erfindung erzielten Vorteile bestehen insbe
sondere darin, daß bei der Herstellung der elektrisch
leitenden Verbindungen in Form von Durchkontaktierungen
und Leiterbahnen auf Techniken zurückgegriffen werden kann,
die eine äußerst dichte Anordnung der Verbindungen
ermöglichen und sich in der Leiterplattentechnik bereits
seit langer Zeit bewährt haben. Als weiterer entschei
dender Vorteil ist die Tatsache zu nennen, daß die elek
trisch isolierende Kunststoffschicht einen Ausgleich
verschiedener thermischer Ausdehnungen von Bauelementen
und Träger gewährleistet.
Vorteilhafte Ausgestaltungen der Erfindung sind in den
Ansprüchen 2 bis 10 angegeben.
Die Weiterbildung nach Anspruch 2 ermöglicht ein besonders
einfaches Aufbringen der Kunststoffschicht in Form einer
Folie. Die Stärke dieser Folie beträgt dann gemäß Anspruch
3 vorzugsweise zwischen 10 und 100 µm.
Die Verwendung einer Polyimidfolie gemäß Anspruch 4 ge
währleistet einerseits hervorragende elektrische Isola
tionseigenschaften und andererseits eine sehr gute Bear
beitbarkeit mittels Laserstrahlung.
Wird die Folie gemäß Anspruch 5 unter Anwendung von Druck
und Wärme aufgebracht, so ergibt sich eine besonders gute
Haftung auf dem Träger und eine gute Anpassung der Folie
an die Form der Bauelemente.
Für das Einbringen der Kontaktlöcher haben sich gemäß den
Ansprüchen 6 und 7 Excimer-Laser bzw. Nd:YAG-Laser mit
zwei Frequenzverdopplern als besonders geeignet erwiesen.
Sofern die Anschlußflächen von Träger und Bauelementen
stark genug sind, endet bei Verwendung dieser Laserarten
der Laserabtragsprozeß selbsttätig an den Anschlußflächen.
Für die Herstellung von Durchkontaktierungen und Leiter
bahnen kommen grundsätzlich die Subtraktivtechnik, die
Additivtechnik und die Semiadditivtechnik in Frage. Gemäß
Anspruch 8 wird jedoch die Anwendung der Subtraktivtechnik
bevorzugt, wobei die Durchkontaktierungen und Leiterbahnen
durch ganzflächige Metallabscheidung und nachfolgende ätz
technische Strukturierung hergestellt werden. Die Ausge
staltung nach Anspruch 9 bietet die Möglichkeit, empfind
liche Bereiche der Bauelemente wirksam zu schützen. Gemäß
Anspruch 10 können dann die derart geschützten optischen
Austrittsfenster von LEDs mittels eines Laserabtragspro
zesses auf einfache Weise ohne Schädigung freigelegt
werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und wird im folgenden näher beschrieben.
Die Fig. 1 bis 7 zeigen verschiedene Verfahrensstadien
bei der Herstellung von LED-Zeilen für den Zeichengenera
tor eines Hochgeschwindigkeitsdruckers.
Fig. 1 zeigt einen Querschnitt durch einen Träger T, auf
welchem eine Vielzahl von sich senkrecht zur Zeichnungs
ebene in Zeilenform erstreckenden optoelektronischen Bau
elementen B aufgebracht ist. Bei dem Träger T handelt es
sich um eine in Siliziumtechnik ausgeführte Ansteuerungs
schaltung für die darauf angeordneten optoelektronischen
Bauelemente B. Bei den optoelektronischen Bauelementen B
handelt es sich um LEDs, beispielsweise um GaAs-Dioden.
Die Montage der optoelektronischen Bauelemente B auf dem
Träger T erfolgt in bekannter Weise durch Löten oder durch
die Verwendung eines elektrisch leitenden Klebers.
Aus Fig. 1 ist auch noch ein Metallstreifen Ms ersicht
lich, der sich senkrecht zur Zeichnungsebene erstreckt und
auf die optoelektronischen Bauelemente B im Bereich der
nicht näher erkennbaren optischen Austrittsfenster dieser
Bauelemente B aufgelegt ist. Der Metallstreifen Ms, dessen
Zweck an späterer Stelle näher erläutert wird, besteht
beispielsweise aus Kupfer.
Gemäß Fig. 2 wird auf die in Fig. 1 dargestellte Anord
nung von oben her ganz flächig eine elektrisch isolierende
Kunststoffschicht Ks aufgebracht. Im dargestellten Ausfüh
rungsbeispiel handelt es sich bei der Kunststoffschicht Ks
um eine Folie, die unter Anwendung von Druck und Wärme
aufgebracht wird. Sofern es sich um eine nicht selbstkle
bende Folie handelt, trägt diese auf ihrer dem Träger T
zugewandten Seite eine Klebeschicht. Als elektrisch iso
lierende Kunststoffschicht Ks wird vorzugsweise eine
Polyimidfolie verwendet, die beispielsweise eine Stärke
von 50 µm aufweist. Nach dem in Fig. 2 dargestellten Auf
bringen der elektrisch isolierenden Kunststoffschicht Ks
werden in diese mittels Laserstrahlung Ls Kontaktlöcher Kl
eingebracht, die in Form von Sacklöchern jeweils exakt an
den mit A bezeichneten Anschlußflächen des Trägers T und
der optoelektronischen Bauelemente B enden. Die Konfigu
ration der Kontaktlöcher Kl der gesamten Anordnung ist
durch eine in Fig. 3 nicht erkennbare metallische Maske
vorgegeben, die auf oder oberhalb der Kunststoffschicht Ks
angeordnet wird. Durch eine Relativbewegung zwischen der
in Fig. 3 dargestellten Anordnung einschließlich der
Maske und dem Laserstrahl Ls werden dann die Kontaktlö
cher Kl durch einen Laserabtragsprozeß erzeugt. Falls die
Anschlußflächen A nicht zu dünn ausgeführt sind, ist der
Laserabtragsprozeß jeweils an den Anschlußflächen A
selbstendend. Für die Erzeugung der Kontaktlöcher Kl ist
ein Excimer-Laser, der beispielsweise eine Emissions
wellenlänge von 248 nm und eine Energiedichte von 750
mJ/cm2 aufweist, besonders gut geeignet. Die Verwendung
eines Nd:YAG-Lasers mit zwei Frequenzverdopplern und einer
Emissionswellenlänge von beispielsweise 266 nm ist eben
falls möglich. Nähere Einzelheiten zur Erzeugung von
Sacklöchern mittels Laserstrahlung gehen beispielsweise
aus der US-A-4644130 hervor.
Nach der Herstellung der Kontaktlöcher Kl erfolgt gemäß
Fig. 4 eine mit M bezeichnete ganzflächige Metallab
scheidung, welche auch die Kontaktlöcher Kl ausfüllt und
dadurch zu den Anschlußflächen A führende Durchkontak
tierungen D bildet. Die ganzflächige Metallabscheidung M
erfolgt nach einer aus der Leiterplattentechnik bekannten
Methode durch Bekeimung der Kunststoffschicht Ks und
anschließende stromlose und galvanische Metallabscheidung.
Nach der Bekeimung der Kunststoffschicht Ks wird bei
spielsweise durch stromlose Kupferabscheidung eine sehr
dünne Kupferschicht erzeugt, die anschließend durch gal
vanische Kupferabscheidung bis zu einer Stärke von bei
spielsweise 30 µm verstärkt wird.
Nach der ganzflächigen Metallabscheidung M erfolgt in dem
aus Fig. 5 ersichtlichen Schritt deren Strukturierung.
Nach diesem Strukturierungsschritt verbleiben auf der
Oberfläche der Kunststoffschicht Ks Leiterbahnen L, die
zusammen mit entsprechenden Durchkontaktierungen D elek
trisch leitende Verbindungen zwischen einander zugeordne
ten Anschlußflächen A von optoelektronischen Bauelementen
B und Träger T bilden. Bei der Herstellung der Leiterbah
nen L wird auch der oberhalb des Metallstreifens Ms lie
gende Bereich der Metallisierung M entfernt. Die Struktu
rierung der ganzflächigen Metallabscheidung M erfolgt
vorzugsweise auf photolitographischem Wege durch Aufbrin
gen eines Ätzresists, welches die späteren Leiterbahnen L
vor dem Angriff eines nachfolgenden Ätzprozesses schützt,
so daß nur das Kupfer zwischen den gewünschten Leiterbah
nen L beseitigt wird.
Nach der Strukturierung der Metallisierung M werden gemäß
Fig. 6 die über den optischen Fenstern der optoelektro
nischen Bauelemente B liegenden Bereiche der Kunststoff
schicht Ks mittels Laserstrahlung Ls entfernt. Dabei wird
wie bei der Herstellung der Kontaktlöcher Kl vorgegangen,
wobei der Laserabtragsprozeß an den beispielsweise aus
Kupfer bestehenden Metallstreifen Ms selbstendend ist. Der
Metallstreifen Ms gewährleistet außerdem einen sicheren
Schutz der optischen Austrittsfenster der optoelektroni
schen Bauelemente B vor der Einwirkung der Laserstrahlung
Ls.
Die Fertigstellung der LED-Zeile erfolgt dann gemäß Fig.
7 durch Entfernung des Metallstreifens Ms. Vor Entfernung
des Metallstreifens Ms können gegebenenfalls noch uner
wünschte Bereiche der Kunststoffschicht Ks mittels Laser
strahlung entfernt werden.
Der vorstehend geschilderte Verfahrensablauf kann in mehr
facher Hinsicht abgewandelt werden. So müssen die opto
elektronischen Bauelemente B oder beliebige andere elek
tronische Bauelemente nicht unmittelbar auf den Träger
T montiert werden. Es ist auch möglich, die Bauelemente
zunächst auf einem Zwischenträger anzuordnen, gegebenen
falls auszurichten und dann diesen Zwischenträger auf den
Träger T zu montieren. Anstelle der im Ausführungsbeispiel
beschriebenen Bildung einer LED-Zeile aus aneinanderge
reihten Einzeldioden kann die Zeile auch durch eine An
einanderreihung von Diodenarrays hergestellt werden. Für
die Kunststoffschicht Ks kommen außer der geschilderten
Polyimidfolie auch beliebige andere Kunststoffe in Frage,
sofern diese gute elektrische Isolationseigenschaften
aufweisen, einem Laserabtragsprozeß zugänglich sind und
außerdem auch noch unterschiedliche Wärmedehnungen von
Bauelementen B und Träger T ausgleichen können. Für die
Herstellung von Leiterbahnen L und Durchkontaktierungen D
kommen neben der geschilderten Subtraktivtechnik auch die
Additivtechnik und die Semiadditivtechnik in Frage. Bei
der Additivtechnik wird das Leitermaterial nur dort aus
stromlosen Metallabscheidungsbädern aufgebracht, wo
Leiterbahnen L und Durchkontaktierungen D benötigt werden.
Bei der Semiadditivtechnik werden auf einer stromlos ab
geschiedenen dünnen Grundschicht die Leiterbahnen L und
Durchkontaktierungen D durch galvanische Metallabscheidung
aufgebaut, worauf die restliche Grundschicht durch Ätzen
entfernt wird.
Claims (10)
1. Verfahren zur Kontaktierung von auf einem Träger (T)
angeordneten elektronischen oder optoelektronischen
Bauelementen (B), insbesondere von auf einer Ansteue
rungsschaltung angeordneten LEDs, bei welchem
- - auf den Träger (T) und die darauf angeordneten Baue lemente (B) eine elektrisch isolierende Kunststoff schicht (Ks) aufgebracht wird,
- - im Bereich von Anschlußflächen (A) des Trägers (T) und der Bauelemente (B) mittels Laserstrahlung (Ls) Kontaktlöcher (Kl) in die Kunststoffschicht (Ks) eingebracht werden und
- - elektrisch leitende Verbindungen zwischen einander zugeordneten Anschlußflächen (A) von Träger (T) und Bauelementen (B) in Form von Durchkontaktierungen (D) in den Kontaktlöchern (Kl) und von Leiterbahnen (L) auf der Oberfläche der Kunststoffschicht (Ks) hergestellt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Kunststoffschicht (Ks) eine Folie aufgebracht
wird.
3. Verfahren nach Anspruch 2,
gekennzeichnet durch
die Verwendung einer 10 bis 100 µm starken Folie.
4. Verfahren nach Anspruch 2 oder 3,
gekennzeichnet durch
die Verwendung einer Polyimidfolie.
5. Verfahren nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß die als Kunststoffschicht (Ks) verwendete Folie
unter Anwendung von Druck und Wärme aufgebracht wird.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Kontaktlöcher (Kl) mit Hilfe eines Excimer-
Lasers in die Kunststoffschicht (Ks) eingebracht
werden.
7. Verfahren nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Kontaktlöcher (Kl) mit Hilfe eines Nd:YAG-
Lasers mit zwei Frequenzverdopplern in die Kunststoff
schicht (Ks) eingebracht werden.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Durchkontaktierungen (D) und die Leiterbahnen
(L) durch ganzflächige Metallabscheidung (M) und
nachfolgende ätztechnische Strukturierung hergestellt
werden.
9. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß empfindliche Bereiche der Bauelemente (B), insbe
sondere optische Austrittsfenster von LEDs, vor dem
Aufbringen der Kunststoffschicht (Ks) durch aufgelegte
Metallstreifen (Ms) geschützt werden.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß die optischen Austrittsfenster von LEDs durch
Abtragen der über dem zugeordneten Metallstreifen (Ms)
liegenden Kunststoffschicht (Ks) mittels Laserstrahlung (Ls)
freigelegt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4228274A DE4228274C2 (de) | 1992-08-26 | 1992-08-26 | Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4228274A DE4228274C2 (de) | 1992-08-26 | 1992-08-26 | Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4228274A1 true DE4228274A1 (de) | 1994-03-03 |
DE4228274C2 DE4228274C2 (de) | 1996-02-29 |
Family
ID=6466416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4228274A Expired - Fee Related DE4228274C2 (de) | 1992-08-26 | 1992-08-26 | Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4228274C2 (de) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997023897A2 (de) * | 1995-12-21 | 1997-07-03 | Dr. Johannes Heidenhain Gmbh | Optoelektronisches sensor-bauelement |
WO2002035607A2 (de) * | 2000-10-23 | 2002-05-02 | Siemens Aktiengesellschaft | Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen |
DE19626151C5 (de) * | 1996-07-01 | 2004-12-30 | Ifm Electronic Gmbh | Optische Sende- und/oder Empfangseinrichtung sowie Näherungsschalter |
EP1526585A2 (de) * | 2003-10-24 | 2005-04-27 | Seiko Epson Corporation | Halbleiterlichtquelle für einen Projektor |
JP2005209930A (ja) * | 2004-01-23 | 2005-08-04 | Seiko Epson Corp | 光源装置及びプロジェクタ |
US7208347B2 (en) | 2003-02-28 | 2007-04-24 | Siemens Aktiengesellschaft | Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours |
US7427532B2 (en) | 2003-02-28 | 2008-09-23 | Siemens Aktiengesellschaft | Method of manufacturing a device having a contacting structure |
WO2009010457A2 (de) * | 2007-07-18 | 2009-01-22 | Siemens Aktiengesellschaft | Dehnschlitze zur thermomechanischen entlastung einer elektrischen kontaktierung |
US7759754B2 (en) | 2003-11-17 | 2010-07-20 | Osram Opto Semiconductors Gmbh | Economical miniaturized assembly and connection technology for LEDs and other optoelectronic modules |
WO2011003910A1 (de) | 2009-07-06 | 2011-01-13 | Institut Für Mikroelektronik Stuttgart | Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip |
US7943287B2 (en) * | 2006-07-28 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
DE102009051129A1 (de) * | 2009-10-28 | 2011-06-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
US8563431B2 (en) | 2006-08-25 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2016102166A1 (de) * | 2014-12-22 | 2016-06-30 | Robert Bosch Gmbh | Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3447452A1 (de) * | 1983-12-26 | 1985-07-11 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | Ebene lichtemittierende dioden-tafelanzeige und verfahren zu deren herstellung |
US4644130A (en) * | 1984-05-18 | 1987-02-17 | Siemens Aktiengesellschaft | Method for creating blind holes in a laminated structure |
DE3808636A1 (de) * | 1988-03-15 | 1989-09-28 | Siemens Ag | Zeichengenerator fuer einen nichtmechanischen drucker |
WO1992002038A1 (en) * | 1990-07-18 | 1992-02-06 | Raychem Limited | Processing microchips |
-
1992
- 1992-08-26 DE DE4228274A patent/DE4228274C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3447452A1 (de) * | 1983-12-26 | 1985-07-11 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | Ebene lichtemittierende dioden-tafelanzeige und verfahren zu deren herstellung |
US4644130A (en) * | 1984-05-18 | 1987-02-17 | Siemens Aktiengesellschaft | Method for creating blind holes in a laminated structure |
DE3808636A1 (de) * | 1988-03-15 | 1989-09-28 | Siemens Ag | Zeichengenerator fuer einen nichtmechanischen drucker |
WO1992002038A1 (en) * | 1990-07-18 | 1992-02-06 | Raychem Limited | Processing microchips |
Non-Patent Citations (8)
Title |
---|
Applied Surface science 43 (1989), S. 352-357 * |
IBM TDB, 1982, Vol. 25, Nr. 7A, S. 3368-3370 * |
IBM Technical Disclosure Bulletin, 1988, Vol. 31, Nr. 7, S. 1-2 * |
IBM Technical Disclosure Bulletin, 1990, Vol. 33, Nr. 2, S. 51 * |
IBM Technical Disclosure Bulletin, 1991, Vol. 33, Nr. 8, S. 67 * |
IBM Technical Disclosure Bulletin, 1991, Vol. 33, Nr. 9, S. 418-421 * |
IBM Technical Disclosure Bulletin, 1991, Vol. 34, Nr. 2, S. 10-16 * |
Technische Rundschau 19/1988, S. 62-65 * |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997023897A3 (de) * | 1995-12-21 | 1997-08-21 | Heidenhain Gmbh Dr Johannes | Optoelektronisches sensor-bauelement |
US6175141B1 (en) | 1995-12-21 | 2001-01-16 | Dr. Johanne Heidenhain Gmbh | Opto-electronic sensor component |
WO1997023897A2 (de) * | 1995-12-21 | 1997-07-03 | Dr. Johannes Heidenhain Gmbh | Optoelektronisches sensor-bauelement |
DE19626151C5 (de) * | 1996-07-01 | 2004-12-30 | Ifm Electronic Gmbh | Optische Sende- und/oder Empfangseinrichtung sowie Näherungsschalter |
WO2002035607A2 (de) * | 2000-10-23 | 2002-05-02 | Siemens Aktiengesellschaft | Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen |
WO2002035607A3 (de) * | 2000-10-23 | 2002-10-03 | Siemens Ag | Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen |
US7208347B2 (en) | 2003-02-28 | 2007-04-24 | Siemens Aktiengesellschaft | Connection technology for power semiconductors comprising a layer of electrically insulating material that follows the surface contours |
US7855451B2 (en) | 2003-02-28 | 2010-12-21 | Siemens Aktiengesellschaft | Device having a contacting structure |
US7427532B2 (en) | 2003-02-28 | 2008-09-23 | Siemens Aktiengesellschaft | Method of manufacturing a device having a contacting structure |
EP1526585A3 (de) * | 2003-10-24 | 2006-08-23 | Seiko Epson Corporation | Halbleiterlichtquelle für einen Projektor |
US7304418B2 (en) | 2003-10-24 | 2007-12-04 | Seiko Epson Corporation | Light source apparatus with light-emitting chip which generates light and heat |
EP1526585A2 (de) * | 2003-10-24 | 2005-04-27 | Seiko Epson Corporation | Halbleiterlichtquelle für einen Projektor |
EP1685603B1 (de) * | 2003-11-17 | 2015-09-30 | OSRAM Opto Semiconductors GmbH | Kostengünstige, miniaturisierte aufbau- und verbindungstechnik für leds und andere optoelektronische module |
EP2262016A3 (de) * | 2003-11-17 | 2015-04-29 | OSRAM Opto Semiconductors GmbH | Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module |
US7759754B2 (en) | 2003-11-17 | 2010-07-20 | Osram Opto Semiconductors Gmbh | Economical miniaturized assembly and connection technology for LEDs and other optoelectronic modules |
JP2005209930A (ja) * | 2004-01-23 | 2005-08-04 | Seiko Epson Corp | 光源装置及びプロジェクタ |
US7943287B2 (en) * | 2006-07-28 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
US8563431B2 (en) | 2006-08-25 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2009010457A3 (de) * | 2007-07-18 | 2009-04-30 | Siemens Ag | Dehnschlitze zur thermomechanischen entlastung einer elektrischen kontaktierung |
WO2009010457A2 (de) * | 2007-07-18 | 2009-01-22 | Siemens Aktiengesellschaft | Dehnschlitze zur thermomechanischen entlastung einer elektrischen kontaktierung |
DE102009032219A1 (de) | 2009-07-06 | 2011-02-24 | Institut Für Mikroelektronik Stuttgart | Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip |
WO2011003910A1 (de) | 2009-07-06 | 2011-01-13 | Institut Für Mikroelektronik Stuttgart | Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip |
US8508038B2 (en) | 2009-07-06 | 2013-08-13 | Institut Fuer Mikroelektronik Stuttgart | Method for producing an integrated circuit and resulting film chip |
DE102009051129A1 (de) * | 2009-10-28 | 2011-06-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
US9419193B2 (en) | 2009-10-28 | 2016-08-16 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for producing an opto-electronic component |
WO2016102166A1 (de) * | 2014-12-22 | 2016-06-30 | Robert Bosch Gmbh | Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund |
Also Published As
Publication number | Publication date |
---|---|
DE4228274C2 (de) | 1996-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4228274C2 (de) | Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen | |
DE3923633C2 (de) | Verfahren zur Herstellung eines Leuchtdioden-Matrixkopfes | |
DE68929282T2 (de) | Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung | |
DE3826046C2 (de) | ||
DE69018956T2 (de) | Monolitische Laserdiodenvielfachanordnung und Verfahren zu ihrer Herstellung. | |
DE10306557A1 (de) | Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen | |
EP2286644A1 (de) | Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte | |
DE102009002823A1 (de) | Solarzelle, diese Solarzelle umfassendes Solarmodul sowie Verfahren zu deren Herstellung und zur Herstellung einer Kontaktfolie | |
DE3211025C2 (de) | ||
DE2801419A1 (de) | Abbildungsvorrichtung | |
EP1527479A1 (de) | VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN | |
EP2058870A2 (de) | Kontaktierung und Modulverschaltung von Dünnschichtsolarzellen auf polymeren Trägern | |
DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
DE2939497A1 (de) | Optisch-elektronische halbleitervorrichtungs-baugruppe | |
EP1786034B1 (de) | Leistungshalbleitermodul | |
DE60035066T2 (de) | Leiterplatte, mehrschichtige leiterplatte und verfahren zu ihrer herstellung | |
WO2002007209A1 (de) | Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung | |
CH681581A5 (de) | ||
DE19739684A1 (de) | Verfahren zur Herstellung von Chipstapeln | |
DE69837840T2 (de) | Verfahren zur herstellung einer gedruckten leiterplatte | |
DE4019915A1 (de) | Verfahren und einrichtung zur herstellung einer verbindung zwischen einem bonddraht und einer metallischen kontaktflaeche | |
DE102006059168B4 (de) | Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung | |
DE3536431A1 (de) | Loeten von oberflaechenmontierbaren bauelementen | |
DE102022126374A1 (de) | Verfahren zum herstellen eines bauelements und bauelement | |
DE60034937T2 (de) | Flexible gedruckte leiterplatte und ihre herstellungsmethode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |