WO2016102166A1 - Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund - Google Patents

Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund Download PDF

Info

Publication number
WO2016102166A1
WO2016102166A1 PCT/EP2015/078524 EP2015078524W WO2016102166A1 WO 2016102166 A1 WO2016102166 A1 WO 2016102166A1 EP 2015078524 W EP2015078524 W EP 2015078524W WO 2016102166 A1 WO2016102166 A1 WO 2016102166A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
electrically conductive
circuit carrier
conductive layer
connection
Prior art date
Application number
PCT/EP2015/078524
Other languages
English (en)
French (fr)
Inventor
Ulrich Schaaf
Kristina Berschauer
Ruben Wahl
Enno Lorenz
Andreas Kugler
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2016102166A1 publication Critical patent/WO2016102166A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Definitions

  • the invention relates to a method for electrically contacting a component according to the preamble of claim 1. Furthermore, the invention relates to a
  • first connection region in particular in the form of a conductor track or the like, is arranged on the circuit carrier, is located on the
  • Component a second connection area. The two, on different
  • Circuit carrier and the level of the component on the top allows.
  • the application of the electrically conductive layer in the jet process is facilitated in that abrupt or stepped
  • Adhesive layer such that it allows a continuous transition between the circuit carrier and the component, relatively difficult to implement. It has also been found that very thin components in the form of chips, for example, have a thickness of about 25 ⁇ , relatively sharp edges that are very difficult to contact by means of a jet-applied conductive layer.
  • the invention has the object, a method for electrically contacting a component according to the preamble of claim 1 and a component assembly according to the preamble of the independent product claim in such a way that by means of an electrically conductive layer is a particularly reliable
  • Connection between a circuit carrier and a component is made possible.
  • Such a method according to the invention has the particular advantage that it is possible to dispense with the use of an adhesive for leveling according to the prior art.
  • the inventive method basically has the advantage that by the foil-like compensation element, which to compensate for different levels of height must have a certain flexibility, which are protected by the compensation element covered areas of the circuit substrate or the component against external influences.
  • Circuit carrier and the component is a film-like compensation element is arranged, which has a continuous transition between the
  • Circuit board and the component is formed.
  • Circuit carrier by means of an adhesive layer this has a layer thickness of preferably less than ⁇ ⁇ . This has the advantage that the
  • Adhesive layer is increased only slightly, so that the height difference to be bridged by the film-like compensation element is not additionally increased by the adhesive layer more than required.
  • the film-like compensation element is connected to the component and the circuit substrate by lamination.
  • an embodiment of the invention is very particularly preferred
  • Cover area can cover.
  • the above-mentioned relatively sharp-edged transitions or existing edges on the component are covered or compensated by the compensating element.
  • this is done by a
  • Laser beam The use of a laser beam has the particular advantage that in the dimensions under discussion in the field of
  • connection areas the connection areas can be exposed with high precision.
  • the electrically conductive layer is applied by the jet process.
  • the so-called aerosol-jet method can be used, or else an electrically conductive adhesive or the like can be used.
  • the layer in any other known from the prior art method, for example, the ink-jet process or applied to the circuit substrate and the component.
  • Compensating element of a polymer material for example, acrylate, EVA or the like
  • a polymer material for example, acrylate, EVA or the like
  • the electrically conductive layer and / or the compensating element are / is designed such that the electrically conductive layer adheres to the compensating element.
  • connection region between an electronic component and a circuit carrier designed as a printed circuit board in each case in cross section the connection region between an electronic component and a circuit carrier designed as a printed circuit board during various phases for producing the electrical contacting of the component according to the invention.
  • the figures show a circuit carrier 10, by way of example in the form of a printed circuit board, which serves as a component carrier for an electronic component 1.
  • the component 1 is preferably, but not limited to, an electronic circuit component 1 in the form of an IC, Asics or the like. In particular, it is a relatively thin component 1, for example, a component 1, which has approximately a thickness between 10 ⁇ and 50 ⁇ .
  • all commonly used substrate materials can also form a corresponding circuit carrier 10.
  • the circuit carrier 10 has, in a connection region with the component 1, at least one first, but in practice a plurality of first connection regions 1 1, which may be formed, for example, in the form of conductor tracks, lands or the like.
  • the component 1 has, on its upper side 2, the number of the first connection regions 11 corresponding to and associated with these second connection regions 3, which may be in the form of a partial coating or the like, for example.
  • an electrically non-conductive fixing layer 16 in particular in the form of a Adhesive layer, applied.
  • the fixing layer 16 only has to be applied to the circuit carrier 10 in a partial area of the base area of the component 1. This means that in the joined state of the component 1 on the circuit carrier 3 shown in FIG. 3, the fixing layer 16 does not have to reach as far as the outer circumference of the component 1.
  • the component 1 is positioned on the fixing layer 16. It can be provided that for curing the fixing layer 16 in a subsequent process step, not shown, the fixing layer 16 is cured or dried, for example, by a heat treatment or the like.
  • the flexible film 21 is formed in particular as a polymer film and has a thickness between 10 ⁇ and ⁇ ⁇ , preferably between 10 ⁇ and 25 ⁇ .
  • the compensating element 20 or the film 21 covers the entire component 1 and is connected to the upper side 12 of the circuit carrier 10 in an intermediate region arranged between the component 1 and the circuit carrier 10, but ends before the first Connection area 1 1.
  • the compensating element 20 or the film 21 in the embodiment illustrated in FIG. 4b covers both the component 1 and the first connection regions 11 such that the compensating element 20 or the film 21 additionally covers the side facing away from the component 1 first
  • Terminal areas 1 1 is connected to the top 12 of the circuit substrate 10.
  • the arrangement or attachment of the compensating element 20 or the film 21 is preferably carried out by a lamination process or by lamination. Then, if necessary with interposition not shown
  • Compensation element 20 in the transition region between the top 12 of the circuit substrate and the top 2 of the component 1 is a continuous
  • Transition is formed by the compensation element 20, such that step-like regions or transitions are avoided.
  • an electrically conductive layer 25 is then applied between the first connection regions 11 and the second connection regions 3, in particular by a spraying device 26.
  • the component composite 100 consisting of the component 1 and the circuit carrier 10 is covered by means of a protective layer 27.
  • the covering is carried out with the preferably consisting of a polymer or the like
  • Terminal regions 3, 1 1 and the electrically conductive layer 25 can in a variety of ways.
  • connection through a corresponding test device Provide connection through a corresponding test device.
  • the component assembly 100 can be exposed to temperature changes, for example, before or after the formation of the protective layer 27 in order to thermo-mechanically stress the connection between the two connection regions 3, 11, so that the likelihood of later interruptions is reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum elektrischen Kontaktieren eines Bauteils (1), wobei das Bauteil (1) auf einem Schaltungsträger (10) angeordnet wird, der einen ersten Anschlussbereich (11) aufweist, und wobei der erste Anschlussbereich (11) mittels einer elektrisch leitenden Schicht (25) mit einem zweiten, dem Bauteil (1) zugeordneten Anschlussbereich (3) verbunden wird. Erfindungsgemäß ist es vorgesehen, dass das Bauteil (1) zumindest im Übergangsbereich zwischen dem Bauteil (1) und dem Schaltungsträger (10) zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger (10) und dem Bauteil (1) mit einem insbesondere folienartigen Ausgleichselement (20) überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht (25) nach dem Anordnen des Ausgleichselements (20) erfolgt.

Description

Beschreibung
Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund
Stand der Technik
Die Erfindung betrifft ein Verfahren zum elektrischen Kontaktieren eines Bauteils nach dem Oberbegriff des Anspruchs 1. Ferner betrifft die Erfindung einen
Bauteileverbund nach dem Oberbegriff des unabhängigen Erzeugnisanspruchs.
Ein Verfahren zum elektrischen Kontaktieren eines Bauteils sowie ein
Bauteileverbund nach den Oberbegriffen der beiden unabhängigen Ansprüche ist aus der DE 10 2013 201 926 A1 der Anmelderin bekannt. Bei dem aus der genannten Schrift bekannten Verfahren ist es vorgesehen, dass auf einen Schaltungsträger ein elektrisch nichtleitender Kleber aufgebracht wird, der der Fixierung eines elektronischen Bauteils auf dem Schaltungsträgers dient.
Während auf dem Schaltungsträger ein erster Anschlussbereich, insbesondere in Form einer Leiterbahn oder ähnlichem, angeordnet ist, befindet sich auf dem
Bauteil ein zweiter Anschlussbereich. Die beiden, auf unterschiedlichem
Höhenniveau bezüglich des Schaltungsträgers befindlichen Anschlussbereiche werden mittels einer elektrisch leitenden Schicht, welche im Jetverfahren aufgebracht wird, elektrisch miteinander verbunden. Wesentlich dabei ist, dass durch den aufgebrachten Kleber zwischen dem Schaltungsträger und dem
Bauelement ein ansonsten vorhandener stufenartiger Übergang zwischen den beiden Elementen vermieden wird. Insbesondere wird durch die entsprechende Anordnung und Menge des Klebers ein zumindest im Wesentlichen stetiger bzw. kontinuierlicher bzw. schräger Übergang zwischen dem Niveau des
Schaltungsträgers und dem Niveau des Bauteils auf dessen Oberseite ermöglicht. Dadurch wird das Aufbringen der elektrisch leitenden Schicht im Jetverfahren insofern erleichtert, als dass abrupte bzw. stufenförmige
Höhenunterschiede überwunden werden müssen. Derartige, abrupte bzw.
stufenartige Höhenunterschiede können mit durch eine im Jetverfahren aufgebrachte Schicht nur relativ schwierig überwunden werden, da in diesem
Bereich eine sehr große Schichtdicke erforderlich wäre, um insbesondere über die Lebensdauer eines entsprechenden Bauteileverbunds eine hinreichend zuverlässige elektrische Verbindung zu ermöglichen. Gerade die Steuerung bzw. das Ausbilden von elektrischen leitenden Schichten mit stark unterschiedlichen Dicken ist in der Praxis jedoch prozesstechnisch relativ schwierig zu überwachen bzw. sicherzustellen. Weiterhin ist die genaue Dosierung bzw. Anordnung einer
Klebstoffschicht derart, dass diese einen möglichst kontinuierlichen Übergang zwischen dem Schaltungsträger und dem Bauteil ermöglicht, relativ schwierig zu realisieren. Auch hat es sich erwiesen, dass sehr dünne Bauteile in Form von Chips, die beispielsweise eine Dicke von etwa 25μηι aufweisen, relativ scharfkantige Kanten aufweisen, die mittels einer im Jetverfahren aufgebrachten leitfähigen Schicht nur sehr schwierig zu kontaktieren sind.
Offenbarung der Erfindung
Ausgehend von dem dargestellten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum elektrischen Kontaktieren eines Bauteils nach dem Oberbegriff des Anspruchs 1 sowie einen Bauteileverbund nach dem Oberbegriff des unabhängigen Erzeugnisanspruchs derart weiterzubilden, dass mittels einer elektrisch leitenden Schicht eine besonders zuverlässige
Verbindung zwischen einem Schaltungsträger und einem Bauteil ermöglicht wird.
Diese Aufgabe wird erfindungsgemäß bei einem Verfahren zum elektrischen Kontaktieren eines Bauteils mit den kennzeichnenden Merkmalen des Anspruchs 1 dadurch gelöst, dass das Bauteil zumindest im Übergangsbereich zwischen dem Bauteil und dem Schaltungsträger zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger und dem Bauteil mit einem insbesondere folienartigen Ausgleichselement überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht nach dem Anordnen des
Ausgleichselements erfolgt.
Ein derartiges erfindungsgemäßes Verfahren hat insbesondere den Vorteil, dass auf die Verwendung eines für den Höhenausgleich sorgenden Klebstoffs entsprechend dem Stand der Technik verzichtet werden kann. Darüber hinaus bietet das erfindungsgemäße Verfahren grundsätzlich den Vorteil, dass durch das folienartige Ausgleichselement, welches zum Ausgleich der unterschiedlichen Höhenniveaus eine gewisse Flexibilität aufweisen muss, die von dem Ausgleichselement überdeckten Bereiche des Schaltungsträgers bzw. des Bauteils gegen äußere Einflüsse geschützt sind.
Bezüglich des Bauteileverbunds wird die eingangs gestellte Aufgabe im
Wesentlichen dadurch gelöst, dass im Übergangsbereich zwischen dem
Schaltungsträger und dem Bauteil ein folienartiges Ausgleichselement angeordnet ist, das einen kontinuierlichen Übergang zwischen dem
Schaltungsträger und dem Bauteil ausbildet.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens zum
elektrischen Kontaktieren eines Bauteils und des Bauteileverbunds sind in den jeweiligen Unteransprüchen aufgeführt. In den Rahmen der Erfindung fallen sämtliche Kombinationen aus zumindest zwei von in den Ansprüchen, der Beschreibung und/oder den Figuren offenbarten Merkmalen.
In einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen
Verfahrens ist es vorgesehen, dass zum Anordnen des Bauteils auf dem
Schaltungsträger mittels einer Klebstoffschicht diese eine Schichtdicke von vorzugsweise weniger als Ι Ομηη aufweist. Dies hat den Vorteil, dass die
Niveauunterschiede zwischen den beiden Anschlussbereichen durch die
Klebstoffschicht nur relativ geringfügig erhöht wird, so dass der von dem folienartigen Ausgleichselement zu überbrückende Höhenunterschied nicht zusätzlich durch die Klebstoffschicht mehr als erforderlich vergrößert wird.
Darüber hinaus wird erwähnt, dass es im Gegensatz zum eingangs erwähnten Stand der Technik nicht mehr erforderlich ist, die Klebstoffmasse bis über den Bereich des Bauteils hinausragen zu lassen, so dass der Verbrauch an Klebstoff darüber hinaus besonders gering ist.
Um das folienartige Ausgleichselement einerseits mit dem Bauteil und
andererseits mit dem Schaltungsträger zu verbinden, damit dieses möglichst vollflächig an den entsprechenden Bereichen aufliegt, ist es besonders bevorzugt vorgesehen, dass das folienartige Ausgleichselement mit dem Bauteil und dem Schaltungsträger durch Auflaminieren verbunden wird. Ganz besonders bevorzugt ist darüber hinaus eine Ausgestaltung des
Verfahrens, bei dem bei einer Überdeckung des ersten und/oder zweiten Anschlussbereichs durch das folienartige Ausgleichselement der erste und/oder zweite Anschlussbereich vor dem Ausbilden der elektrisch leitenden Schicht freigelegt wird. Mit anderen Worten gesagt bedeutet dies, dass das folienartige Ausgleichselement zumindest bis in den Bereich des ersten oder zweiten Anschlussbereichs ragt, insbesondere aber auch zumindest einen
Anschlussbereich überdecken kann. Dadurch werden insbesondere die eingangs erwähnten relativ scharfkantigen Übergänge bzw. vorhandenen Kanten am Bauteil durch das Ausgleichselement überdeckt bzw. ausgeglichen. Weiterhin wird durch die Anordnung des Ausgleichselements, bei dem der erste und/oder zweite Anschlussbereich freigelegt wird, der Bauteileverbund in den Bereichen, in denen keine Freilegung erfolgt, gut vor äußeren Einflüssen geschützt.
In bevorzugter Ausgestaltung des Freilegens erfolgt dieses durch einen
Laserstrahl. Die Verwendung eines Laserstrahls hat insbesondere den Vorteil, dass bei den zur Diskussion stehenden Dimensionen im Bereich der
Anschlussbereiche die Anschlussbereiche hochgenau freigelegt werden können.
Weiterhin ist es bevorzugt vorgesehen, dass die elektrisch leitende Schicht im Jetverfahren aufgebracht wird. Dabei kann entweder zum Beispiel das sogenannte Aerosol-Jet-Verfahren angewandt werden, oder aber es kann ein elektrisch leitfähiger Klebstoff oder ähnliches verwendet werden. Darüber hinaus ist es selbstverständlich auch denkbar, die Schicht auf sonstige, aus dem Stand der Technik an sich bekannte Verfahren, zum Beispiel dem Ink-Jet Verfahren auszubilden bzw. auf den Schaltungsträger und das Bauteil aufzubringen.
In bevorzugter Ausgestaltung des Bauteileverbunds besteht das
Ausgleichselement aus einem Polymermaterial (z.B. Acrylat, EVA oder ähnlichem) und weist eine Dicke zwischen Ι Ομηη und Ι ΟΟμηη, vorzugsweise zwischen Ι Ομηη und 50μηι auf.
Auch ist es insbesondere vorgesehen, dass die elektrisch leitende Schicht und/oder das Ausgleichselement dazu ausgebildet sind/ist, dass die elektrisch leitende Schicht auf dem Ausgleichselement haftet. Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung. Diese zeigt in den
Fig. 1 bis 7 jeweils im Querschnitt den Verbindungsbereich zwischen einem elektronischen Bauteil und einem als Leiterplatte ausgebildeten Schaltungsträger während verschiedener Phasen zum Herstellen der erfindungsgemäßen elektrischen Kontaktierung des Bauteils.
Gleiche Elemente bzw. Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugsziffern versehen.
In den Figuren ist ein Schaltungsträger 10, beispielhaft in Form einer Leiterplatte dargestellt, der als Bauteilträger für ein elektronisches Bauteil 1 dient. Bei dem Bauteil 1 handelt es sich vorzugsweise, jedoch nicht einschränkend, um ein eine elektronische Schaltung aufweisendes Bauteil 1 in Form eines ICs, Asics oder ähnlichem. Insbesondere handelt es sich um ein relativ dünnes Bauteil 1 , beispielsweise um ein Bauteil 1 , das etwa eine Dicke zwischen 10μηι und 50μηι aufweist. Darüber hinaus wird erwähnt, dass anstelle einer Leiterplatte als Schaltungsträger 10 sämtliche üblicherweise verwendeten Substratmaterialien ebenso einen entsprechenden Schaltungsträger 10 ausbilden können. Der Schaltungsträger 10 weist in einem Verbindungsbereich mit dem Bauteil 1 wenigstens einen ersten, in der Praxis jedoch mehrere erste Anschlussbereiche 1 1 auf, die beispielsweise in Form von Leiterbahnen, Lands oder ähnlichem ausgebildet sein können. Das Bauteil 1 weist, wie anhand der Fig.3 bis 7 erkennbar ist, auf seiner Oberseite 2 der Anzahl der ersten Anschlussbereiche 1 1 entsprechende und diesen zugeordnete zweite Anschlussbereiche 3 auf, die beispielsweise in Form einer partiellen Beschichtung oder ähnlichem ausgebildet sein können.
Entsprechend der Darstellung der Fig. 2 wird in einem ersten Verfahrensschritt zum Kontaktieren des Bauteils 1 in dem Verbindungsbereich zwischen dem Bauteil 1 und dem Schaltungsträger 10 mittels einer geeigneten Einrichtung 15 eine elektrisch nichtleitende Fixierschicht 16, insbesondere in Form einer Kleberschicht, aufgebracht. Es wird erwähnt, dass die Fixierschicht 16 lediglich in einem Teilbereich der Grundfläche des Bauteils 1 auf dem Schaltungsträger 10 aufgebracht werden muss. Das bedeutet, dass in dem in der Fig. 3 dargestellten gefügten Zustand des Bauteils 1 auf dem Schaltungsträger 3 die Fixierschicht 16 nicht bis an den Außenumfang des Bauteils 1 heranreichen muss. Ferner ist es wünschenswert, eine möglichst dünne Fixierschicht 16 auszubilden, die beispielsweise, und nicht einschränkend, eine Dicke zwischen 2μηι und 20μηι aufweist.
Anschließend wird in dem in der Fig. 3 dargestellten Verfahrensschritt das Bauteil 1 auf der Fixierschicht 16 positioniert. Dabei kann es vorgesehen sein, dass zum Aushärten der Fixierschicht 16 in einem daran anschließenden, nicht gezeigten Verfahrensschritt die Fixierschicht 16 beispielsweise durch eine Wärmebehandlung oder ähnlichem ausgehärtet bzw. getrocknet wird.
Erfindungswesentlich ist das sich daran anschließende Anordnen einer als Ausgleichselement 20 dienenden Folie 21 . Die flexible Folie 21 ist insbesondere als Polymerfolie ausgebildet und weist eine Dicke zwischen 10μηι und Ι ΟΟμηη, vorzugsweise zwischen 10μηι und 25μηι auf. Bei dem in der Fig. 4a dargestellten Ausführungsvariante überdeckt das Ausgleichselement 20 bzw. die Folie 21 das Bauteil 1 vollflächig und ist mit der Oberseite 12 des Schaltungsträgers 10 in einem zwischen dem Bauteil 1 und dem Schaltungsträger 10 angeordneten Zwischenbereich verbunden, endet jedoch vor dem ersten Anschlussbereich 1 1 . Demgegenüber überdeckt das Ausgleichselement 20 bzw. die Folie 21 bei der in der Fig. 4b dargestellten Ausführungsform sowohl das Bauteil 1 als auch die ersten Anschlussbereiche 1 1 derart, dass das Ausgleichselement 20 bzw. die Folie 21 zusätzlich auf der dem Bauteil 1 abgewandten Seite der ersten
Anschlussbereiche 1 1 mit der Oberseite 12 des Schaltungsträgers 10 verbunden ist.
In beiden Fällen erfolgt das Anordnen bzw. Anbringen des Ausgleichselements 20 bzw. der Folie 21 vorzugsweise durch einen Laminierprozess bzw. durch Auflaminieren. Anschließend, ggf. unter Zwischenschaltung nicht dargestellter
Verfahrensschritte, erfolgt entsprechend der Fig. 5 das Freilegen zumindest der zweiten Anschlussbereiche 3 auf dem Bauteil 1 durch einen Laserstrahl 5.
Zusätzlich wird erwähnt, dass bei der zweiten Ausführungsvariante entsprechend der Fig. 4b nicht nur die zweiten Anschlussbereiche 3 auf dem Bauteil 1 durch den Laserstrahl 5 freigelegt werden, sondern in gleicher Art und Weise auch die ersten Anschlussbereiche 1 1 auf dem Schaltungsträger 10.
Beim Anordnen des Ausgleichselements 20 bzw. der Folie 21 auf dem Bauteil 1 bzw. dem Schaltungsträger 10 ist es wesentlich, dass durch das
Ausgleichselement 20 im Übergangsbereich zwischen der Oberseite 12 des Schaltungsträgers und der Oberseite 2 des Bauteils 1 ein kontinuierlicher
Übergang durch das Ausgleichselement 20 ausgebildet wird, derart, dass stufenartige Bereiche bzw. Übergänge vermieden werden.
Entsprechend der Fig. 6 erfolgt anschließend das Aufbringen einer elektrisch leitenden Schicht 25 zwischen den ersten Anschlussbereichen 1 1 und den zweiten Anschlussbereichen 3, insbesondere durch eine Sprüheinrichtung 26.
Zuletzt kann es entsprechend der Fig. 7 vorgesehen sein, dass der aus dem Bauteil 1 und dem Schaltungsträger 10 bestehende Bauteileverbund 100 mittels einer Schutzschicht 27 überdeckt wird. Insbesondere erfolgt das Überdecken mit der vorzugsweise aus einem Polymer oder ähnlichem bestehenden
Schutzschicht 27 zumindest im Bereich des Bauteils 1 sowie der
Anschlussbereiche 3, 1 1 und der elektrisch leitenden Schicht 25. Das soweit beschriebene Verfahren kann in vielfältiger Art und Weise
abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen. So kann es beispielsweise vor oder nach dem Ausbilden der Schutzschicht 27 vorgesehen sein, eine Überprüfung der elektrischen
Verbindung durch eine entsprechende Prüfeinrichtung vorzusehen. Ebenso kann der Bauteileverbund 100 vor oder nach dem Ausbilden der Schutzschicht 27 beispielsweise Temperaturwechseln ausgesetzt werden, um die Verbindung zwischen den beiden Anschlussbereichen 3, 1 1 thermomechanisch zu beanspruchen, so dass die Wahrscheinlichkeit späterer Unterbrechungen reduziert wird.

Claims

Ansprüche
1 . Verfahren zum elektrischen Kontaktieren eines Bauteils (1 ), wobei das
Bauteil (1 ) auf einem Schaltungsträger (10) angeordnet wird, der einen ersten Anschlussbereich (1 1 ) aufweist, und wobei der erste
Anschlussbereich (1 1 ) mittels einer elektrisch leitenden Schicht (25) mit einem zweiten, dem Bauteil (1 ) zugeordneten Anschlussbereich (3) verbunden wird, dadurch gekennzeichnet, dass das Bauteil (1 ) zumindest im Übergangsbereich zwischen dem Bauteil (1 ) und dem Schaltungsträger (10) zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger (10) und dem Bauteil (1 ) mit einem insbesondere folienartigen Ausgleichselement (20) überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht (25) nach dem Anordnen des Ausgleichselements (20) erfolgt.
2. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet,
dass zum Anordnen des Bauteils (1 ) auf dem Schaltungsträger (10) mittels einer Klebstoffschicht (16) mit einer Schichtdicke von vorzugsweise weniger als 10 μηη erfolgt.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass das Ausgleichselement (20) mit dem Bauteil (1 ) und dem
Schaltungsträger (10) durch Auflaminieren verbunden wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass bei einer Überdeckung des ersten und/oder zweiten Anschlussbereichs (3, 1 1 ) durch das Ausgleichselement (20) der erste und/oder zweite Anschlussbereich (3, 1 1 ) vor dem das Ausbilden der elektrisch leitenden Schicht (20) freigelegt wird.
Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
dass das Freilegen des ersten und/oder zweiten Anschlussbereichs (3, 1 1 ) durch einen Laserstrahl (5) erfolgt.
Verfahren nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
dass die elektrisch leitende Schicht (25) im Jetverfahren aufgebracht wird.
Bauteileverbund (100), bestehend aus einem einen ersten Anschlussbereich (1 1 ) aufweisenden Schaltungsträger (10) und einem einen zweiten
Anschlussbereich (3) aufweisenden Bauteil (1 ), wobei die beiden
Anschlussbereiche (3, 1 1 ) mittels einer elektrisch leitenden Schicht (25) miteinander verbunden sind, und wobei sich die beiden Anschlussbereiche (3, 1 1 ) in Bezug zur Ebene des Schaltungsträgers (10) auf
unterschiedlichem Niveau befinden und horizontal zueinander beabstandet angeordnet sind, dadurch gekennzeichnet, dass im Übergangsbereich zwischen dem Schaltungsträger (10) und dem Bauteil (1 ) ein insbesondere folienartiges Ausgleichselement (20) angeordnet ist, das einen kontinuierlichen Übergang zwischen dem
Schaltungsträger (10) und dem Bauteil (1 ) ausbildet.
Bauteileverbund nach Anspruch 7,
dadurch gekennzeichnet,
dass das Ausgleichselement (20) aus einem Polymermaterial besteht und eine Dicke zwischen 10μηι und 100μηι aufweist.
Bauteileverbund nach Anspruch 7 oder 8,
dadurch gekennzeichnet, dass das Ausgleichselement (20) im Bereich des ersten und/oder zweiten Anschlussbereichs (20) eine Durchgangsöffnung für die elektrisch leitende Schicht (25) aufweist.
Bauteileverbund nach einem der Ansprüche 7 bis 9,
dadurch gekennzeichnet,
dass die elektrisch leitende Schicht (25) und/oder das Ausgleichselement (20) dazu ausgebildet sind/ist, dass die elektrisch leitende Schicht (25) auf dem Ausgleichselement (20) haftet.
PCT/EP2015/078524 2014-12-22 2015-12-03 Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund WO2016102166A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014226773.0A DE102014226773A1 (de) 2014-12-22 2014-12-22 Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund
DE102014226773.0 2014-12-22

Publications (1)

Publication Number Publication Date
WO2016102166A1 true WO2016102166A1 (de) 2016-06-30

Family

ID=54780325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/078524 WO2016102166A1 (de) 2014-12-22 2015-12-03 Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund

Country Status (3)

Country Link
DE (1) DE102014226773A1 (de)
TW (1) TW201630493A (de)
WO (1) WO2016102166A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4228274A1 (de) * 1992-08-26 1994-03-03 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
WO2002050903A1 (fr) * 2000-12-21 2002-06-27 Gemplus Organe d'isolation decoupe et connexion par cordon de dispense
FR2896947A1 (fr) * 2006-02-02 2007-08-03 Austria Tech & System Tech Element de plaque de circuit imprime comprenant un composant incorpore et procede de fabrication
DE102013201926A1 (de) 2013-02-06 2014-08-07 Robert Bosch Gmbh Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4228274A1 (de) * 1992-08-26 1994-03-03 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
WO2002050903A1 (fr) * 2000-12-21 2002-06-27 Gemplus Organe d'isolation decoupe et connexion par cordon de dispense
FR2896947A1 (fr) * 2006-02-02 2007-08-03 Austria Tech & System Tech Element de plaque de circuit imprime comprenant un composant incorpore et procede de fabrication
DE102013201926A1 (de) 2013-02-06 2014-08-07 Robert Bosch Gmbh Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund

Also Published As

Publication number Publication date
TW201630493A (zh) 2016-08-16
DE102014226773A1 (de) 2016-06-23

Similar Documents

Publication Publication Date Title
DE102013201926A1 (de) Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund
DE2418813A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE202014103751U1 (de) Metallverbindung mit einer Korrosionsbarriere zwischen verschiedenen Metallen mittels eines Isolierstoffs aus Epoxidharz
EP2982580B1 (de) Verfahren zur Herstellung eines Kraftfahrzeuges und Kraftfahrzeug
EP2136419B1 (de) Vielschichtaktor sowie Verfahren zum Herstellen eines Vielschichtaktors
DE102012100231B4 (de) Halbleiterchip
EP3060031B1 (de) Coil-coating-verfahren
WO2016102166A1 (de) Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE69922271T2 (de) Leiterplattenherstellungsmethode
EP2161974A1 (de) Bifunktionale EMV Beschichtung
DE102019101606A1 (de) Patchwork-Platine und Verfahren zur Herstellung derselben
DE10319607B3 (de) Korrosionsschutzschaltung für eine Leiterstruktur auf einer Antennenscheibe, Verfahren zum Betreiben einer aktiven Antennenscheibe und Antennenscheibe für Fahrzeuge
DE102013020189B4 (de) Druckschablone sowie Verfahren zu deren Herstellung
DE102015005690A1 (de) Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur
DE102012212283A1 (de) Verfahren zum Ausbilden einer elektrisch leitenden Schicht auf einem Trägerelement und Verwendung des Verfahrens
EP3357102B1 (de) Verfahren zum herstellen eines schichtverbunds
EP3454631B1 (de) Verfahren zur herstellung eines elektrischen anschlusskontakts an einem beschichteten blech
DE102021213165A1 (de) Verfahren zum Bauteilschutz einer Leiterplatte
EP3097593B1 (de) Aktuatorvorrichtung
DE102012002945B4 (de) Multifunktionelle Mehrlagenleiterplatten mit einer elektrisch leitfähigen Hochstrom-Leitstruktur und Verfahren zur Herstellung
DE102010013486B4 (de) Verlötbare Elektrode und Verfahren zur Herstellung einer verlötbaren Elektrode
DE102013015668A1 (de) Antennenanordnung und Verfahren zur Herstellung einer Antennenanordnung
DE102012008500A1 (de) Herstellung eines portablen Datenträgers

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15804507

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15804507

Country of ref document: EP

Kind code of ref document: A1