DE102014226773A1 - Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund - Google Patents
Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund Download PDFInfo
- Publication number
- DE102014226773A1 DE102014226773A1 DE102014226773.0A DE102014226773A DE102014226773A1 DE 102014226773 A1 DE102014226773 A1 DE 102014226773A1 DE 102014226773 A DE102014226773 A DE 102014226773A DE 102014226773 A1 DE102014226773 A1 DE 102014226773A1
- Authority
- DE
- Germany
- Prior art keywords
- component
- circuit carrier
- electrically conductive
- conductive layer
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82106—Forming a build-up interconnect by subtractive methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/37—Effects of the manufacturing process
- H01L2924/37001—Yield
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum elektrischen Kontaktieren eines Bauteils (1), wobei das Bauteil (1) auf einem Schaltungsträger (10) angeordnet wird, der einen ersten Anschlussbereich (11) aufweist, und wobei der erste Anschlussbereich (11) mittels einer elektrisch leitenden Schicht (25) mit einem zweiten, dem Bauteil (1) zugeordneten Anschlussbereich (3) verbunden wird. Erfindungsgemäß ist es vorgesehen, dass das Bauteil (1) zumindest im Übergangsbereich zwischen dem Bauteil (1) und dem Schaltungsträger (10) zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger (10) und dem Bauteil (1) mit einem insbesondere folienartigen Ausgleichselement (20) überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht (25) nach dem Anordnen des Ausgleichselements (20) erfolgt.
Description
- Stand der Technik
- Die Erfindung betrifft ein Verfahren zum elektrischen Kontaktieren eines Bauteils nach dem Oberbegriff des Anspruchs 1. Ferner betrifft die Erfindung einen Bauteileverbund nach dem Oberbegriff des unabhängigen Erzeugnisanspruchs.
- Ein Verfahren zum elektrischen Kontaktieren eines Bauteils sowie ein Bauteileverbund nach den Oberbegriffen der beiden unabhängigen Ansprüche ist aus der
DE 10 2013 201 926 A1 der Anmelderin bekannt. Bei dem aus der genannten Schrift bekannten Verfahren ist es vorgesehen, dass auf einen Schaltungsträger ein elektrisch nichtleitender Kleber aufgebracht wird, der der Fixierung eines elektronischen Bauteils auf dem Schaltungsträgers dient. Während auf dem Schaltungsträger ein erster Anschlussbereich, insbesondere in Form einer Leiterbahn oder ähnlichem, angeordnet ist, befindet sich auf dem Bauteil ein zweiter Anschlussbereich. Die beiden, auf unterschiedlichem Höhenniveau bezüglich des Schaltungsträgers befindlichen Anschlussbereiche werden mittels einer elektrisch leitenden Schicht, welche im Jetverfahren aufgebracht wird, elektrisch miteinander verbunden. Wesentlich dabei ist, dass durch den aufgebrachten Kleber zwischen dem Schaltungsträger und dem Bauelement ein ansonsten vorhandener stufenartiger Übergang zwischen den beiden Elementen vermieden wird. Insbesondere wird durch die entsprechende Anordnung und Menge des Klebers ein zumindest im Wesentlichen stetiger bzw. kontinuierlicher bzw. schräger Übergang zwischen dem Niveau des Schaltungsträgers und dem Niveau des Bauteils auf dessen Oberseite ermöglicht. Dadurch wird das Aufbringen der elektrisch leitenden Schicht im Jetverfahren insofern erleichtert, als dass abrupte bzw. stufenförmige Höhenunterschiede überwunden werden müssen. Derartige, abrupte bzw. stufenartige Höhenunterschiede können mit durch eine im Jetverfahren aufgebrachte Schicht nur relativ schwierig überwunden werden, da in diesem Bereich eine sehr große Schichtdicke erforderlich wäre, um insbesondere über die Lebensdauer eines entsprechenden Bauteileverbunds eine hinreichend zuverlässige elektrische Verbindung zu ermöglichen. Gerade die Steuerung bzw. das Ausbilden von elektrischen leitenden Schichten mit stark unterschiedlichen Dicken ist in der Praxis jedoch prozesstechnisch relativ schwierig zu überwachen bzw. sicherzustellen. Weiterhin ist die genaue Dosierung bzw. Anordnung einer Klebstoffschicht derart, dass diese einen möglichst kontinuierlichen Übergang zwischen dem Schaltungsträger und dem Bauteil ermöglicht, relativ schwierig zu realisieren. Auch hat es sich erwiesen, dass sehr dünne Bauteile in Form von Chips, die beispielsweise eine Dicke von etwa 25µm aufweisen, relativ scharfkantige Kanten aufweisen, die mittels einer im Jetverfahren aufgebrachten leitfähigen Schicht nur sehr schwierig zu kontaktieren sind. - Offenbarung der Erfindung
- Ausgehend von dem dargestellten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum elektrischen Kontaktieren eines Bauteils nach dem Oberbegriff des Anspruchs 1 sowie einen Bauteileverbund nach dem Oberbegriff des unabhängigen Erzeugnisanspruchs derart weiterzubilden, dass mittels einer elektrisch leitenden Schicht eine besonders zuverlässige Verbindung zwischen einem Schaltungsträger und einem Bauteil ermöglicht wird.
- Diese Aufgabe wird erfindungsgemäß bei einem Verfahren zum elektrischen Kontaktieren eines Bauteils mit den kennzeichnenden Merkmalen des Anspruchs 1 dadurch gelöst, dass das Bauteil zumindest im Übergangsbereich zwischen dem Bauteil und dem Schaltungsträger zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger und dem Bauteil mit einem insbesondere folienartigen Ausgleichselement überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht nach dem Anordnen des Ausgleichselements erfolgt.
- Ein derartiges erfindungsgemäßes Verfahren hat insbesondere den Vorteil, dass auf die Verwendung eines für den Höhenausgleich sorgenden Klebstoffs entsprechend dem Stand der Technik verzichtet werden kann. Darüber hinaus bietet das erfindungsgemäße Verfahren grundsätzlich den Vorteil, dass durch das folienartige Ausgleichselement, welches zum Ausgleich der unterschiedlichen Höhenniveaus eine gewisse Flexibilität aufweisen muss, die von dem Ausgleichselement überdeckten Bereiche des Schaltungsträgers bzw. des Bauteils gegen äußere Einflüsse geschützt sind.
- Bezüglich des Bauteileverbunds wird die eingangs gestellte Aufgabe im Wesentlichen dadurch gelöst, dass im Übergangsbereich zwischen dem Schaltungsträger und dem Bauteil ein folienartiges Ausgleichselement angeordnet ist, das einen kontinuierlichen Übergang zwischen dem Schaltungsträger und dem Bauteil ausbildet.
- Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens zum elektrischen Kontaktieren eines Bauteils und des Bauteileverbunds sind in den jeweiligen Unteransprüchen aufgeführt. In den Rahmen der Erfindung fallen sämtliche Kombinationen aus zumindest zwei von in den Ansprüchen, der Beschreibung und/oder den Figuren offenbarten Merkmalen.
- In einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens ist es vorgesehen, dass zum Anordnen des Bauteils auf dem Schaltungsträger mittels einer Klebstoffschicht diese eine Schichtdicke von vorzugsweise weniger als 10µm aufweist. Dies hat den Vorteil, dass die Niveauunterschiede zwischen den beiden Anschlussbereichen durch die Klebstoffschicht nur relativ geringfügig erhöht wird, so dass der von dem folienartigen Ausgleichselement zu überbrückende Höhenunterschied nicht zusätzlich durch die Klebstoffschicht mehr als erforderlich vergrößert wird. Darüber hinaus wird erwähnt, dass es im Gegensatz zum eingangs erwähnten Stand der Technik nicht mehr erforderlich ist, die Klebstoffmasse bis über den Bereich des Bauteils hinausragen zu lassen, so dass der Verbrauch an Klebstoff darüber hinaus besonders gering ist.
- Um das folienartige Ausgleichselement einerseits mit dem Bauteil und andererseits mit dem Schaltungsträger zu verbinden, damit dieses möglichst vollflächig an den entsprechenden Bereichen aufliegt, ist es besonders bevorzugt vorgesehen, dass das folienartige Ausgleichselement mit dem Bauteil und dem Schaltungsträger durch Auflaminieren verbunden wird.
- Ganz besonders bevorzugt ist darüber hinaus eine Ausgestaltung des Verfahrens, bei dem bei einer Überdeckung des ersten und/oder zweiten Anschlussbereichs durch das folienartige Ausgleichselement der erste und/oder zweite Anschlussbereich vor dem Ausbilden der elektrisch leitenden Schicht freigelegt wird. Mit anderen Worten gesagt bedeutet dies, dass das folienartige Ausgleichselement zumindest bis in den Bereich des ersten oder zweiten Anschlussbereichs ragt, insbesondere aber auch zumindest einen Anschlussbereich überdecken kann. Dadurch werden insbesondere die eingangs erwähnten relativ scharfkantigen Übergänge bzw. vorhandenen Kanten am Bauteil durch das Ausgleichselement überdeckt bzw. ausgeglichen. Weiterhin wird durch die Anordnung des Ausgleichselements, bei dem der erste und/oder zweite Anschlussbereich freigelegt wird, der Bauteileverbund in den Bereichen, in denen keine Freilegung erfolgt, gut vor äußeren Einflüssen geschützt.
- In bevorzugter Ausgestaltung des Freilegens erfolgt dieses durch einen Laserstrahl. Die Verwendung eines Laserstrahls hat insbesondere den Vorteil, dass bei den zur Diskussion stehenden Dimensionen im Bereich der Anschlussbereiche die Anschlussbereiche hochgenau freigelegt werden können.
- Weiterhin ist es bevorzugt vorgesehen, dass die elektrisch leitende Schicht im Jetverfahren aufgebracht wird. Dabei kann entweder zum Beispiel das sogenannte Aerosol-Jet-Verfahren angewandt werden, oder aber es kann ein elektrisch leitfähiger Klebstoff oder ähnliches verwendet werden. Darüber hinaus ist es selbstverständlich auch denkbar, die Schicht auf sonstige, aus dem Stand der Technik an sich bekannte Verfahren, zum Beispiel dem Ink-Jet Verfahren auszubilden bzw. auf den Schaltungsträger und das Bauteil aufzubringen.
- In bevorzugter Ausgestaltung des Bauteileverbunds besteht das Ausgleichselement aus einem Polymermaterial (z.B. Acrylat, EVA oder ähnlichem) und weist eine Dicke zwischen 10µm und 100µm, vorzugsweise zwischen 10µm und 50µm auf.
- Auch ist es insbesondere vorgesehen, dass die elektrisch leitende Schicht und/oder das Ausgleichselement dazu ausgebildet sind/ist, dass die elektrisch leitende Schicht auf dem Ausgleichselement haftet.
- Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung.
- Diese zeigt in den
-
1 bis7 jeweils im Querschnitt den Verbindungsbereich zwischen einem elektronischen Bauteil und einem als Leiterplatte ausgebildeten Schaltungsträger während verschiedener Phasen zum Herstellen der erfindungsgemäßen elektrischen Kontaktierung des Bauteils. - Gleiche Elemente bzw. Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugsziffern versehen.
- In den Figuren ist ein Schaltungsträger
10 , beispielhaft in Form einer Leiterplatte dargestellt, der als Bauteilträger für ein elektronisches Bauteil1 dient. Bei dem Bauteil1 handelt es sich vorzugsweise, jedoch nicht einschränkend, um ein eine elektronische Schaltung aufweisendes Bauteil1 in Form eines ICs, Asics oder ähnlichem. Insbesondere handelt es sich um ein relativ dünnes Bauteil1 , beispielsweise um ein Bauteil1 , das etwa eine Dicke zwischen 10µm und 50µm aufweist. Darüber hinaus wird erwähnt, dass anstelle einer Leiterplatte als Schaltungsträger10 sämtliche üblicherweise verwendeten Substratmaterialien ebenso einen entsprechenden Schaltungsträger10 ausbilden können. Der Schaltungsträger10 weist in einem Verbindungsbereich mit dem Bauteil1 wenigstens einen ersten, in der Praxis jedoch mehrere erste Anschlussbereiche11 auf, die beispielsweise in Form von Leiterbahnen, Lands oder ähnlichem ausgebildet sein können. Das Bauteil1 weist, wie anhand der3 bis7 erkennbar ist, auf seiner Oberseite2 der Anzahl der ersten Anschlussbereiche11 entsprechende und diesen zugeordnete zweite Anschlussbereiche3 auf, die beispielsweise in Form einer partiellen Beschichtung oder ähnlichem ausgebildet sein können. - Entsprechend der Darstellung der
2 wird in einem ersten Verfahrensschritt zum Kontaktieren des Bauteils1 in dem Verbindungsbereich zwischen dem Bauteil1 und dem Schaltungsträger10 mittels einer geeigneten Einrichtung15 eine elektrisch nichtleitende Fixierschicht16 , insbesondere in Form einer Kleberschicht, aufgebracht. Es wird erwähnt, dass die Fixierschicht16 lediglich in einem Teilbereich der Grundfläche des Bauteils1 auf dem Schaltungsträger10 aufgebracht werden muss. Das bedeutet, dass in dem in der3 dargestellten gefügten Zustand des Bauteils1 auf dem Schaltungsträger3 die Fixierschicht16 nicht bis an den Außenumfang des Bauteils1 heranreichen muss. Ferner ist es wünschenswert, eine möglichst dünne Fixierschicht16 auszubilden, die beispielsweise, und nicht einschränkend, eine Dicke zwischen 2µm und 20µm aufweist. - Anschließend wird in dem in der
3 dargestellten Verfahrensschritt das Bauteil1 auf der Fixierschicht16 positioniert. Dabei kann es vorgesehen sein, dass zum Aushärten der Fixierschicht16 in einem daran anschließenden, nicht gezeigten Verfahrensschritt die Fixierschicht16 beispielsweise durch eine Wärmebehandlung oder ähnlichem ausgehärtet bzw. getrocknet wird. - Erfindungswesentlich ist das sich daran anschließende Anordnen einer als Ausgleichselement
20 dienenden Folie21 . Die flexible Folie21 ist insbesondere als Polymerfolie ausgebildet und weist eine Dicke zwischen 10µm und 100µm, vorzugsweise zwischen 10µm und 25µm auf. Bei dem in der4a dargestellten Ausführungsvariante überdeckt das Ausgleichselement20 bzw. die Folie21 das Bauteil1 vollflächig und ist mit der Oberseite12 des Schaltungsträgers10 in einem zwischen dem Bauteil1 und dem Schaltungsträger10 angeordneten Zwischenbereich verbunden, endet jedoch vor dem ersten Anschlussbereich11 . Demgegenüber überdeckt das Ausgleichselement20 bzw. die Folie21 bei der in der4b dargestellten Ausführungsform sowohl das Bauteil1 als auch die ersten Anschlussbereiche11 derart, dass das Ausgleichselement20 bzw. die Folie21 zusätzlich auf der dem Bauteil1 abgewandten Seite der ersten Anschlussbereiche11 mit der Oberseite12 des Schaltungsträgers10 verbunden ist. - In beiden Fällen erfolgt das Anordnen bzw. Anbringen des Ausgleichselements
20 bzw. der Folie21 vorzugsweise durch einen Laminierprozess bzw. durch Auflaminieren. - Anschließend, ggf. unter Zwischenschaltung nicht dargestellter Verfahrensschritte, erfolgt entsprechend der
5 das Freilegen zumindest der zweiten Anschlussbereiche3 auf dem Bauteil1 durch einen Laserstrahl5 . Zusätzlich wird erwähnt, dass bei der zweiten Ausführungsvariante entsprechend der4b nicht nur die zweiten Anschlussbereiche3 auf dem Bauteil1 durch den Laserstrahl5 freigelegt werden, sondern in gleicher Art und Weise auch die ersten Anschlussbereiche11 auf dem Schaltungsträger10 . - Beim Anordnen des Ausgleichselements
20 bzw. der Folie21 auf dem Bauteil1 bzw. dem Schaltungsträger10 ist es wesentlich, dass durch das Ausgleichselement20 im Übergangsbereich zwischen der Oberseite12 des Schaltungsträgers und der Oberseite2 des Bauteils1 ein kontinuierlicher Übergang durch das Ausgleichselement20 ausgebildet wird, derart, dass stufenartige Bereiche bzw. Übergänge vermieden werden. - Entsprechend der
6 erfolgt anschließend das Aufbringen einer elektrisch leitenden Schicht25 zwischen den ersten Anschlussbereichen11 und den zweiten Anschlussbereichen3 , insbesondere durch eine Sprüheinrichtung26 . - Zuletzt kann es entsprechend der
7 vorgesehen sein, dass der aus dem Bauteil1 und dem Schaltungsträger10 bestehende Bauteileverbund100 mittels einer Schutzschicht27 überdeckt wird. Insbesondere erfolgt das Überdecken mit der vorzugsweise aus einem Polymer oder ähnlichem bestehenden Schutzschicht27 zumindest im Bereich des Bauteils1 sowie der Anschlussbereiche3 ,11 und der elektrisch leitenden Schicht25 . - Das soweit beschriebene Verfahren kann in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden, ohne vom Erfindungsgedanken abzuweichen. So kann es beispielsweise vor oder nach dem Ausbilden der Schutzschicht
27 vorgesehen sein, eine Überprüfung der elektrischen Verbindung durch eine entsprechende Prüfeinrichtung vorzusehen. Ebenso kann der Bauteileverbund100 vor oder nach dem Ausbilden der Schutzschicht27 beispielsweise Temperaturwechseln ausgesetzt werden, um die Verbindung zwischen den beiden Anschlussbereichen3 ,11 thermomechanisch zu beanspruchen, so dass die Wahrscheinlichkeit späterer Unterbrechungen reduziert wird. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- DE 102013201926 A1 [0002]
Claims (10)
- Verfahren zum elektrischen Kontaktieren eines Bauteils (
1 ), wobei das Bauteil (1 ) auf einem Schaltungsträger (10 ) angeordnet wird, der einen ersten Anschlussbereich (11 ) aufweist, und wobei der erste Anschlussbereich (11 ) mittels einer elektrisch leitenden Schicht (25 ) mit einem zweiten, dem Bauteil (1 ) zugeordneten Anschlussbereich (3 ) verbunden wird, dadurch gekennzeichnet, dass das Bauteil (1 ) zumindest im Übergangsbereich zwischen dem Bauteil (1 ) und dem Schaltungsträger (10 ) zur Überbrückung unterschiedlicher Höhenniveaus zwischen dem Schaltungsträger (10 ) und dem Bauteil (1 ) mit einem insbesondere folienartigen Ausgleichselement (20 ) überdeckt wird, und dass das Ausbilden der elektrisch leitenden Schicht (25 ) nach dem Anordnen des Ausgleichselements (20 ) erfolgt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Anordnen des Bauteils (
1 ) auf dem Schaltungsträger (10 ) mittels einer Klebstoffschicht (16 ) mit einer Schichtdicke von vorzugsweise weniger als10 µm erfolgt. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Ausgleichselement (
20 ) mit dem Bauteil (1 ) und dem Schaltungsträger (10 ) durch Auflaminieren verbunden wird. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass bei einer Überdeckung des ersten und/oder zweiten Anschlussbereichs (
3 ,11 ) durch das Ausgleichselement (20 ) der erste und/oder zweite Anschlussbereich (3 ,11 ) vor dem das Ausbilden der elektrisch leitenden Schicht (20 ) freigelegt wird. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Freilegen des ersten und/oder zweiten Anschlussbereichs (
3 ,11 ) durch einen Laserstrahl (5 ) erfolgt. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (
25 ) im Jetverfahren aufgebracht wird. - Bauteileverbund (
100 ), bestehend aus einem einen ersten Anschlussbereich (11 ) aufweisenden Schaltungsträger (10 ) und einem einen zweiten Anschlussbereich (3 ) aufweisenden Bauteil (1 ), wobei die beiden Anschlussbereiche (3 ,11 ) mittels einer elektrisch leitenden Schicht (25 ) miteinander verbunden sind, und wobei sich die beiden Anschlussbereiche (3 ,11 ) in Bezug zur Ebene des Schaltungsträgers (10 ) auf unterschiedlichem Niveau befinden und horizontal zueinander beabstandet angeordnet sind, dadurch gekennzeichnet, dass im Übergangsbereich zwischen dem Schaltungsträger (10 ) und dem Bauteil (1 ) ein insbesondere folienartiges Ausgleichselement (20 ) angeordnet ist, das einen kontinuierlichen Übergang zwischen dem Schaltungsträger (10 ) und dem Bauteil (1 ) ausbildet. - Bauteileverbund nach Anspruch 7, dadurch gekennzeichnet, dass das Ausgleichselement (
20 ) aus einem Polymermaterial besteht und eine Dicke zwischen 10µm und 100µm aufweist. - Bauteileverbund nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass das Ausgleichselement (
20 ) im Bereich des ersten und/oder zweiten Anschlussbereichs (20 ) eine Durchgangsöffnung für die elektrisch leitende Schicht (25 ) aufweist. - Bauteileverbund nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (
25 ) und/oder das Ausgleichselement (20 ) dazu ausgebildet sind/ist, dass die elektrisch leitende Schicht (25 ) auf dem Ausgleichselement (20 ) haftet.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014226773.0A DE102014226773A1 (de) | 2014-12-22 | 2014-12-22 | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund |
PCT/EP2015/078524 WO2016102166A1 (de) | 2014-12-22 | 2015-12-03 | Verfahren zum elektrischen kontaktieren eines bauteils und bauteileverbund |
TW104142928A TW201630493A (zh) | 2014-12-22 | 2015-12-21 | 將一構件作電接觸的方法及構件複合體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014226773.0A DE102014226773A1 (de) | 2014-12-22 | 2014-12-22 | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102014226773A1 true DE102014226773A1 (de) | 2016-06-23 |
Family
ID=54780325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014226773.0A Pending DE102014226773A1 (de) | 2014-12-22 | 2014-12-22 | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE102014226773A1 (de) |
TW (1) | TW201630493A (de) |
WO (1) | WO2016102166A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013201926A1 (de) | 2013-02-06 | 2014-08-07 | Robert Bosch Gmbh | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4228274C2 (de) * | 1992-08-26 | 1996-02-29 | Siemens Ag | Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen |
US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
FR2818801B1 (fr) * | 2000-12-21 | 2003-04-04 | Gemplus Card Int | Interconnexion par organe d'isolation decoupe et cordon de conduction |
AT503191B1 (de) * | 2006-02-02 | 2008-07-15 | Austria Tech & System Tech | Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement |
-
2014
- 2014-12-22 DE DE102014226773.0A patent/DE102014226773A1/de active Pending
-
2015
- 2015-12-03 WO PCT/EP2015/078524 patent/WO2016102166A1/de active Application Filing
- 2015-12-21 TW TW104142928A patent/TW201630493A/zh unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013201926A1 (de) | 2013-02-06 | 2014-08-07 | Robert Bosch Gmbh | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund |
Also Published As
Publication number | Publication date |
---|---|
WO2016102166A1 (de) | 2016-06-30 |
TW201630493A (zh) | 2016-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013201926A1 (de) | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund | |
DE2418813A1 (de) | Verfahren zur herstellung einer vielzahl von halbleiterchips | |
DE202014103751U1 (de) | Metallverbindung mit einer Korrosionsbarriere zwischen verschiedenen Metallen mittels eines Isolierstoffs aus Epoxidharz | |
DE102017219325A1 (de) | Spritzwerkzeug und Verfahren zur Abdichtung von Einlegeteilen | |
EP3060031B1 (de) | Coil-coating-verfahren | |
WO2017144691A1 (de) | Optoelektronisches bauteil mit einem leiterrahmenabschnitt | |
DE102014226773A1 (de) | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteileverbund | |
DE102011004543B4 (de) | Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät | |
DE102012223904A1 (de) | Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer | |
DE102019101606A1 (de) | Patchwork-Platine und Verfahren zur Herstellung derselben | |
DE102016226089A1 (de) | Verfahren zum Herstellen einer Lötverbindung und Metallpaste | |
EP2659749A1 (de) | Leiterplatte, verfahren zum herstellen einer leiterplatte und prüfvorrichtung zum prüfen einer leiterplatte | |
DE102015005690A1 (de) | Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur | |
DE102010005771A1 (de) | Verbesserung der Ebenheit durch Freischnitte an den Prägen | |
DE102017211723B4 (de) | Verfahren zur Herstellung eines Heizelements | |
DE102012212283A1 (de) | Verfahren zum Ausbilden einer elektrisch leitenden Schicht auf einem Trägerelement und Verwendung des Verfahrens | |
EP3357102B1 (de) | Verfahren zum herstellen eines schichtverbunds | |
DE202013011955U1 (de) | Druckschablone | |
DE102006033269A1 (de) | Verfahren zum Herstellen eines flexiblen Leiterträgers und Anordnung mit dem flexiblen Leiterträger | |
DE102010013486B4 (de) | Verlötbare Elektrode und Verfahren zur Herstellung einer verlötbaren Elektrode | |
DE10308663A1 (de) | Flachbandleitung mit Metall beschichten | |
DE4240569A1 (de) | Verfahren zur Herstellung einer haftfesten Kunststoff-Metall-Verbindung | |
EP2250653B1 (de) | Leiteranschluss an transformatoren | |
DE102013225904A1 (de) | Beschichtungsmittel zum Herstellen einer elektrisch leitfähigen Schicht | |
EP2554436B1 (de) | Leistenbauteil für ein Kraftfahrzeug und Herstellungsverfahren für ein Leistenbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |