DE4222512C2 - Verfahren zum Halten eines Halbleitersubstrats während der Bauelementeherstellung - Google Patents
Verfahren zum Halten eines Halbleitersubstrats während der BauelementeherstellungInfo
- Publication number
- DE4222512C2 DE4222512C2 DE19924222512 DE4222512A DE4222512C2 DE 4222512 C2 DE4222512 C2 DE 4222512C2 DE 19924222512 DE19924222512 DE 19924222512 DE 4222512 A DE4222512 A DE 4222512A DE 4222512 C2 DE4222512 C2 DE 4222512C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- components
- carrier substrate
- semiconductor material
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Description
Die Erfindung betrifft ein Verfahren zum Halten eines Substrats
aus einem ersten Halbleitermaterial während der Herstellung von
Bauelementen auf diesem Substrat, bei dem die erforderlichen
Schichten epitaktisch auf dem Substrat abgeschieden sind.
Aus der DE-OS 40 26 244 ist ein Substratträger bekannt, der es
ermöglicht, Substrate von nicht standardisierter oder
unregelmäßiger Größe in vollautomatischen Belackungs-,
Entwicklungs- und Ätzanlagen, die Substrathalterungen für
Substrate mit Standardabmessungen aufweisen, einzelnen
Prozeßschritten zu unterwerfen. Es wird ein Substratträger aus
einem Standardsubstrat vorgeschlagen, der eine Vertiefung
aufweist, in die ein Substrat eingelegt wird. Die Vertiefung
weist geneigte Wandungen und Fixiernocken auf und das Substrat
liegt auf einer Erhöhung. Eine Fixierung des Substrates mittels
eines Vakuums, also eine lösbare Fixierung wird vorgeschlagen.
Aus der DE-OS 39 42 931 ist ein Aufnehmer bekannt, auf den
Wafer, wie beispielsweise Siliziumwafer, aufgebracht sind, falls
diese einer Oxidationsbehandlung unterworfen werden. Der
Aufnehmer weist einen Aufnehmerkörper und Paßflächenbereiche für
die Wafer auf, wobei die Paßflächenbereiche in einer Oberfläche -
des Aufnehmerkörpers geformt sind. Auf jedem Paßflächenbereich
wird ein Wafer montiert.
Der Paßflächenbereich für Wafer weist eine Oberflächenrauhigkeit
mit einem arithmetischen Mittelrauhwert von zumindest einem
Mikrometer, eine maximale Rauhtiefe von zumindest 10 µm und
einen Ebenheitswert von ± 50 µm oder weniger auf. Der Aufnehmer
ist so gestaltet, daß die Wafer von diesem einwandfrei
abgenommen werden können ohne daß Beschädigungen oder Haftfehler
auftreten.
Die angegebenen Lösungen sind für mehrstufige Verfahren, die
auch Techniken, die ein Stürzen der Substratträger erforderlich
machen, ungeeignet, da eine sichere, hochgenaue Fixierung der
Substrate dann nicht mehr gewährleistet ist.
Ausgehend von diesem Stand der Technik ist es Aufgabe der
Erfindung ein Verfahren zur Herstellung von Bauelementen auf
einem Substrat, auf dem bereits die erforderlichen Schichten
epitaktisch abgeschieden sind, anzugeben, das weiter optimiert
wurde.
Die Aufgabe wird durch Verfahren mit den Merkmalen der
Patentansprüche 1 oder 2 gelöst. Vorteilhafte Weiterbildungen
sind in den Unteransprüchen angegeben.
Die bekannte Prozessierungstechnik von III/V-Halbleitern
verwendet teure, kleine und leicht zerbrechliche Substrate zur
Optimierung und Durchführung des Herstellungsprozesses von
Bauelementen. Die Handhabung dieser Substrate ist nicht leicht
automatisierbar. Viele Prozeßschritte können schlecht
reproduziert werden und es treten häufig Defekte auf.
Eine Optimierung des Herstellungsprozesses optoelektronischer
Bauelemente auf III/V-Halbleitern kann erreicht werden, wenn
man passive und aktive Test-, Meß- und/oder Justierstrukturen
auf einem teilprozessierten Si-Trägersubstrat vorsieht und die
apparativen Möglichkeiten der Si-Technologie ausnutzt. Dazu
werden III/V-Halbleiter-Substrate auf einem vorstrukturierten
Si-Wafer montiert. Ein automatisches prozessieren mit Geräten
aus der Si-Technologie wird somit ermöglicht. Da Test-, Meß-
und/oder Justierstrukturen nicht auf dem III/V-Halbleiter-
Substrat sondern auf dem Si-Wafer vorgesehen sind, wird eine
bessere Flächenausnutzung des III/V-Halbleiter-Substrats
ermöglicht. Der Herstellungsprozeß wird insgesamt optimiert
und vereinfacht. Wegen der besseren Reproduzierbarkeit der
Test- und Meßstrukturen im Silizium wird eine zuverlässigere
und genauere Beurteilung der Verfahrensschritte, denen das
III/V-Halbleiter-Substrat unterworfen wird, erreicht.
Die fertigprozessierten III/V-Halbleiter-Substrate werden vom
Trägersubstrat wieder gelöst und die Bauelemente auf den
Substraten vereinzelt. Es ist jedoch auch möglich die
Vereinzelung der Bauelemente durchzuführen, während diese noch
am Trägersubstrat befestigt sind und die einzelnen Bauelemente
danach abzulösen. Das Vereinzeln kann durch Sägen oder
Ablösen, beispielsweise durch Unterätzen, erfolgen. Die III/V-
Halbleiter-Substrate können besonders vorteilhaft, da
hochgenau, durch anodisches Bonden auf dem vorprozeßierten
Trägersubstrat befestigt werden. Zur Einebnung von
Höhenunterschieden kann ein Planarisierungsschritt
durchgeführt werden, um Störungen bei Folgeprozeßschritten zu
vermeiden.
Im folgenden wird ein Ausführungsbeispiel der Erfindung
beschrieben.
Es sollen optoelektronische Bauelemente auf Inp-Substraten
hergestellt werden. Dazu werden auf einen 4′′-Siliziumwafer
zunächst Wannen zur Aufnahme der Inp-Substrate geätzt.
Justiermarken für Folgeprozesse werden auf dem Si-Wafer
angelegt. Außerdem können auf dem Siliziumwafer geometrische
oder elektrische Teststrukturen angelegt sein, die den Einfluß
des Inp-Prozesses auf Si-Bauelemente zeigen sollen. Die
geometrischen Teststrukturen dienen z. B. der Erfassung von
Justier- und Ätztoleranzen. Die elektrischen Teststrukturen
dienen z. B. zum Messen von Oberflächenladungen und Dicke
Dotierungen. Elektrische Teststrukturen können funktionale
Auswerteschaltkreise beinhalten. Als letzter Schritt der
Vorprozessierung wird der Si-Wafer thermisch oxidiert und mit
einer gesputterten Schicht aus einem Alkaliborsilicatglas
(z. B. Pyrex) versehen. Die ebenfalls in Vorprozessen behandelten InP-
Substrate werden durch anodisches Bonden auf der
Alkaliborsilicatglasschicht des Si-Wafers befestigt. Es sind
auch andere Montage- und Demontagetechniken z. B. Kleben, Löten
oder eutektisches Bonden, möglich. Nach dem Befestigen wird
ein planarisierungsschritt (z. B. mit Polyimid) ausgeführt, der
eine Einebnung des Randspalts zwischen Inp-Substraten und Si-
Wafer bewirkt. Danach erfolgt die Prozessierung des Si-Wafers
mit den InP-Substraten auf Standardgeräten der Si-Technologie
vollautomatisch. Die fertigprozessierten Substrate mit den
Bauelementen können durch unterätzen oder sägen, bei nicht
ganzflächiger Montage, wieder vom Si-Wafer gelöst werden.
Danach werden die Bauelemente wie üblich weiterverarbeitet.
Eine andere Möglichkeit der Vereinzelung der Bauelemente
besteht darin, die Bauelemente zunächst voneinander zu
trennen, z. B. durch sägen, wobei sie jedoch weiterhin am Si-
Wafer haften und erst danach die einzelnen Bauelemente vom Si-
Wafer zu lösen.
Wenn man die Bauelemente durch Unterätzen ablöst, so ist es
sinnvoll zum Schutz der InP-Oberfläche, diese mit einer
geeigneten Passivierungsschicht abzudecken.
Claims (7)
1. Verfahren zum Halten eines Substrats aus einem ersten
Halbleitermaterial während der Herstellung von Bauelementen auf
diesem Substrat mit folgenden Verfahrensschritten:
- - Auf einem Trägersubstrat aus einem zweiten Halbleitermaterial werden passive oder aktive Test-, Meß- und/oder Justierstrukturen hergestellt;
- - mindestens ein Substrat aus dem ersten Halbleitermaterial, das für die Bauelementherstellung vorbereitet ist, wird an einer dafür vorgesehenen Stelle auf dem Trägersubstrat befestigt;
- - die vorgesehenen Bauelemente werden auf dem auf dem Trägersubstrat befestigten Substrat hergestellt;
- - die Substrate mit den Bauelementen werden vom Trägersubstrat wieder gelöst.
2. Verfahren zum Halten eines Substrats aus einem ersten
Halbleitermaterial während der Herstellung von Bauelementen auf
diesem Substrat mit folgenden Verfahrensschritten:
- - Auf einem Trägersubstrat aus einem zweiten Halbleitermaterial werden passive oder aktive Test-, Meß- und/oder Justierstrukturen hergestellt;
- - mindestens ein Substrat aus dem ersten Halbleitermaterial, auf dem bereits die erforderlichen Schichten epitaktisch abgeschieden sind, wird an einer dafür vorgesehenen Stelle auf dem Trägersubstrat befestigt;
- - die vorgesehenen Bauelemente werden auf dem auf dem Trägersubstrat befestigten Substrat hergestellt;
- - die Bauelemente werden voneinander getrennt, wobei sie jedoch weiterhin auf dem Trägersubstrat haften,
- - die Bauelemente werden vom Trägersubstrat gelöst.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Bauelemente auf dem Substrat nach der Ablösung vom
Trägersubstrat vereinzelt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß nach der Befestigung des Substrats auf dem
Trägersubstrat ein Planarisierungsschritt durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß als Trägersubstrat ein vorprozessierter
Siliziumwafer eingesetzt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß das Substrat durch anodisches Bonden auf dem
Trägersubstrat befestigt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß das Substrat bzw. die Bauelemente durch
Ätzen vom Trägersubstrat gelöst werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924222512 DE4222512C2 (de) | 1992-07-09 | 1992-07-09 | Verfahren zum Halten eines Halbleitersubstrats während der Bauelementeherstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924222512 DE4222512C2 (de) | 1992-07-09 | 1992-07-09 | Verfahren zum Halten eines Halbleitersubstrats während der Bauelementeherstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4222512A1 DE4222512A1 (de) | 1994-01-13 |
DE4222512C2 true DE4222512C2 (de) | 1994-06-16 |
Family
ID=6462809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924222512 Expired - Fee Related DE4222512C2 (de) | 1992-07-09 | 1992-07-09 | Verfahren zum Halten eines Halbleitersubstrats während der Bauelementeherstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4222512C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10301245A1 (de) * | 2003-01-15 | 2004-07-29 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174116A (ja) * | 1988-12-26 | 1990-07-05 | Toshiba Ceramics Co Ltd | サセプタ |
DE4026244C2 (de) * | 1990-08-18 | 1996-02-08 | Ant Nachrichtentech | Substratträger |
-
1992
- 1992-07-09 DE DE19924222512 patent/DE4222512C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10301245A1 (de) * | 2003-01-15 | 2004-07-29 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger |
Also Published As
Publication number | Publication date |
---|---|
DE4222512A1 (de) | 1994-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10241344B4 (de) | Waferebenengehäuse mit Siliziumdichtung | |
EP1869705B1 (de) | Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement | |
EP2041787A1 (de) | Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen | |
DE4107658A1 (de) | Montageverfahren fuer mikromechanische sensoren | |
DE102012100007A1 (de) | Halbleitervorrichtungen mit Isoliersubstraten und Verfahren zur Bildung derselben | |
DE3335772A1 (de) | Piezowiderstands-messgroessen-umformer | |
DE102010029709B4 (de) | Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements | |
DE4030466C2 (de) | Piezo-Widerstandsvorrichtung | |
DE4203833A1 (de) | Verfahren zur herstellung von siliziumhalbleiter-beschleunigungsmesser-bauelementen | |
DE69836813T2 (de) | Verfahren zur Herstellung von Winkelgeschwindigkeitsmessern | |
WO1998009174A1 (de) | Beschleunigungsgrenzwertsensor | |
DE102013221788A1 (de) | Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements sowie optoelektronisches Bauelement | |
DE10350036B4 (de) | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung | |
EP3526158B1 (de) | Verfahren zum herstellen eines stressentkoppelten mikromechanischen drucksensors | |
DE112006001844T5 (de) | Verfahren zum Herstellen einer Elektronikkomponente und Elektronikkomponente | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
DE4222512C2 (de) | Verfahren zum Halten eines Halbleitersubstrats während der Bauelementeherstellung | |
DE19939318A1 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
DE102011018295B4 (de) | Verfahren zum Schneiden eines Trägers für elektrische Bauelemente | |
DE19604405C2 (de) | Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen | |
DE60201408T2 (de) | Verfahren zum Verstärken einer mechanischen Mikrostruktur | |
EP1111671A2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE19636543A1 (de) | Elektromechanische Meßwertaufnehmer und Verfahren zur Herstellung desselben | |
DE102016216870B4 (de) | Verfahren zum Herstellen eines mikromechanischen Bauteils mit einer freigestellten Drucksensoreinrichtung | |
DE102017213636A1 (de) | Verfahren zur Herstellung von dünnen MEMS Chips auf SOI Substrat und mikromechanisches Bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE |
|
8339 | Ceased/non-payment of the annual fee |