DE4222512A1 - Verfahren zur Herstellung von Bauelementen auf einem Substrat - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Bauelementen auf einem Substrat, bei dem die erforderlichen Schichten epitaktisch auf dem Substrat abgeschieden sind.

Aus der DE-OS 40 26 244 ist ein Substratträger bekannt, der es ermöglicht, Substrate von nicht standardisierter oder unregelmäßiger Größe in vollautomatischen Belackungs-, Entwicklungs- und Ätzanlagen, die Substrathalterungen für Substrate mit Standardabmessungen aufweisen, einzelnen Prozeßschritten zu unterwerfen. Es wird ein Substratträger aus einem Standardsubstrat vorgeschlagen, der eine Vertiefung aufweist, in die ein Substrat eingelegt wird. Die Vertiefung weist geneigte Wandungen und Fixiernocken auf und das Substrat liegt auf einer Erhöhung. Eine Fixierung des Substrates mittels eines Vakuums, also eine lösbare Fixierung wird vorgeschlagen.

Die angegebene Lösung ist für mehrstufige Verfahren, die auch Techniken, die ein Stürzen der Substratträger erforderlich machen, ungeeignet, da eine sichere, hochgenaue Fixierung der Substrate dann nicht mehr gewährleistet ist.

Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung ein Verfahren zur Herstellung von Bauelementen auf einem Substrat, auf dem bereits die erforderlichen Schichten epitaktisch abgeschieden sind, anzugeben, das weiter optimiert wurde.

Die Aufgabe wird durch Verfahren mit den Merkmalen der Patentansprüche 1 oder 2 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Die bekannte Prozessierungstechnik von III/V-Halbleitern verwendet teure, kleine und leicht zerbrechliche Substrate zur Optimierung und Durchführung des Herstellungsprozesses von Bauelementen. Die Handhabung dieser Substrate ist nicht leicht automatisierbar. Viele Prozeßschritte können schlecht reproduziert werden und es treten häufig Defekte auf.

Eine Optimierung des Herstellungsprozesses optoelektronischer Bauelemente auf III/V-Halbleitern kann erreicht werden, wenn man passive und aktive Test-, Meß- und/oder Justierstrukturen auf einem teilprozessierten Si-Trägersubstrat vorsieht und die apparativen Möglichkeiten der Si-Technologie ausnutzt. Dazu werden III/V-Halbleiter-Substrate auf einem vorstrukturierten Si-Wafer montiert. Ein automatisches Prozessieren mit Geräten aus der Si-Technologie wird somit ermöglicht. Da Test-, Meß- und/oder Justierstrukturen nicht auf dem III/V-Halbleiter- Substrat, sondern auf dem Si-Wafer vorgesehen sind, wird eine bessere Flächenausnutzung des III/V-Halbleiter-Substrats ermöglicht. Der Herstellungsprozeß wird insgesamt optimiert und vereinfacht. Wegen der besseren Reproduzierbarkeit der Test- und Meßstrukturen im Silizium wird eine zuverlässigere und genauere Beurteilung der Verfahrensschritte, denen das III/V-Halbleiter-Substrat unterworfen wird, erreicht.

Die fertigprozessierten III/V-Halbleiter-Substrate werden vom Trägersubstrat wieder gelöst und die Bauelemente auf den Substraten vereinzelt. Es ist jedoch auch möglich die Vereinzelung der Bauelemente durchzuführen, während diese noch am Trägersubstrat befestigt sind und die einzelnen Bauelemente danach abzulösen. Das Vereinzeln kann durch Sägen oder Ablösen, beispielsweise durch Unterätzen, erfolgen. Die III/V- Halbleiter-Substrate können besonders vorteilhaft, da hochgenau, durch anodisches Bonden auf dem vorprozessierten Trägersubstrat befestigt werden. Zur Einebnung von Höhenunterschieden kann ein Planarisierungsschritt durchgeführt werden, um Störungen bei Folgeprozeßschritten zu vermeiden.

Im folgenden wird ein Ausführungsbeispiel der Erfindung beschrieben.

Es sollen optoelektronische Bauelemente auf InP-Substraten hergestellt werden. Dazu werden auf einen 4′′-Siliziumwafer zunächst Wannen zur Aufnahme der InP-Substrate geätzt. Justiermarken für Folgeprozesse werden auf dem Si-Wafer angelegt. Außerdem können auf dem Siliziumwafer geometrische oder elektrische Teststrukturen angelegt sein, die den Einfluß des InP-Prozesses auf Si-Bauelemente zeigen sollen. Die geometrischen Teststrukturen dienen z. B. der Erfassung von Justier- und Ätztoleranzen. Die elektrischen Teststrukturen dienen z. B. zum Messen von Oberflächenladungen und Dicke/ Dotierungen. Elektrische Teststrukturen können funktionale Auswerteschaltkreise beinhalten. Als letzter Schritt der Vorprozessierung wird der Si-Wafer thermisch oxidiert und mit einer gesputterten Schicht aus einem Alkaliborsilicatglas (z. B. Pyrex) versehen. Die ebenfalls vorprozessionierten InP- Substrate werden durch anodisches Bonden auf der Alkaliborsilicatglasschicht des Si-Wafers befestigt. Es sind auch andere Montage- und Demontagetechniken, z. B. Kleben, Löten oder eutektisches Bonden, möglich. Nach dem Befestigen wird ein Planarisierungsschritt (z. B. mit Polyimid) ausgeführt, der eine Einebnung des Randspalts zwischen InP-Substraten und Si- Wafer bewirkt. Danach erfolgt die Prozessierung des Si-Wafers mit den InP-Substraten auf Standardgeräten der Si-Technologie vollautomatisch. Die fertigprozessierten Substrate mit den Bauelementen können durch Unterätzen oder Sägen, bei nicht ganzflächiger Montage, wieder vom Si-Wafer gelöst werden. Danach werden die Bauelemente wie üblich weiterverarbeitet. Eine andere Möglichkeit der Vereinzelung der Bauelemente besteht darin, die Bauelemente zunächst voneinander zu trennen, z. B. durch Sägen, wobei sie jedoch weiterhin am Si- Wafer haften und erst danach die einzelnen Bauelemente vom Si- Wafer zu lösen.

Wenn man die Bauelemente durch Unterätzen ablöst, so ist es sinnvoll zum Schutz der InP-Oberfläche, diese mit einer geeigneten Passivierungsschicht abzudecken.

Claims (7)

1. Verfahren zur Herstellung von Bauelementen auf einem Substrat aus einem ersten Halbleitermaterial mit folgenden Verfahrensschritten:
auf einem Trägersubstrat aus einem zweiten Halbleitermaterial werden passive oder aktive Test-, Meß- und/oder Justierstrukturen hergestellt;
mindestens ein Substrat aus dem ersten Halbleitermaterial, das für die Bauelementherstellung vorbereitet ist, wird an einer dafür vorgesehenen Stelle auf dem Trägersubstrat befestigt;
die vorgesehenen Bauelemente werden auf dem auf dem Trägersubstrat befestigten Substrat hergestellt;
die Substrate mit den Bauelementen werden vom Trägersubstrat wieder gelöst.

2. Verfahren zur Herstellung von Bauelementen auf einem Substrat aus einem ersten Halbleitermaterial mit folgenden Verfahrensschritten:
auf einem Trägersubstrat aus einem zweiten Halbleitermaterial werden passive oder aktive Test-, Meß- und/oder Justierstrukturen hergestellt;
mindestens ein Substrat aus dem ersten Halbleitermaterial, auf dem bereits die erforderlichen Schichten epitaktisch abgeschieden sind, wird an einer dafür vorgesehenen Stelle auf dem Trägersubstrat befestigt;
die vorgesehenen Bauelemente werden auf dem auf dem Trägersubstrat befestigten Substrat hergestellt;
die Bauelemente werden voneinander getrennt, wobei sie jedoch weiterhin auf dem Trägersubstrat haften,
die Bauelemente werden vom Trägersubstrat gelöst.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Bauelemente auf dem Substrat nach der Ablösung vom Trägersubstrat vereinzelt werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der Befestigung des Substrat auf dem Trägersubstrat ein Planarisierungsschritt durchgeführt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Trägersubstrat ein vorprozessierter Siliziumwafer eingesetzt wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Substrat durch anodisches Bonden auf dem Trägersubstrat befestigt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Substrat bzw. Bauelemente durch Ätzen vom Trägersubstrat gelöst werden.