DE4220421A1 - Koppelfeld für Netzknoten in digitalen Übertragungsnetzen - Google Patents

Description

Die Erfindung betrifft den Aufbau von Koppelfeldern für Netzknoten der modernen Nachrichten- und Daten­ übertragungstechnik mit hochbitratigen Signalströmen gemäß dem Oberbegriff des Hauptanspruchs.

Mit der Einführung der optischen Nachrichtentechnik ist es möglich geworden, Signalströme mit hoher Geschwindigkeit bei geringsten Dämpfungsverlusten über große Entfernungen zu übertragen. Die gewaltige Übertragungskapazität der neuen Leitungssysteme ist eine der wesentlichen Voraussetzungen für die Einführung der neuen synchronen digitalen Hierarchie mit Bitraten bis zu 2488 MBit/s (STM 16) und, in Zukunft, noch höheren Raten.

Über die Netzknoten muß die Netzverwaltung u. a. die ständige Verfügbarkeit des Netzes für jeden angeschlossenen Teilnehmer und jederzeit Verbindungen zwischen beliebigen Teilnehmer- Endstellen gewährleisten. In den und über die Netzknoten werden die zu transportierenden Datenmengen aufbereitet und zur Weiterleitung oder Verteilung auf die vorgegebenen Übertragungswege oder - bei Störungen - auf Ersatzwege geschaltet. Allein schon diesen Aufgaben sind Vermittlungs­ stellen, wie sie bei den herkömmlichen Fernmeldenetzen bekannt sind und bei denen Verbindungen vom Teilnehmer selbst durch Signalisierungsinformationen gesteuert werden, in Anbetracht der zukünftigen Netzdimensionen, der hohen Vermaschung und der in jeder Richtung zu übertragenden großen Datenmengen nicht mehr gewachsen.

Die neuen multifunktionalen Netzstrukturen, die sich durch hohe Kapazität und durch größtmögliche Flexibilität in bezug auf die Organisation der Abläufe und der Verbindungen auszeichnen und bei denen Modifikationen in der Betriebsweise und Erweiterungen ohne mechanische Änderungen speziell der Verkabelung zwischen den Netzelementen möglich sind, werden von zentralen Netzmanagements gesteuert. Charakteristische Vertreter dieser neuen Netzgeneration sind die Cross Connect Systeme [1] [2].

Probleme bestehen heute noch darin, die Leistungsfähigkeit bestimmter Baueinheiten der Netzknoten, z. B. auch der Koppelfelder, an die der Übertragungsnetze heranzuführen. Das Koppelfeld ist im übertragenen Sinne ein "Umschlagplatz" für die Datenpakete der über den Netzknoten geleiteten Nutzsignalströme: Informationen werden gebündelt oder neu konfiguriert und weiter- oder umgeleitet oder verteilt. Bekannte Ausführungen derartiger Koppelfelder bestehen im wesentlichen aus den folgenden Funktionsgruppen:

• - Pulsgenerator
  Aus einem Eingangsdatenstrom HDS (hochbitratiger Datenstrom) wird die Taktinformation für die Synchronisierung des gesamten Systems gewonnen. Zum Ansteuern der Seriell/Parallel- und der Parallel/Seriell-Wandler des Koppelfelds wird ein Steuerimpuls erzeugt, der eine feste Phasenbeziehung zum Zeitmultiplexrahmen des HDS hat.
• - Seriell/Parallel-Wandler
  Aus den seriell übertragenen Eingangs-HDS werden die einzelnen Datenblöcke oder Teildatenströme TDS selektiert und in Parallel-Übertragung an die Funktionsgruppe zur adressierten Durchschaltung bzw. Verteilung weitergegeben.
• - Schalterfeld
  Jeder TDS wird durch einen entsprechend seiner Adres­ sierung vom Netzmanagement gesteuerten Schaltvorgang vom Eingangsanschluß zu einem der Ausgangsanschlüsse geleitet.
• - Parallel/Seriell-Wandler
  Die TDS werden wieder bzw. neu zu HDS zusammengefaßt und in serieller Übertragung an Teilnehmerendstellen oder an weiterführende Übertragungsleitungen übergeben.
• - Schalterfeld-Steuerung
  Sie steuert die Schaltvorgänge im Schalterfeld in Abhängigkeit von den Steuerinformationen des Netzmanagement-Systems und damit den Weg jedes TDS zu einem Parallel/Seriell-Wandler am Ausgang des Koppelfelds.

Da das Koppelfeld die HDS im Takt ihrer Zeitmultiplexrahmen und entsprechend der Übertragungsgeschwindigkeit im Netz verarbeiten muß, sind in den Funktionsgruppen Wandler und - je nach Schaltungsaufbau - auch im Schalterfeld schnelle Schaltvorgänge und Zustandsänderungen erforderlich, verbunden mit einer großen Zahl und Varianz der möglichen Verknüpfungen.

Die herkömmlichen Halbleiter-Bauelemente auf Silizium- und Gallium-Arsenid-Basis stoßen hier an die Grenzen ihrer Leistungsfähigkeit. Darüber hinaus ist bei den hochbitratigen komplexen Systemen aus Raum- und Platzgründen eine extreme Integrationsdichte unumgänglich. Diese Forderung kann mit Halbleiter-Technik - in diskretem wie mit integriertem Schaltungsaufbau - nur noch bedingt bzw., z. B. bei Cross Connect Systemen, in keiner dem modernen Standard entsprechenden Weise erfüllt werden. Hinzu kommen die zu hohe Verlustleistung und Leitungsverluste und das Problem der mit der Systemgröße anwachsenden Laufzeitunterschiede.

Einen Ausweg kann hier die Supraleitungstechnik bieten. Nach diesem Prinzip aufgebaute elektronische Bauelemente können extrem schnelle Digitalsignale verarbeiten. So wurden - unter Verwendung von Tieftemperatur-Supraleitern - z. B. logische Speicherelemente realisiert, deren Schaltzeiten im Bereich nur weniger ps liegen. Die Verlustleistung dieser Elemente ist nicht höher als etwa 1 µW. Weitere bekanntgewordene Beispiele sind Analog/Digital-Wandler, Schieberegister und auch schon Mikroprozessoren. Mit supraleitenden Mikro­ streifenleitungen werden Signale dispersionslos übertragen. Wesentlicher Nachteil des Prinzips und Grund dafür, daß sich Bauelemente in Tieftemperatur-Supraleitungstechnik bisher nicht in breitem Maß durchsetzen konnten, ist der hohe Aufwand für Erzielung und Aufrechterhaltung der niedrigen Betriebstemperatur.

Hier eröffnet die Hochtemperatur-Supraleitung neue Möglichkeiten. Das Problem des Temperatur-Regimes ist weniger gravierend bzw. kann - in Abhängigkeit vom Anwendungsfall - in der Betrachtung hintan gestellt werden. Die Betriebstemperatur von - heute - etwa 77 K kann mit einfachen und kostengünstigen Kühlsystemen aufrechterhalten und abgesichert werden.

Das Gebiet ist jedoch neu. Mit Hochtemperatur-Supraleitern konnten bisher erst wenige Bauelemente realisiert werden, z . B. SQUID′s, Verbindungsleitungen, Verzögerungsleitungen und Kryotrons. Bauelemente mit den schnellen Zustandsänderungen, wie sie für die Verarbeitung der hochbitratigen Datenströme in den zukünftigen digitalen Übertragungsnetzen notwendig sind, gibt es in Hochtemperatur-Supraleitungstechnik noch nicht.

Der Erfindung liegt die Aufgabe zugrunde, ein Koppelfeld für Netzknoten in hochbitratigen digitalen Übertragungssystemen mit elektronischen Bauelementen in Hochtemperatur- Supraleitungstechnik aufzubauen, die sich durch extrem schnelle Zustandsänderungen für Schaltvorgänge und Logik- Operationen im GHz-Bereich auszeichnen und bzw. oder den Aufbau von integrierten Schaltungen hoher Integrationsdichte erlauben.

Diese Aufgabe wird erfindungsgemäß mit den im kennzeichnenden Teil des Hauptanspruchs angegebenen Merkmalen gelöst. In den Unteransprüchen werden bevorzugte Ausführungsformen und Details beschrieben.

Die erfindungsgemäße Lösung vereint Bauelemente unterschiedlicher Charakteristika und Aufgaben unter dem gemeinsamen Gesichtspunkt "Aufbau des Koppelfelds als weitgehend konfektionierter Chip-Baustein in Hochtemperatur-Supraleitungstechnik", d. h. komplett aufgebaut aus HT_c-Bauelementen. Der Chip- Baustein vereint die neuen Schalter und Speicher mit steilstflankiger Charakteristik mit ebenfalls neuen Schaltern mit vergleichsweise geringerer Arbeitsgeschwindigkeit und wird mit den - im vorhergehenden nur kurz erwähnten - bekannten weiteren Bauelementen in HT_c-Technik, wie Verbindungsleitungen und Verzögerungsglieder, ergänzt.

Die Vorteile der Erfindung bestehen - wie beabsichtigt - in der möglichen hohen Integrationsdichte, verbunden mit einer wirkungsvollen Reduzierung der bei den Lösungen des Stands der Technik unvermeidlichen Leitungsverluste, Verlustleistung und Laufzeitunterschiede und in der weitgehenden Beseitigung von Dispersionserscheinungen.

Die Erfindung wird im folgenden an Hand von Ausführungs­ beispielen näher erläutert. In den zugehörigen Zeichnungen zeigen

Fig. 1 Prinzip-Schaltbild eines Koppelfelds für hochbitratige Datenströme,

Fig. 2 Seriell/Parallel-Wandler, Ausschnitt,

Fig. 3 Schalterfeld,
a) Anordnung der Leitungen und Schalter (Ausschnitt),
b) Schalter

Fig. 4 Parallel/Seriell-Wandler, Ausschnitt,

Fig. 5 Koppelfeld mit Speicher-Register,

Fig. 6 Schaltung mit Verzögerungsgliedern zur Steuerung der Wandlerschalter,

Fig. 7 Schaltung der Speicher-SQUIDs,

Fig. 8 Einkontakt-SQUID-Schalter,
a) Schaltskizze,
b) Prinzipieller Aufbau,

Fig. 9 Speicherbaustein mit Einkontakt-SQUID,
a) Schaltskizze,
b) magnetisches Zustandsdiagramm,

Fig. 10 Dreidimensionaler HT_c-Schalter,

Fig. 11 HT_c-Schalter in planarer Bauweise.

Fig. 1 zeigt die im vorliegenden Kontext wesentlichen Funktionsgruppen des Koppelfelds und ihre gegenseitige Zuordnung.

Jeder der in serieller Übertragung aus verschiedenen Richtungen des Netzes an den Eingängen E₁ bis E_n anlangenden Datenströme HDS wird auf einen Seriell/Parallel-Wandler 1 geleitet. Die Wandler 1 trennen die HDS in die einzelnen Teildatenströme TDS auf. Im Schalterfeld 2 werden die Eingangs-TDS zu den ihrer Adressierung entsprechenden Ausgängen durchgeschaltet. Die im Schalterfeld parallel verarbeiteten Nutzsignale werden dann als neue HDS - in gleicher oder in geänderter Konfiguration - über die Parallel/Seriell-Wandler und die Ausgänge A₁ bis A_m an Teilnehmer-Endstellen oder an weiterführende Leitungen übergeben.

Vom Pulsgenerator 4 wird unter Verwendung des Rahmentakts im Zeitmultiplexrahmen der HDS ein Steuerimpuls SI erzeugt, mit dem das die Wandler 1 und 3 synchronisiert bzw. synchron gehalten werden (Takt- und Rahmensynchronisation).

Die Schaltfunktionen im Schalterfeld 2 werden durch die Schalterfeldsteuerung 5 bewirkt.

Der Seriell/Parallel-Wandler 1 in Fig. 2 ist aus einer Kette von SQUID-Schaltern 6 und Verzögerungsgliedern 7 aufgebaut. Die Signallaufzeit in den Verzögerungsgliedern 7 entspricht etwa der Impulsdauer eines Bits im HDS.

Mit dem Steuerimpuls SI werden die SQUID-Schalter 6 quasi gleichzeitig getaktet.

Die Schaltung des Wandlers ist so ausgelegt, daß jeweils ein HDS-Pulsrahmen vollständig eingelesen wird und dann die TDS an die parallelen Ausgänge übergeben werden.

Fig. 3 zeigt das Schalterfeld 2 als eine der beiden grundsätzlichen Varianten der TDS-Leitung und -Verteilung zum Aufbau der Ausgangs-HDS. An den Kreuzungspunkten der Leitungen 8 und 9 sind Schalter 10 angeordnet. Die Schalter 10 sind jeder einzeln mit der Schalterfeldsteuerung 5 verbunden und werden unabhängig voneinander durch Steuersignale betätigt. Die möglichen Nutzsignal-Wege über einen solchen Kreuzungspunkt und Schalter verdeutlicht Fig. 3a: Bei geöffnetem Schalter erfährt das Signal keine Richtungsänderung und gelangt in der Leitung 8 von E nach a oder in der Leitung 9 von e nach A; bei geschlossenem Schalter 10 wird ein Signal von E nach A transportiert, also von der Leitung 8 auf die Leitung 9 (zu einem Ausgang) umgelenkt.

Für jeden TDS wird, um ihn zu dem seiner Adressierung entsprechenden Ausgangsanschluß zu leiten, durch Schaltsignal von der Schalterfeldsteuerung ein bestimmter Schalter des Schalterfelds betätigt.

Das Prinzip erlaubt es, blockierungsfrei jeden beliebigen Eingangs-TDS auf jeden beliebigen TDS-Ausgang bzw. einen Eingangs-TDS auf mehrere Ausgänge zu verteilen.

Der Parallel/Seriell-Wandler 3 nach Fig. 4 besteht - wie der Wandler 1 - aus einer Kette von SQUID-Schaltern 11 und Verzögerungsgliedern 12. Auch hier entspricht die Laufzeit des Nutzsignals im Verzögerungsglied etwa der Impulsdauer eines Bits im HDS, und der Steuerimpuls SI taktet die SQUID- Schalter gleichzeitig. Es wird nacheinander immer jeweils ein vollständiger Pulsrahmen geladen und ausgelesen.

Über die Verzögerungsglieder 7 und 12 in den Wandlern 1 und 3 lassen sich, durch entsprechende Dimensionierung, auch Laufzeitunterschiede im Schalterfeld 2 ausgleichen.

Bei dem hier beschriebenen Koppelfeld sind gemäß der vorliegenden Erfindung die Steuerimpuls-Leitungen, die Verzögerungsglieder, die Wandler 1 und 3 und das Schalterfeld 2 komplett als integrierte Schaltung in Hochtemperatur- Supralleittechnik aufgebaut.

Fig. 5 zeigt die andere Variante des erfindungsgemäßen Koppelfelds. Das Prinzip der gesteuerten Nutzsignalweg- Bildung über ein Schalterfeld wird hier durch das Speichern von Informationen in supraleitenden Schleifen und das vom Netzmanagement sequentiell gesteuerte Auslesen aus den Speichern ersetzt.

Das Koppelfeld besteht bei dieser Lösungsvariante im wesentlichen aus

• - den eingangsseitigen Seriell/Parallel-Wandlern 1,
• - einer Baueinheit 2.1, 2.2, 2.3 mit den Funktionen Speichern, Signalverteilung und Parallel/Seriell-Wandlung (Ausgang),
• - einer Zeitsteuerung 1.1 für die Schalter der Wandler 1,
• - dem Schalterfeld 2 mit der Schalterfeldsteuerung 5 und der Zeitsteuerung 5.1 für die SQUID-Speicher sowie
• - dem Pulsgenerator 4.

Die Eingangs-HDS werden über die Seriell/Parallel-Wandler 1 bitweise in das Speicherregister 2.1 eingelesen. Die zeitliche Abfolge wird über die Zeitsteuerung 1.1 vorgegeben, die aus einer Kette von Verzögerungsgliedern 13 und Abzweigen zu den SQUID-Schaltern 6 der Wandler 1 besteht, über die der vom Pulsgenerator 4 erzeugte Steuerimpuls SI geführt wird. Er bewirkt die Zustandsänderung der SQUID-Schalter 6 nach­ einander im vorgegebenen zeitlichen Abstand.

Die Speicherinhalte werden dann über die Funktionsgruppen Signalverteilung 2.2 und Parallel/Seriell-Wandlung 2.3 entsprechend der Adressierung selektiert und zu neuen TDS und HDS zusammengesetzt, die an die Koppelfeld-Ausgänge A_{1 . . . m} übergeben werden. Die Auswahl der auszulesenden Nutzsignale, die zeitliche Abfolge des Auslesens und die Verteilung auf die vorgegebenen Ausgänge und damit der Aufbau der neuen Datenpakete und Zeitmultiplexrahmen wird über das Schalterfeld 2 gesteuert. Dessen Schalter werden taktabhängig (Zeitsteuerung 5.1) von der adreßabhängigen Schalterfeld­ steuerung 5 betätigt und leiten Steuerimpulse SP zu den einzelnen Speicher-SQUIDs.

Das Schalterfeld 2 dient hier also nicht der Nutzsignal- Leitung, sondern der variablen Übertragung von Steuerimpulsen zu den vorgegebenen Speicher-SQUIDs. Es ist trotzdem in bezug auf den Aufbau und die Funktionsweise identisch mit dem Schalterfeld gemäß der ersten Lösungsvariante.

Das Prinzip wird nochmals an Hand von Fig. 6 und 7 verdeutlicht. Im Unterschied zu der Anordnung nach Fig. 2 sind die Verzögerungsglieder 13 für die Wandler 1 hier nicht im Nutzsignalweg, sondern in der Leitung für den Steuerimpuls SI vorgesehen und ergeben die Zeitsteuerung 1.1 für die Wandlerschalter. Die Verzögerungsglieder 13 werden gemäß der Erfindung als passive Bauelemente in Hochtemperatur- Supraleitungstechnik , z. B. als Leitungsabschnitte, ausgeführt und weisen damit eine minimale Dispersion auf. Eine Hybridlösung mit Verstärkern als Verzögerungsglieder wäre denkbar. Das böte den Vorteil der besseren Entkopplung und der größeren verfügbaren Leistung am Schaltelement. In beiden Fällen erfolgt die Verzögerung durch die Laufzeit im Verzögerungsglied.

In Fig. 7 ist erkennbar, wie die Leitungsverknüpfungen in der Baueinheit Speicherregister/Signalverteilung/Ausgangs­ wandler 2.1, 2.2, 2.3 aufgebaut sein können. Jeder Schalter 6 eines Eingangswandlers 1 übergibt die über ihn geschalteten Signale an alle Speicher-SQUIDs 14, mit denen er jeweils über eine Koppelschleife 15 verbunden ist. An jeden Schalter 6 sind so viele Speicher 14 gekoppelt, wie HDS-Ausgänge A_{1 . . . n} vorhanden sind. Mit einem Steuerimpuls SP wird das Auslesen eines Speicherinhalts für eine bestimmte Adresse bewirkt. Speicherinhalte, die nicht ausgelesen werden, werden beim Einlesen der folgenden Bitsequenz überschrieben.

Die in der gesteuerten zeitlichen Abfolge, d. h. nacheinander aus den verschiedenen Speicherbausteinen ausgelesenen Speicherinhalte ergeben die Ausgangs-Datenpakete und -HDS.

Auch bei dieser Lösungsvariante ist der Aufbau von Chip- Bausteinen in HT_c-Technik möglich. So ist ein modulares System denkbar, bei dem die Funktionsgruppen für die Nutzsignale und die für die Steuerimpulse jeweils zu einem integrierten Schaltungsbaustein zusammengefaßt sind. Die Modul-Bauweise wäre auch Grundlage für die flexible und kostengünstige Anpassung des Koppelfelds und damit des Netzknotens an unterschiedliche Netzparameter, z. B. in bezug auf Größe und Vermaschung, bei Neuaufbau und bei einer Erweiterung des Netzes.

Die Modul-Bauweise vereinfacht auch den Hybrid-Aufbau von Schaltungsbereichen unter Verwendung von aktiven Bau­ elementen, z. B. von Transistoren als Verzögerungsglieder in den Zeitsteuerungen 1.1 und 5.1.

In diesem Zusammenhang ist zu betonen, daß das Prinzip der zeitlichen Steuerung der Bit-Übergabe durch Anordnung von Verzögerungsgliedern in der Steuerimpuls-Leitung der Eingangswandler auch bei der ersten Lösungsvariante der Erfindung anwendbar ist. Dadurch würden dort die Verzögerungsglieder 7 zwischen den Wandlerschaltern 6 entfallen.

Es ist auch denkbar und möglich, daß für bestimmte erhöhte Anforderungen auch die Schalter der Eingangswandler nicht nur über die Zeitsteuerung 1.1, sondern durch eine Anordnung aus Schalterfeld, Zeitsteuerung und Schaltersteuerung betätigt werden.

Eine weitere Variationsmöglichkeit besteht beim zweiten Lösungsprinzip darin, daß die Reihenfolge der Funktionen Speicherung und Signalverteilung und damit die Funktionsgruppen 2.1 und 2.2 umgetauscht werden können. Die Selektion und die Sequenzbestimmung findet dann schon beim Einlesen in die Speicherbausteine statt.

Fig. 8 zeigt einen Einkontakt-SQUID-Schalter, wie er in den Seriell/Parallel- und den Parallel/Seriell-Wandlern gemäß der Erfindung Verwendung findet.

Der Schalter besteht aus dem auf ein Substrat 16 in Dünn­ filmtechnik aufgebrachten supraleitenden Ring 17 mit der Induktivität L, in dem ein Josephson-Kontakt 18 und eine Koppelschleife 19 parallel geschaltet sind. Die Parameter des Einkontakt-SQUIDs sind so gewählt, daß die normierte Induktivität

l = 2 π L I_c/Φ₀ ≈ 10 . . . 20

beträgt; dabei sind
I_c kritischer Strom des Josephson-Kontakts,
Φ₀ 2,07·10^-15 Wb magnetisches Flußquantum.

In diesem Zustand ist die Induktivität des eingangsseitigen Zweigs

L_J = ℏ/2_e I_c

wesentlich kleiner als die Induktivität L der Ringleitung; dabei sind

ℏ = h/ 2π ≈ 1,05·10^-34 Js

mit h Plancksches Wirkungsquantum,
e = 1,6·10^-19 C Elementarladung.

Bei L_J<L werden die Eingangssignale nicht durchgeschaltet. Der Schalter wird durch Reduzierung des kritischen Stroms des Josephson-Kontakts geöffnet. Die Reduzierung wird durch einen optischen, einen magnetischen oder einen elektrischen Impuls bewirkt, im vorliegenden Beispiel auf optischem Wege über den Lichtwellenleiter 20.

Die Schalter-Steuerung erfolgt mit einer Taktfrequenz von z. B. 2,5/n GHz; dabei ist
n Anzahl der Kanäle.

Die SQUID-Schalter können so hohe Frequenzen verarbeiten, weil ihre Schaltzeit nur

τ ≈ L/R_N

beträgt; dabei ist
R_N Widerstand des Josephson-Elements im normalleitenden Zustand.

Die Schaltzeit beträgt für typische SQUID-Parameter

R_N ≈ 100 ps.

Auch der in Fig. 9 gezeigte erfindungsgemäße Speicher­ baustein basiert auf einem Einkontakt-SQUID. An den supraleitenden Ring 21 mit einem Josephson-Kontakt 18 sind bei dem Schaltbild in Fig. 9a die Nutzsignal-Leitung (Eingang) 22, die Ausgangsleitung 23 für Nutzsignale und die Ausleseimpuls-Leitung 23 angeschleift. (Diese Art der Kopplung wurde hier nur als ein Beispiel gewählt.) Wie Fig. 9b zeigt, befindet sich der Arbeitspunkt im Ausgangszustand "0" in der Mitte des stabilen Bereichs (Punkt A der Φ/Φ_e-Kennlinie). Ein Nutzsignal-Impuls schaltet das SQUID in den anderen stabilen Zustand "1" (Punkt B), und die Information wird gespeichert. Die gespeicherte Information kann durch Aufgabe eines Steuerimpulses SI mit etwas kleinerer Amplitude und umgekehrter Polarität ausgelesen werden.

Nur, wenn im Speicherbaustein eine logische "1" gespeichert ist, erscheint am Ausgang ein Spannungsimpuls, und die Anordnung ist auf logisch "0" zurückgesetzt.

In Fig. 9b bedeuten

Φ magnetischer Fluß im SQUID-Ring,
Φ_e extrem ausgeprägter magnetischer Fluß,
Φ_c kritischer magnetischer Fluß,
Φ_ec kritischer externer magnetischer Fluß.

In Fig. 10 und 11 werden HT_c-Schaltelemente für das erfindungsgemäße Schalterfeld (und für die Verwirklichung des erfindungsgemäßen Integrationsprinzips) mit im Vergleich zum SQUID-Schalter geringerer Ansprechgeschwindigkeit gezeigt.

Das Schema in Fig. 10 stellt die "dreidimensionale" Ausführung einer temperaturabhängig gesteuerten Schaltanordnung dar.

Mit 25 ist eine doppelseitige Leiterplatte bezeichnet, bestehend aus zwei Substratschichten und einer Grund­ metallisierung 26 in der mittigen Trennzone. Auf die beiden äußeren Platinenseiten sind die orthogonal zueinander verlaufenden Leitungen 27 und 28 aufgebracht. Durch die Bohrung 29 in der Platine ist ein Draht 30 geführt, der auf seinem durch die Bohrung verlaufenden Bereich mit einer Isolierschicht 31 und mit einer äußeren Schicht 32 aus einem Hochtemperatur-Supraleiter versehen ist. Die supraleitende Schicht 32 ist über Metallringe 33 und Lötungen 34 mit den beiden Leitungen 27 und 28 verbunden. Der Draht 30 ist außerhalb des Bohrungsbereichs mit einem gut wärmeleitenden Material 35 umgeben.

Wenn und solange die Temperatur der supraleitenden Schicht 32 unterhalb der Sprungtemperatur liegt, sind die beiden Leiter 27 und 28 supraleitend miteinander verbunden, und es besteht eine HF-Verbindung zwischen den beiden Leiterpaaren 26/27 und 26/28.

Wenn man durch den Draht 30 einen Strom leitet, erwärmt er sich auf der Strecke innerhalb der Bohrung und unterbricht die Kühlung der supraleitenden Schicht 32. Wenn die Sprungtemperatur des Supraleiters überschritten wird, tritt die Schicht in den normalleitenden Zustand mit dem um Größenordnungen höheren spezifischen elektrischen Widerstand. Die galvanische Verbindung zwischen den Leiterstreifen 27 und 23 und die HF-Verbindung zwischen den durch die Metalli­ sierungen 26, 27 und 28 gebildeten Leiterpaaren wird dadurch unterbrochen.

Der Durchmesser der Bohrung liegt zwischen 0,1 und 1 mm. Damit ist die Wärmekapazität der Anordnung sehr klein, und es kann auch hier - bei Erfordernis - eine hohe Schaltgeschwindigkeit erzielt werden. Um eventuell auftretende Reflexionen bei beiden Schaltzuständen gering zu halten, kann man im Verlauf der Leitungen 17 und 28 geeignete Kompensationsmittel vorsehen.

Das Schaltungsprinzip für doppelseitige Leiterplatten mit HF- Verbindung der beidseitigen Leiterbahnen über den Durchbruch kann mit supraleitenden und mit normalleitenden Leiterbahnen - aber auch mit einer Kombination von Supraleiter- Beschichtung auf der einen Seite und einem Normalleiter auf der anderen - realisiert werden. Wesentlich ist die supraleitende Beschichtung 32 des Heizdraht, unabhängig davon, ob in der jeweiligen Anwendung als herkömmlicher oder als Hochtemperatur-Supraleiter ausgewählt. Der Schalter bietet sich vor allem für diskret oder in Hybrid-Bauweise ausgeführte Schaltungen an, kann aber mit seinen speziellen Anwendungsmöglichkeiten und Vorteilen ein wichtiges Element im Kontext der vorliegenden Erfindung sein und trägt zur erhöhten Variabilität des Lösungsprinzips bei.

In Fig. 11 wird die planare Ausführungsform eines temperaturabhängig gesteuerten HT_c-Schalters gezeigt. Dabei sind 36 und 37 supraleitende Leiterbahnen, die galvanisch und - und HF-mäßig - verbunden sind, wenn die Temperatur des schmalen Streifens 38, der ebenfalls aus supraleitendem Material besteht, unterhalb der Sprungtemperatur liegt. Der Schalter ist dann geschlossen. Mit 39 ist ein Heizelement bezeichnet, das bei Stromdurchfluß die galvanische und HF-Verbindung über den Streifen 38 unterbricht.

Länge und Breite des Streifens ergeben sich aus dem Impedanzniveau, in dem die restliche Schaltung ausgeführt ist.

Diese Lösung ist besonders für erfindungsgemäße Schaltungsanordnungen in durchgängig supraleitendem und integriertem Aufbau prädestiniert.

Literatur

[1] Röker, W., und Nobbe, B.: Synchrone Digitale Cross Connectoren (SDXC). Fachbeiträge . . .?
[2] Wiechers, R.: Synchrone Digitale Hierarchie - ein neuer Standard verändert die Welt
[3] Nuss, M.C., u. a.: Propagation of terahertz bandwidth electrical pulses on YBA₂Cu₃O_7-x transmission lines on lanthanum aluminate. Appl. Phys. Lett. (22) 1989, Seite 2265 ff.

Claims (5)

1. Koppelfeld für Netzknoten in digitalen Übertragungs­ systemen, in dem die anlangenden hoch-bitratigen Datenströme (HDS) in unveränderter oder in geänderter Konfiguration ihrer Teil-Datenströme (TDS) auf weiterführende Signalwege durchgeschaltet und bzw. oder auf unterschiedliche Kanäle verteilt werden und in dem die selektive (adressierte) Durchschaltung und Weiterleitung durch ein zentrales Netzmanagement gesteuert wird, gekennzeichnet dadurch, daß folgende Baugruppen des Koppelfelds, vorzugsweise als integrierter Schalt­ kreis, in Hochtemperatur-Supraleitungstechnik aufgebaut sind:

• a) am Eingang Seriell/Parallel-Wandler (1) unter Verwendung vorzugsweise von Einkontakt-SQUIDs als Schalter,
• b) ein matrixartiges Schalterfeld (2) zum Durchschalten der TDS auf unterschiedliche Ausgänge, oder
• c) ein Speicher-Register (2.1) aus Einkontakt-SQUIDs zur Zwischenspeicherung der adressierten TDS beim Aufbau der Ausgangs-Pulsrahmen, das über ein matrixartiges Schalterfeld (5.1) zum Durchschalten von Steuersignalen gesteuert wird, wobei das Schalterfeld (2) für die Nutzsignale und das Schalterfeld (5.1) für die Steuersignale vorzugsweise im Aufbau identisch sind und von ebenfalls für beide identischen Steuerungseinheiten (5) gesteuert werden, und
• d) als Ausgang Parallel/Seriell-Wandler (3, 2.3), vorzugsweise mit Einkontakt-SQUIDs als Schalter.

2. Koppelfeld nach Anspruch 1, dadurch gekennzeichnet, daß die SQUID-Schalter (6, 11) der Wandler-Baugruppen in HT_c-Dünnschicht-Technik aufgebaut sind und daß in dem supraleitenden Ring (17) der SQUID-Anordnung ein Josephson-Element (18) und eine Koppelschleife (19) parallel geschaltet sind und der Zustand des Josephson- Elements (18) durch einen Impuls SI steuerbar ist, wobei der HDS

• - im supraleitenden Zustand des Josephson-Elements vom Eingang über das Josephson-Element (18) und direkt zum weiterführenden Ausgang fließt und
• - im normalleitenden und damit ohmigen Zustand des Josephson-Elements, nach Vorgabe des Steuerimpulses, über die Koppelschleife (19) entsprechend der Impuls­ dauer ein oder mehrere TDS ausgekoppelt und zu den vorgegebenen Wegen des Schalterfelds (2) geleitet werden oder
  die TDS bitweise in die SQUIDs des Speicherregisters (2.1) eingelesen werden.

3. Koppelfeld nach Anspruch 1, dadurch gekennzeichnet, daß das Schalterfeld (2, 5.1) aus zueinander orthogonalen Leiterbahnen (27, 28) auf den Außenseiten einer doppel­ seitigen Substratplatine (25, 26) aufgebaut ist, die jeweils an den Kreuzungspunkten durch das Substrat hindurch galvanisch verbunden sind, wobei

• - durch eine Bohrung (29) in der Platine ein Leiterdraht (30) führt, der im Bereich der Bohrung nacheinander mit einer Isolierschicht (31) und mit einer Schicht (32) aus supraleitendem Material umgeben und außerhalb der Bohrung mit einem gut wärmeleitenden Material (35) beschichtet ist, und
• - die supraleitende Umhüllung (32) über Ringe (33) aus elektrisch leitendem Material und Lötungen (34) mit den Leiterbahnen (27, 28) auf der Platine (25) galvanisch verbunden ist und wobei
• - der Schalteffekt erzielt wird, indem bei Stromdurchfluß des Leiterdrahts (30) und Widerstandserwärmung im Bohrungsbereich die Supraleitfähigkeit der Umhüllung (32) aufgehoben und entsprechend den Steuerimpulsen die Verbindung zwischen den Leiterbahnen (27, 28) durch den erhöhten ohmschen Widerstand unterbrochen ist bzw., bei Abbruch der Erwärmung, wieder vorhanden ist.

4. Koppelfeld nach Anspruch 1, dadurch gekennzeichnet, daß das Schalterfeld (2, 5.1) in planarer Bauweise auf einer Substratplatine ausgebildet ist, wobei

• - eine Schaltstelle aus einem gegenüber den Leiterbahnen (36, 37) schmalen Verbindungssteg (38) besteht, in dessen Bereich ein Heizelement (39) angeordnet ist, und
• - die Schaltstelle ist, in Abhängigkeit von den entsprechenden Steuerungsimpulsen, supraleitend und damit geschlossen, wenn durch das Heizelement (39) kein elektrischer Strom fließt, und
• - sie ist geöffnet, wenn und solange Strom durch das Heizelement (39) fließt und den Stegbereich erwärmt.

5. Koppelfeld nach Anspruch 1, dadurch gekennzeichnet, daß das Speicher-SQUID als Ring (21) mit einem Josephson- Element (18) und mit vorzugsweise induktiver Kopplung der Anschlußleitungen für Nutzsignale (22, Eingang, und 23, Ausgang) und für Auslese- bzw. Taktsignale (24) ausgeführt ist, wobei

• - eine Information durch Überschreiten des kritischen Stroms des Josephson-Elements (18) gespeichert wird und
• - eine gespeicherte Information durch Einkoppeln eines Taktimpulses, mit umgekehrter Polarität, gelesen wird.