DE4021587A1 - Integrierter koppelfeldbaustein - Google Patents

Description

Die Erfindung betrifft einen integrierten Koppelfeldbau­ stein, bei dem durch Anlegen einer Adresse an Adreßein­ gängen des Bausteins ein vorbestimmter Dateneingang mit einem vorbestimmten Datenausgang leitend verbunden wird.

Bekannte (handelsübliche) Bausteine dieser Art haben nicht für alle Anwendungsfälle die erforderliche Kapazi­ tät, so daß eine Kaskadierung mehrerer identischer Bau­ steine vorgenommen werden muß.

Bei der Kaskadierung auf einer Leiterplatte ist darauf zu achten, daß die Verbindungen (Leiterbahnen) der Bausteine untereinander möglichst kurz werden, um zum Beispiel Re­ flexionen klein zu halten und eine dichte Bestückung zu erreichen. Weiterhin ist darauf zu achten, daß sich mög­ lichst wenige Leiterbahnen kreuzen, um die Störbeeinflus­ sung und die Kosten gering zu halten.

Werden zwei bekannte und identische Koppelfeldbausteine vom Typ MxN zu einem Koppelfeld Mx2N kaskadiert, bei de­ nen zum Beispiel alle M Dateneingänge auf einer Seite ih­ res rechteckigen Gehäuses angebracht sind, müssen ent­ sprechende Dateneingänge miteinander verbunden werden. Diese verbundenen Dateneingänge sind gleichzeitig die Da­ teneingänge eines Koppelfeldes, das doppelt soviele (2N) Datenausgänge hat wie jeder Einzelbaustein für sich gese­ hen. Bei der Verbindung entsprechender Dateneingänge der beiden Einzelbausteine miteinander wächst - wie man sich leicht überlegt - die Zahl der Überschneidungen von Lei­ terbahnen mit dem Quadrat der Anzahl M der Eingänge.

Schließlich können die Längen der Leiterbahnen ein Mehr­ faches der Gehäuseabmessungen der Einzelbausteine betra­ gen.

Der Erfindung liegt die Aufgabe zugrunde, eine prinzi­ pielle Gestaltung für einen integrierten Koppelfeldbau­ stein der eingangs genannten Art anzugeben, bei dem die Kaskadierung von identischen Bausteinen auf einer Leiter­ platte wesentlich weniger Überschneidungen von Leiterbah­ nen erfordert und bei dem Leiterbahnen wenigstens teil­ weise wesentlich kürzer sein können als bei der Kaskadie­ rung bekannter Bausteine.

Diese Aufgabe wird durch folgende Merkmale gelöst:
1.1. Der Koppelfeldbaustein enthält eine mitintegrierte Adressenkorrekturschaltung.
1.2. Die Adressenkorrekturschaltung hat einen oder mehre­ re Steuereingänge, über die mit Steuersignalen der Schaltzustand der Adressenkorrekturschaltung festge­ legt wird.

Bei der Erfindung wird von der Erkenntnis ausgegangen, daß kürzeste Verbindungen zwischen zwei identischen Kop­ pelfeldbausteinen und die geringste Anzahl von Über­ schneidungen dann zu erreichen sind, wenn auch nicht ein­ ander entsprechende Dateneingänge miteinander verbunden werden können. Damit dann aber bei der Kaskadierung von zum Beispiel zwei Bausteinen beide Bausteine so wirken, als seien entsprechende Dateneingänge miteinander verbun­ den, wird bei einem der beiden Bausteine die Adressenkor­ rekturschaltung durch ein Steuersignal in einen Schaltzu­ stand gebracht, in dem sie die angelegten Adressen einer Transformation unterwirft, die einer vorbestimmten Umnu­ merierung der Dateneingänge gleichkommt.

Die Zahl der Schaltzustände, in die die Adressenkorrek­ turschaltung durch die Dauersignale gebracht werden kann, ist identisch mit der Zahl der in Frage kommenden Mög­ lichkeiten, einander nicht entsprechende Dateneingänge zweier Bausteine ohne Überkreuzungen zu verbinden. Diese Zahl der Möglichkeiten hängt wiederum von der Anzahl der wesentlich voneinander verschiedenen relativen Lagen zweier Bausteine auf der Leiterplatte ab. In Frage kommen z. B. bei rechteckigen Bausteinen nur relative Lagen, die durch Translation und Drehung auseinander hervorgehen. Bei den Drehungen handelt es sich um Drehungen, die Viel­ fache von 90° betragen und die um zueinander senkrechte Hauptachsen des Bausteins erfolgen.

Bei einem rechteckigen Koppelfeldbaustein kann die Adres­ senkorrekturschaltung besonders einfach werden, wenn er so konstruiert ist, daß sich gleichviele Dateneingänge auf zwei gegenüberliegenden Seiten des Bausteins befin­ den. Werden die Dateneingänge der einen Seite dann mit einer geraden Binäradresse angesprochen und die der ande­ ren Seite mit einer ungeraden, so braucht die Adressen­ korrekturvorrichtung zum Zweck der Kaskadierung nur Bits an bestimmten Stellen der Adressen zu invertieren.

Anhand von Ausführungsbeispielen und anhand der Figuren soll die Erfindung nun näher beschrieben werden.

Es zeigen

Fig. 1 schematisch zwei erfindungsgemäße Koppelfeldbau­ steine vor ihrer Kaskadierung auf der gleichen Seite ei­ ner Leiterplatte sowie die erforderliche Wirkungsweise der Adressenkorrekturschaltung und

Fig. 2 die gleiche Situation mit dem Unterschied, daß ein Koppelfeldbaustein auf der Vorder- und einer auf der Rückseite der Leiterplatte liegt.

Die Fig. 1a) und 1b) zeigen symbolisch zwei identische Koppelfeldbausteine K und K gemäß der Erfindung vor ihrer Kaskadierung auf einer Leiterplatte. Zur Unterscheidung der beiden Bausteine sind die Bezugszeichen des in Fig. 1b) dargestellten Bausteins unterstrichen. Der Bau­ stein nach Fig. 1a) hat z. B. vier Dateneingänge E1, E2, E3 und E4, einen Datenausgang A sowie zwei Adreßeingän­ ge 1. Über einen Zusatzanschluß 2, an den ein Dauersignal anlegbar ist, wird der Schaltzustand einer Adressenkor­ rekturschaltung 3 festgelegt, die auf dem gleichen Chip integriert ist wie alle anderen Bestandteile (Adressende­ coder, Schalter zum Durchschalten u. a.) des Koppelfeld­ bausteines K. Entsprechendes gilt für den Baustein K nach Fig. 1b). Die Lage des Bausteines K nach Fig. 1b) ist aus der Lage des Bausteins K nach Fig. 1a) durch eine Trans­ lation nach rechts hervorgegangen.

Bei der Kaskadierung der Koppelfeldbausteine K und K wer­ den die sich gegenüberliegenden Eingänge E2 und E1 sowie die Eingänge E4 und E3 unmittelbar miteinander verbun­ den. Die Leitungen für die Eingänge E1 und E2 werden durch eine Durchbohrung der Leiterplatte geführt und auf deren Rückseite kreuzungsfrei miteinander verbunden. Gleiches gilt für die Eingänge E3 und E4. Die Gesamtan­ ordnung hat nach der Kaskadierung der Bausteine K und K vier Eingänge und zwei Ausgänge.

Durch Anlegen einer binären Null am Zusatzanschluß 2 des Koppelfeldbausteins K nach Fig. 1a) wird dieser durch die in der Spalte K der Fig. 1c) angegebenen binären Adressen adressierbar, und zwar bedeutet die Adresse 00, daß der Eingang E1 mit dem Ausgang A verbunden wird. Entsprechen­ des gilt für die Eingänge E2 bis E4 und die weiteren in der Spalte K angegebenen zweistelligen binären Adressen.

An den Zusatzanschluß 2 des Koppelfeldbausteins K nach Fig. 1b) wird eine binäre Eins angelegt, die die Adres­ senkorrekturschaltung 3 in einen Zustand bringt, in dem sie die in Spalte K der Fig. 1c) angegebenen binären Adressen in die binären Adressen der Spalte K transfor­ miert, bevor sie an den Adressendecoder des Bausteins K gelegt werden. Fig. 1c) zeigt, daß bei Ansteuerung der miteinander verbundenen Dateneingänge gleiche Adressen an die Adressendecoder der Bausteine K und K gelegt werden. Die Adressenkorrekturschaltung des Bausteins K bewirkt gleichsam eine Unmumerierung seiner Eingänge: Der Ein­ gang E1 kann als Eingang E2 angesehen werden und umge­ kehrt. Entsprechendes gilt für den Eingang E3 bzw. E4.

Weiterhin zeigt Fig. 1c), daß die Transformation der Bi­ näradressen darin besteht, das Bit in der letzten Binär­ stelle zu invertieren. Die Adressenkorrekturschaltung 3 bzw. 3 ist folglich ein EXOR-Gatter, dessen einem Eingang beim Baustein K eine binäre Null und beim Baustein K eine binäre Eins zugeführt wird, während am anderen Eingang die letzte Binärstelle der Adressen für die Dateneingänge der Bausteine K oder K angelegt ist.

Ein weiteres Ausführungsbeispiel zeigt Fig. 2. Die Bedeu­ tung der Bezugszeichen ist die gleiche wie in Fig. 1. Der Baustein K - punktiert gezeichnet - befindet sich auf der Rückseite der Platine. Seine Lage ist aus der Lage des Bausteins K durch eine Translation nach rechts, eine wei­ tere Translation unter die Zeichenebene und durch eine Drehung von 180° um die Achse hervorgegangen, die die Seiten mit den Dateneingängen des Bausteins K halbiert.

Ergänzt wurde gegenüber der Fig. 1 die Andeutung, daß die Adressenkorrekturschaltung 3 bzw. 3 über zwei Steuerein­ gänge 2 bzw. 2 verfügt. Da zur Darstellung des ersten Ausführungsbeispiels nur ein Steuereingang erforderlich war, wurde der zweite nicht erwähnt.

Die Kaskadierung der Bausteine K und K auf einer Platine nach Fig. 2 wird nun auf folgende Weise vorgenommen: Über jeweils eine (unvermeidbare) Durchbohrung der Platine werden die Eingänge E2 und E3 bzw. E4 und E1 miteinander verbunden. Durch weitere Bohrungen lassen sich die Ein­ gänge E1 und E4 bzw. E3 und E2 ebenfalls kreuzungsfrei miteinander verbinden.

Wie im ersten Beispiel muß auch jetzt die Adressenkor­ rekturschaltung 3 des Bausteins K so wirken, daß nach der Adressentransformation seinem Adressendecoder die gleiche Adresse für einen Eingang zugeführt wird, wie die für ei­ nen Eingang des Bausteins K, wenn die beiden Eingänge miteinander verbunden sind. Werden die Eingänge des Bau­ steins K nach Fig. 2 mit der gleichen Binäradresse ange­ steuert wie die Eingänge des Bausteins K nach Fig. 1, so ergibt sich die Tabelle 2c). Aus ihr ist ersichtlich, was die Adressenkorrekturschaltung 3 zu leisten hat, nämlich alle Binärstellen der Adressen für den Baustein K zu in­ vertieren. Hierfür können zwei EXOR-Gatter vorgesehen werden, so daß sich die Ausführungsbeispiele nach Fig. 1 und Fig. 2 durch identische Bausteine realisieren lassen, die durch unterschiedliche Steuersignale für die Adres­ senkorrekturschaltungen gesteuert werden.

Hat ein Koppelfeldbaustein - wie der in Fig. 2 gezeigte - zwei Eingänge für die Adressenkorrekturschaltung 3, so können vier gleiche Bausteine mit wesentlich voneinander verschiedenen relativen Lagen zu einer Kaskade zusammen­ geschaltet werden. Die Adressenkorrekturschaltung hat dann entweder kein Bit, das erste Bit, das zweite Bit oder beide Bits der Binäradressen zu invertieren. Zur Un­ terscheidung der Ausgänge der Kaskade können die Steuer­ signale für die Adressenkorrekturschaltung verwendet wer­ den.

Die Übertragung der Ausführungsbeispiele auf Bausteine mit mehr Ein- und Ausgängen ist aufgrund der bisherigen Erläuterungen für den Fachmann naheliegend.

Claims (2)

1. Integrierter Koppelfeldbaustein (K), bei dem durch An­ legen einer Adresse an Adreßeingängen (1) des Bausteins ein vorbestimmter Dateneingang (E1, E2, E3, E4) mit einem vorbestimmten Datenausgang (A) leitend verbunden wird, gekennzeichnet durch folgende Merkmale:
1.1. der Koppelfeldbaustein (K) enthält eine mitinte­ grierte Adressenkorrekturschaltung (3),
1.2. die Adressenkorrekturschaltung (3) hat einen oder mehrere Steuereingänge (2), über die mit Steuersi­ gnalen der Schaltzustand der Adressenkorrekturschal­ tung (3) festgelegt wird.

2. Koppelfeldbaustein nach Anspruch 1, dadurch gekennzeichnet, daß bei rechteckiger Form des Koppelfeldbausteins (K) sich gleichviele Dateneingänge (E1, E3; E2, E4) auf zwei gegenüberliegenden Seiten des Koppelfeldbausteins (K) be­ finden und daß die Dateneingänge der einen Seite (E2, E4) mit geraden Binäradressen und die Dateneingänge der ande­ ren Seite (E1, E3) mit ungeraden Binäradressen ansprech­ bar sind.