DE4219935C2 - Verfahren zur Herstellung eines Feldeffekttransistors - Google Patents

Verfahren zur Herstellung eines Feldeffekttransistors

Info

Publication number
DE4219935C2
DE4219935C2 DE4219935A DE4219935A DE4219935C2 DE 4219935 C2 DE4219935 C2 DE 4219935C2 DE 4219935 A DE4219935 A DE 4219935A DE 4219935 A DE4219935 A DE 4219935A DE 4219935 C2 DE4219935 C2 DE 4219935C2
Authority
DE
Germany
Prior art keywords
mask
semiconductor layer
gate
metallization
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4219935A
Other languages
English (en)
Other versions
DE4219935A1 (de
Inventor
Dietrich Dr Ristow
Felix Raisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE4219935A priority Critical patent/DE4219935C2/de
Publication of DE4219935A1 publication Critical patent/DE4219935A1/de
Application granted granted Critical
Publication of DE4219935C2 publication Critical patent/DE4219935C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/806—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Das vorliegende Verfahren betrifft die Herstellung eines Feldeffekttransistors, bei dem für die ohmschen Kontakte von Source und Drain und den Schottky-Kontakt von Gate eine gemeinsame Metallisierung aufgebracht wird.
Bei Feldeffekttransistoren (zum Beispiel MESFET, HEMT) ist das Gate möglichst nahe an Source zu lokalisieren. Die Source-Metallisierung bildet einen Ohm-Kontakt (einen lei­ tenden Übergang zwischen Metall und Halbleiter) auf dem Halbleitermaterial. Die Metallisierung für Gate bildet einen Schottky-Kontakt (das heißt einen bei einer Strom­ richtung sperrenden Übergang zwischen der Metallelektrode und dem Halbleitermaterial). Deshalb ist im allgemeinen das Gate-Metall separat von dem für Source und Drain ver­ wendeten Ohm-Metall aufzubringen. Durch die Justierung der beiden Metallsorten für die drei Elektroden zueinander ent­ steht eine durch die Justiergenauigkeit der Lithographie­ technik vorgegebene Streuung in der Positionierung und damit auch eine Streuung der elektrischen Parameter des Transistors.
Der Betrag der Streuung wird durch Selbstjustierverfahren vermindert. Aus der EP 00 34 729 ist ein solches selbstju­ stierendes Verfahren bekannt. Dabei wird im Bereich des aufzubringenden Ohm-Metalls unter Verwendung einer Lack­ maske in Phototechnik zunächst Germanium in das Halblei­ termaterial (Galliumarsenid) implantiert. Diese Implantate werden ausgeheilt. Unter Verwendung einer weiteren Maske mit Öffnungen im Bereich von Source, Gate und Drain wird dann eine allen drei Elektroden gemeinsame Metallschicht oder Metallschichtfolge ganzflächig aufgebracht und struk­ turiert. In einem nachfolgenden Sinterprozeß bildet sich dann infolge der Germanium-Implantation im Source- und Drain-Gebiet ein leitender Kontaktübergang (ohmscher Kon­ takt) zwischen Metall und Halbleiter. Im Gate-Gebiet sin­ tert das Metall ebenfalls, aber weil Germanium fehlt, bil­ det sich ein Schottky-Kontakt. Auf diese Weise sind die Abstände der Metallkontakte zwischen Source und Gate bzw. zwischen Gate und Drain durch nur einen Phototechnik­ schritt bestimmt, und dementsprechend ist die Streuung der Transistorparameter reduziert. Weil nur eine Metallschicht­ folge im Transistor verwendet wird, ist das Problem der Elektromigration minimiert.
Das beschriebene selbstjustierende Verfahren hat folgende Nachteile: Es werden noch zwei Phototechnikschritte be­ nötigt. Dadurch wirkt sich die Streuung der Position des germaniumimplantierten Gebietes noch auf die Streuung der elektrischen Transistorparameter aus. Das Ausheilen der Germaniumimplantation erfordert Temperaturen über 800°C. Die Verwendung von epitaktisch hergestellten aktiven Schichten (zum Beispiel beim HEMT) ist dadurch in Frage gestellt, weil das Dotierungsprofil bei solch hohen Tem­ peraturen unter Umständen nicht erhalten bleibt.
In den Veröffentlichungen von T.Hori in IEEE Electron Device Letters 9, 300 bis 302 (1988) und in IEDM 89, 777 bis 780 sind Verfahren zur Herstellung von MOSFETs mit sogenannter LATID-Struktur beschrieben. Auf einem Substrat wird ganzflächig eine SiO₂-Schicht aufgebracht und darauf die strukturierte Gate-Metallisierung. In das p-dotierte Substrat wird eine n--Implantierung in zwei verschiedenen gegensinnig gerichteten Einfallswinkeln in der Ebene senkrecht zur Substratoberfläche und parallel zum Abstand von Source und Drain vorgenommen. Damit werden n-dotierte Bereiche hergestellt, die teilweise unter die Gate-Metallisierung reichen. Eine senkrechte n⁺-Implantierung, ggf. unter Verwendung von Spacern, bildet hoch n-dotierte Bereiche lateral zu der Gate-Metallisierung.
Aufgabe der vorliegenden Erfindung ist es, ein verbesser­ tes selbstjustierendes Verfahren für die Herstellung eines Feldeffekttransistors anzugeben, bei dem die für einen ohmschen Metall-Halbleiterkontakt vorgesehenen Bereiche selbstjustiert zum Gatebereich hergestellt werden.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Weitere Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Es folgt eine Beschreibung des erfindungsgemäßen Verfah­ rens anhand der Fig. 1 bis 10, die einen Feldeffekt­ transistor im Querschnitt jeweils nach verschiedenen Ver­ fahrensschritten darstellen.
Das erfindungsgemäße Verfahren geht von einer für die ak­ tive Schicht des Gate-Bereiches vorgesehenen Halbleiter­ schicht 4 oder Halbleiterschichtfolge aus, die auf oder in einem, vorzugsweise semiisolierenden, Substrat 1 herge­ stellt ist. Auf dieser Halbleiterschicht 4 wird zunächst eine Maske 2 aufgebracht, die Öffnungen im Bereich der herzustellenden Source S, Gate G und Drain D (siehe Fig. 1) besitzt. Anschließend wird Material, das für die Erzeu­ gung von ohmschen Kontakten zwischen Metall und Halbleiter­ material geeignet ist, im Bereich von Source und Drain auf oder in die Halbleiterschicht 4 gebracht. Im Fall eines Galliumarsenid-Substrates und einer Halbleiterschicht 4 im Galliumarsenid-Materialsystem kann dieses Material zum Bei­ spiel Germanium sein. Der Einfachheit halber wird daher im folgenden dieses Material kurz als Germanium bezeichnet. Damit im Gate-Bereich ein Schottky-Kontakt hergestellt werden kann, wird dafür gesorgt, daß dieses Germanium die Oberfläche der als aktive Schicht vorgesehenen Halbleiter­ schicht 4 im Bereich des Gate nicht erreicht. Zu diesem Zweck wird das Germanium in einer zur Halbleiterschicht 4 schrägen Einfallsrichtung aufgebracht. Die Maske 2 ist so dick und die Öffnung für den Gate-Bereich so schmal, daß bei geeigneter Wahl des Winkels der Einfallsrichtung die Maske 2 die Oberfläche der Halbleiterschicht 4 in der für das Gate vorgesehenen Öffnung der Maske 2 abschirmt. Es er­ reicht daher kein Germanium die aktive Schicht im Bereich des herzustellenden Gate. In Fig. 2 sind für das Germa­ nium zwei verschiedene schräge Einfallsrichtungen durch die Pfeile bezeichnet. Die Verwendung zweier verschiedener Einfallsrichtungen in einer Ebene, die durch eine Senk­ rechte auf der Halbleiterschicht 4 und die Gerade längs des kürzesten Abstandes von Source und Drain festgelegt ist, hat den Vorteil, daß das Germanium im Bereich von Source und Drain bis an die Maske 2 heranreichend die Halbleiterschicht 4 erreicht. Eine Metallisierung kann dann ganzflächig (senkrecht zur Halbleiterschicht 4) auf­ gebracht werden und bildet nach einem Temperschritt zum Sintern im Bereich von Source und Drain einen ohmschen Kontakt und im Gate-Bereich einen Schottky-Kontakt. Als Metallisierung kommt z. B. eine Schichtfolge von nach­ einander Chrom und Gold in Frage. Das Einsintern wird z. B. bei einer Temperatur von 400°C 10 Minuten lang vorgenommen.
Es werden im folgenden im wesentlichen zwei verschiedene Ausführungsbeispiele beschrieben. Bei dem ersten Ausfüh­ rungsbeispiel wird die Halbleiterschicht 4 vorzugsweise an der Oberfläche des Substrates 1 durch Ionenimplantation hergestellt. Die Maske 2 wird als Passivierung aufgebracht. Dafür eignet sich zum Beispiel SiN, das mittels Plasma-CVD etwa 1 µm dick aufgebracht wird. Die Öffnungen dieser Maske 2 werden mittels einer ersten Phototechnik zum Bei­ spiel durch RIE (reactive ion etching) hergestellt. Das Germanium wird wie in Fig. 2 gezeigt vorzugsweise in zwei Schritten in die Halbleiterschicht 4 implantiert (Dosis z. B. 1015 Ionen/cm2). Die Einfallsrichtungen können z. B. jeweils einen Winkel von 45° mit der Halbleiterschicht 4 bilden. Infolge dieser zweifachen anisotropen Implantierung wird wegen der beschriebenen abschattenden Wirkung der Maske 2 die Halbleiterschicht 4 im Gate-Bereich nicht im­ plantiert. Die Implantate werden ausgeheilt (zum Beispiel durch capless anneal), das unter einer im Überdruck be­ findlichen Arsen-Atmosphäre erfolgt, damit an den Öffnung­ en der Maske 2 kein Arsen aus der Halbleiterschicht 4 ab­ dampfen kann. Die Maske 2 bleibt als Passivierung er­ halten.
In einem weiteren Phototechnikschritt wird auf der Maske 2 eine für Abhebetechnik geeignete weitere Maske 3 aufge­ bracht, die die Öffnungen der Maske 2 freiläßt. Dabei ist eine relativ grobe Justierung ausreichend. Auf diese in Fig. 3 gezeigte Struktur wird nachfolgend das für die Me­ tallisierung vorgesehene Metall oder die Metallfolge auf­ gedampft. Nach dem Abheben der weiteren Maske 3 verbleiben die in Fig. 4 eingezeichneten Anteile der Metallisierung 5. Die Metallisierung 5 wird durch eine Temperaturbe­ handlung in das Halbleitermaterial der Halbleiterschicht 4 gesintert, wobei sich im Bereich von Source und Drain ohmsche Kontakte bilden, während im Bereich des Gate ein eingesinterter Schottky-Kontakt entsteht.
Ein zweites Ausführungsbeispiel des erfindungsgemäßen Ver­ fahrens benötigt keinen Temperschritt zum Ausheilen von Implantierung. Es ist daher besonders geeignet, wenn die Halbleiterschicht 4 oder Halbleiterschichtfolge für die aktive Schicht des Gate durch ein Epitaxieverfahren bei relativ niedriger Wachstumstemperatur auf das Substrat 1 hergestellt worden ist. Es wird dann eine Maske 2 aus einem für Abhebetechnik geeigneten Material, zum Beispiel eine Lackmaske, aufgebracht. Durch Lithographie werden die Öffnungen der Maske 2 im Bereich von Source, Gate und Drain hergestellt. Insbesondere können hierbei optische Lithographie oder Elektronenstrahllithographie und die entsprechenden Lacke (resists) angewendet werden. Die Maske 2 wird zum Beispiel 1 µm dick aufgebracht für eine Gate-Länge von zum Beispiel 0,6 µm. Auf diese in Fig. 1 gezeigte Struktur wird dann Germanium wie in Fig. 5 ge­ zeigt in einer Dicke von zum Beispiel 10 nm unter einem Winkel von zum Beispiel 45° von der Source-Seite, dann unter einem Winkel von z. B. 45° von der Drain-Seite auf­ gedampft. Dabei wird die Oberfläche der Halbleiterschicht 4 in der im Bereich des Gate befindlichen Öffnung der Maske 2 von dem Germanium nicht erreicht. Das aufgedampfte Germanium bildet eine dünne Schicht 6. In Fig. 6 ist dar­ gestellt, wie anisotrop und senkrecht zur Halbleiterschicht 4 die Metallisierung 5 aus einem Metall oder einer Metall­ folge gemeinsam für Source, Gate und Drain aufgedampft wird. Wegen des anisotropen Aufdampfens besitzt diese Me­ tallisierung 5 getrennte Anteile im Bereich von Source, Gate und Drain sowie auf den Anteilen der Maske 2. Die auf der Maske 2 befindlichen Anteile der Metallisierung 5 wer­ den in Abhebetechnik zusammen mit der Maske 2 entfernt. Die dünne Schicht 6 aus Germanium reißt dabei seitlich der verbleibenden Anteile der Metallisierung 5 ab, so daß sich die in Fig. 7 gezeigte Struktur ergibt.
Die Metallisierung 5 wird durch Tempern eingesintert, wo­ bei die dünne Schicht 6 aus Germanium ausreicht, um bei dem Sintern den Ohm-Kontakt im Bereich von Source und Drain zu bilden.
Bei dem ersten Ausführungsbeispiel kann alternativ die weitere Maske 3 bereits vor der Implantation aufgebracht werden, wenn dabei ein Material verwendet wird, das den Temperprozeß zum Ausheilen der Implantate übersteht und für Abhebetechnik geeignet ist. Die zur Passivierung auf­ gebrachte Maske 2 kann dann entsprechend dünner herge­ stellt werden, weil die weitere Maske 3 mit zur Ab­ schattung des Gate-Gebietes dient. Es ist außerdem aus­ reichend, wenn das Aufbringen oder Einbringen des für den ohmschen Kontakt vorgesehenen Materials nur aus einer schrägen Einfallsrichtung erfolgt. Diese Vorgehensweise wird nun beispielhaft für das zweite Ausführungsbeispiel anhand der Fig. 8 bis 10 beschrieben. In Fig. 8 ist der der Fig. 5 entsprechende Verfahrensschritt darge­ stellt. Es wird nur in der durch die Pfeile angegebenen Einfallsrichtung von der Source-Seite her Germanium auf­ gedampft. Die durch das Germanium gebildete dünne Schicht 6 reicht daher auf der Drain-Seite nicht bis an die Maske 2 heran. In Fig. 9 ist dargestellt, wie die Metalli­ sierung 5 senkrecht zur Halbleiterschicht 4 aufgedampft wird. Auf der Drain-Seite befindet sich daher die Metallisierung 5 unmittelbar auf der Halbleiterschicht 4. Nachdem die auf der Maske 2 aufgebrachten Anteile der Metallisierung 5 zusammen mit der Maske 2 in Abhebetechnik entfernt worden sind, verbleibt die in Fig. 10 darge­ stellte Struktur. Die Drainmetallisierung besitzt in einem gateseitigen Bereich daher einen Schottky-Kontakt mit der Halbleiterschicht 4. In der Richtung von Gate nach Drain besitzt dieser Bereich in dem angegebenen Zahlen­ beispiel eine Ausdehnung von etwa 1 µm. Beim fertigen Transistor wird dadurch der stromführende Pfad in der aktiven Schicht von der gateseitigen Kante des Drain- Kontaktes weg verlagert und damit die Gate-Drain-Durch­ bruchspannung modifiziert.

Claims (8)

1. Verfahren zur Herstellung eines Feldeffekttransistors, bei dem in einem ersten Schritt auf eine als aktive Schicht für den Gatebereich vorgesehene Halbleiterschicht (4) eine Maske (2) mit Öffnungen im Bereich von Source, Gate und Drain aufgebracht wird,
bei dem in einem zweiten Schritt ein für die Erzeugung eines ohmschen Kontaktes zwischen der Halbleiterschicht (4) und einer Metallisierung geeignetes Material anisotrop und in bezüglich der Halbleiterschicht (4) schräger Ein­ fallsrichtung auf- oder eingebracht wird,
bei dem in diesem ersten Schritt und in diesem zweiten Schritt die Dicke der Maske (2) und die Größe des Winkels der Einfallsrichtung so gewählt werden, daß das für ohm­ schen Kontakt geeignete Material in der im Bereich des Gates vorgesehenen Öffnung der Maske (2) die Oberfläche der aktiven Schicht nicht erreicht,
bei dem in einem dritten Schritt anisotrop senkrecht zu der Halbleiterschicht (4) ganzflächig eine Metallisierung (5) aufgebracht wird,
bei dem in einem vierten Schritt Anteile dieser Metalli­ sierung (5), die sich zwischen Source und Gate bzw. zwi­ schen Gate und Drain befinden, in Abhebetechnik entfernt werden und
bei dem in einem fünften Schritt die Metallisierung (5) durch Tempern eingesintert wird.
2. Verfahren nach Anspruch 1, bei dem in dem zweiten Schritt das für ohmschen Kontakt geeignete Material in zwei einander entgegengesetzten Ein­ fallsrichtungen in der durch die Senkrechte auf die Halb­ leiterschicht (4) und die Gerade längs des kürzesten Ab­ standes von Source und Drain gebildeten Ebene auf- oder eingebracht wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem in dem zweiten Schritt das für ohmschen Kontakt geeignete Material in die Halbleiterschicht (4) implan­ tiert wird und diese Implantate anschließend ausgeheilt werden.
4. Verfahren nach Anspruch 3, bei dem in dem ersten Schritt die Maske (2) aus einem Material aufgebracht wird, das beim Ausheilen der Implan­ tate im zweiten Schritt als Passivierung für die Halblei­ terschicht (4) dient, und bei dem vor dem dritten Schritt auf die Maske (2) eine für Abhebetechnik geeignete weitere Maske (3) aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem in dem ersten Schritt die Maske (2) aus SiNx auf­ gebracht wird.
6. Verfahren nach Anspruch 1 oder 2, bei dem in dem ersten Schritt die Maske (2) aus einem für Abhebetechnik geeigneten Material aufgebracht wird,
bei dem in dem zweiten Schritt das für ohmschen Kontakt geeignete Material auf die Halbleiterschicht (4) als dünne Schicht (6) aufgedampft wird und
bei dem in dem vierten Schritt die Maske (2) mit den darauf befindlichen Anteilen dieser dünnen Schicht (6) und der Metallisierung (5) entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem als das für ohmschen Kontakt geeignete Material Germanium verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, angewendet für einen Feldeffekttransistor im Materialsy­ stem Galliumarsenid.
DE4219935A 1992-06-17 1992-06-17 Verfahren zur Herstellung eines Feldeffekttransistors Expired - Fee Related DE4219935C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4219935A DE4219935C2 (de) 1992-06-17 1992-06-17 Verfahren zur Herstellung eines Feldeffekttransistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4219935A DE4219935C2 (de) 1992-06-17 1992-06-17 Verfahren zur Herstellung eines Feldeffekttransistors

Publications (2)

Publication Number Publication Date
DE4219935A1 DE4219935A1 (de) 1993-12-23
DE4219935C2 true DE4219935C2 (de) 1994-06-09

Family

ID=6461272

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4219935A Expired - Fee Related DE4219935C2 (de) 1992-06-17 1992-06-17 Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (1)

Country Link
DE (1) DE4219935C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631744C1 (de) * 1996-08-06 1998-03-12 Siemens Ag Verfahren zur Herstellung eines Feldeffekttransistors

Also Published As

Publication number Publication date
DE4219935A1 (de) 1993-12-23

Similar Documents

Publication Publication Date Title
DE68927309T2 (de) Abgegrenzter Leistungs-MOSFET mit topographischer Anordnung mit profiljustierender eingelassener Source
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE2925791C2 (de)
DE112010003087B4 (de) Verfahren zur Ausbildung von Transistorbauelementen aus Gruppe III-Nitrid
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
EP0034729B1 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE4234528C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69223706T2 (de) Feldeffekttransistor
DE3885375T2 (de) Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter.
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2056124A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2631873A1 (de) Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung
DE3043289C2 (de)
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3885255T2 (de) Verfahren zum Herstellen eines Galliumarsenid-Feldeffekt-Transistors.
DE3784761T2 (de) Verfahren zur herstellung eines mesfets.
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE68918158T2 (de) Diamanttransistor und Verfahren zu seiner Herstellung.
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE4219935C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69606817T2 (de) Halbleitermessaufnehmer für mechanische Spannungen
DE102016123934A1 (de) Verfahren zur Herstellung eines Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee