DE4137694A1 - Ausgangsstufe einer integrierten schaltung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Ausgangsstufe einer integrierten Schaltung mit einem Ausgangstransistor zum Schalten eines Ausgangsstroms und einem Verzögerungsglied zwischen einem Steuersignaleingang und dem Steueranschluß des Ausgangstransistors.

In ACL- Gatterbausteinen (Advanced CMOS Logic) treten infolge der immer kürzer werdenden Gatterlaufzeiten (<3 ns) uner­ wünschte Induktionsspannungen auf, die zu erheblichen Be­ triebsstörungen führen können. Insbesondere beim simultanen Umschalten mehrerer Gatter werden hohe Spannungsspitzen (Simultanuous Switching Noise) in die Ausgangsleiter anderer Gatter induziert, die beim Umschaltvorgang nicht beteiligt sind. Die Amplituden der induzierten Spannungsspitzen sind direkt proportional zur Induktivität einzelner Ausgangsleiter der beim Umschaltvorgang nicht beteiligten Gatter und zur zeitlichen Änderung der während des Umschaltvorgangs im Gat­ terbaustein fließenden Ströme. Die Größe der Amplitude wird quantitativ durch folgende Gleichung bestimmt:

Ui=-L×dI/dt (1)

Dabei bezeichnet Ui die Amplitude der induzierten Spannung, L die Induktivität des Ausgangsleiters und dI/dt die zeitliche Änderung des im Gatterbaustein fließenden Stroms.

Besonders hohe Spannungsspitzen werden in den Gatterbaustein beim Umschalten mehrerer Gatter durch die schnelle Änderung des in den Massenleiter fließenden Stroms induziert. Bei­ spielsweise wurden beim Testen eines Gatterbausteins des Typs AC 244 der Firma Texas Instruments, der acht schaltbare Aus­ gänge aufweist, induzierte Spannungsspitzen von bis zu 2,26 V an einem nicht geschalteten Ausgang während des Umschaltens von sieben Gatterausgängen gemessen (s. "Advanced CMOS Lo­ gic", Texas Instruments, Designers Handbook, 1987, S. 3-10). Da eine Spannung von 2.26 V innerhalb des Toleranzintervalls (2,0 V-3,0 V) des Umschaltpegels vom Signalwert "0" auf den Signalwert "1" liegt, sind diese Spannungsspitzen hoch genug, um falsche Signale zu erzeugen, die unter ungünstigen Umstän­ den sogar zum Verlust von gespeicherten Daten führen können.

Um die Amplituden dieser unerwünschten Spannungsspitzen zu reduzieren, wird der Ausgangstransistor eines ACL-Gatters durch mehrere kleinere MOS-Feldeffekttransistoren ersetzt, deren Drain-Elektroden an einem gemeinsamen Ausgangsleiter zum Abgeben des Ausgangssignals in Form eines Ausgangsstroms angeschlossen sind. Die Gate-Elektroden sind jeweils mit Ver­ bindungspunkten und Endpunkt einer aus in Serie geschalteten Widerständen bestehenden Widerstandskette verbunden. Die Wi­ derstände der Widerstandskette bilden zusammen mit den Ein­ gangskapazitäten der MOS-Feldeffekttransistoren eine aus RC- Gliedern bestehende Verzögerungsleitung, die ein stufenweises Ansteigen des Ausgangssignals bewirkt. Ein Eingangssignal, das am Anfangspunkt der Verzögerungsleitung anliegt, wird nach einer bestimmten Verzögerungszeit, die im wesentlichen der Zeitkonstante eines RC-Glieds der Verzögerungsleitung entspricht, an das nächste Gate weitergegeben (s. Advanced CMOS Logic, Designers Handbook, Texas Instruments, 1987, S. 3-7). Obwohl durch die Verzögerungsleitung ein schnelles An­ steigen des Ausgangsstroms und die dadurch hervorgerufenen unerwünschten Spannungsspitzen verhinden werden, sind IC′s mit derartigen Ausgangsstufen für Anwendungen, die einen ho­ hen Ausgangsstrom erfordern, nicht geeignet, da die verwende­ ten MOS-Feldeffekttransistoren bei größeren Ausgangsströmen aufgrund ihrer physikalischen Größe unwirtschaftlich sind. Zu gleicher Technologie und gleicher Größe (Fläche) liefert ein bipolarer Transistor nämlich fünfmal mehr Strom als ein MOS-Transistor.

Mit bipolaren Ausgangstransistoren lassen sich die häufig erforderlichen hohen Ausgangsströme erreichen. Doch auch die in Leitern integrierter TTL-Schaltungen induzierten Span­ nungsspitzen sind wegen des geringeren Umschaltpegels (zwi­ schen 0.8 V und 1.2 V) störend, da sie an nicht betätigten Ausgängen falsche Pegel hervorrufen können. Um die Amplituden dieser unerwünschten Spannungsspitzen zu reduzieren, wird auch bei TTL-Schaltungen jeweils ein bipolarer Ausgangstran­ sistor durch mehrere kleinere, bipolare Transistoren ersetzt. Es ist jedoch schwierig und aufwendig Basisströme mehrerer Ausgangstransistoren so zu steuern, daß der Ausgangsstrom (Summe der Kollektorströme) stufenweise ansteigt, da bipolare Transistoren im Vergleich zu Feldeffekttransistoren sehr hohe Basisströme zur Ansteuerung benötigen. Beim Aufbau des Aus­ gangstransistors aus mehreren kleineren Teiltransistoren kann der erforderliche hohe Basisstrom nur dem ersten Teiltran­ sistor zugeführt werden, während für die nachfolgenden Teil­ transistoren kaum mehr ausreichend Ansteuerstrom übrig bleibt.

Somit läßt sich feststellen, daß in herkömmlichen ACL-Gatter­ bausteinen die induzierten Spannungsspitzen zwar durch Ver­ wendung eines Verzögerungsglieds mit mehreren einzelnen Teil- Feldeffekttransistoren anstelle eines einzigen Ausgangstran­ sistors relativ klein gehalten werden können, jedoch ist es nicht möglich, mit solchen Gatterbausteinen kostengünstig hohe Ausgangsströme zu liefern. Andererseits liefern TTL- Gatterbausteine die erforderlichen hohen Ausgangsströme, je­ doch können die induzierten Spannungsspitzen nicht einfach durch die Verwendung eines einzelne Teiltransistoren enthal­ tenden Verzögerungsglieds wegen der erforderlichen hohen Basisströme der Teiltransistoren wie erforderlich verkleinert werden.

Daher ist es Aufgabe der Erfindung, die Ausgangsstufen einer integrierten Schaltung so zu verbessern, daß hohe Ausgangs­ ströme geschaltet werden können, ohne daß beim simultanen Um­ schalten mehrerer Gatter in der integrierten Schaltung uner­ wünscht hohe Spannungsspitzen induziert werden.

Diese Aufgabe wird gemäß der Erfindung durch im kennzeich­ nenden Teil des Patentanspruchs angegebene Merkmale gelöst.

Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert, deren einzige Figur ein Ausführungsbeispiel der erfindungsgemäßen Ausgangsstufe zeigt.

Die in der Zeichnung dargestellte Ausgangsstufe weist einen Eingang E auf, an den ein Eingangssignal in Form einer Span­ nung Ue angelegt werden kann. Mittels dieses Eingangssignals kann ein bipolarer Ausgangstransistor T in den leitenden oder in den gesperrten Zustand versetzt werden. Zwischen dem Ein­ gang E und der Basis des Ausgangstransistors T liegt ein Ver­ zögerungsglied VG, das drei MOS-Feldeffekttransistoren Q1, Q2 und Q3 enthält, die über eine Widerstandskette aus drei in Serie geschalteten Widerständen R1, R2 und R3 so angesteuert werden, daß sie unter Mitwirkung ihrer Eingangskapazitäten eine Verzögerung der Schaltflanke des Eingangssignals, also der Flanke der Spannung Ue bewirken. Die Drain-Elektroden der MOS-Feldeffekttransistoren Q1, Q2 und Q3 sind jeweils über die Widerstände R4, R5 bzw. R6 an eine Betriebsspannungsklem­ me B angeschlossen. Wie aus dem Schaltbild ersichtlich, sind die Gate-Elektroden der MOS-Feldeffekttransistoren mit den Widerständen R1, R2 und R3 so verbunden, daß die Gate-Elek­ trode des Feldeffekttransistors Q1 an den Verbindungspunkt der Widerstände R1 und R2, die Gate-Elektrode des Feldeffekt­ transistors Q2 an den Verbindungspunkt der Widerstände R2 und R3 angeschlossen ist und die Gate-Elektrode des Feldeffekt­ transistors Q3 mit dem anderen Ende des Widerstandes R3 ver­ bunden ist. Die Widerstände R1, R2 und R3 bilden also die Widerstandskette, an deren Abgriffen nacheinander jeweils die Gate-Elektroden der MOS-Feldeffekttransistoren angeschlossen sind. Die Source-Elektroden der MOS-Feldeffekttransistoren Q1, Q2 und Q3 sind an eine gemeinsame Leitung angeschlossen, die mit der Basis des bipolaren Transistors T verbunden ist. Somit ist zu erkennen, daß die Drain-Source-Strecken der MOS- Feldeffekttransistoren Q1, Q2 und Q3 jeweils parallel zuein­ ander liegen. Der Emitter des bipolaren Transistors T ist an Masse angeschlossen, und der Kollektor des Transistors T bil­ det den Ausgang A der Ausgangsstufe.

Wird die Spannungs Ue zum Zeitpunkt t0=0 an den Eingang E der Ausgangsstufe gelegt, so wird zunächst nach einer Verzö­ gerungszeit Δ zum Zeitpunkt t1=Δ der MOS-Feldeffekttransi­ stor Q1 geöffnet, dann zum Zeipunkt t2=2Δ der MOS-Feldef­ fekttransistor Q2 und schließlich zum Zeipunkt t3=3Δ der MOS-Feldeffekttransistor Q3. Demzufolge beginnen zu aufein­ anderfolgenden Zeitpunkten Ströme I1, I2 und I3 über die Drain-Source-Strecken der MOS-Felfeffekttransistoren zu flie­ ßen, so daß der zum Transistors T fließende Basisstrom Ib nach der Verzögerungszeit t=Δ gleich I1, nach einer Zeit­ dauer t=2Δ gleich I1+I2 und schließlich nach einer weite­ ren Zeitdauer t=3Δ gleich I1+I2+I3 ist.

Durch das stufenweise Ansteigen des Basisstroms des bipolaren Ausgangstransistors T wird ein stufenweiser Anstieg des Kol­ lektorstroms (Ausgangsstrom) I des Transistors T bewirkt. Besitzt Transistor T einen Stromverstärkungsfaktor β, so ist nämlich zum Zeitpunkt t1 der Ausgangsstrom I gleich βI1, zum Zeitpunkt t2 gleich β(I1+I2) und zum Zeitpunkt t3 gleich β(I1+I2+I3). Folglich ist gewährleistet, daß der Ausgangs­ strom erst nach einer Laufzeit von etwa 3Δ seinen Sollwert erreicht, wodurch der Anstieg des Ausgangstroms verlangsamt wird. Demzufolge wird der Betrag der Ausgangsstromänderung dI/dt um einen der Verlängerung der Anstiegszeit entsprechen­ den Faktor reduziert, so daß demgemäß die Amplitude der durch die Ausgangsstromänderung induzierten Spannung um denselben Faktor verringert wird. Somit wird durch den Einsatz der be­ schriebenen Ausgangsstufe in integrierten Schaltungen eine Verringerung der Amplituden von in Ausgangsleitungen indu­ zierten Spannungsspitzen erzielt und gleichzeitig eine hohe Treiberfähigkeit (hoher Ausgangsstrom) gewährleistet.

Durch das Zusammenwirken von MOS-Feldeffekttransistoren mit einem bipolaren Transistor in der Ausgangsstufe einer inte­ grierten Schaltung lassen sich störungssichere integrierte Schaltungen mit hoher Treiberfähigkeit, bei welchen nur Span­ nungsspitzen geringer Amplitude in Leitungen induziert wer­ den, mit geringem Aufwand herstellen.

Claims (1)

1. Ausgangsstufe einer integrierten Schaltung mit einem Aus­ gangstransistor zum Schalten eines Ausgangsstroms und einem Verzögerungsglied zwischen einem Steuersignaleingang und dem Steueranschluß des Ausgangstransistors, dadurch gekennzeich­ net, daß der Ausgangstransistor ein bipolarer Transistor (T) ist, und daß das Verzögerungsglied mehrere MOS-Feldeffekt­ transistoren (Q1, Q2, Q3) enthält, deren Drain-Source-Strecken parallel zueinander liegen und mit einem Ende an die Basis des bipolaren Transistors (T) angeschlossen sind, wäh­ rend das andere Ende über einen Widerstand (R4, R5, R6) an einer Betriebsklemme (B) liegt, und deren Gate-Elektroden nacheinander an die Abgriffe einer Widerstandskette (R1, R2, R3) angeschlossen sind.