WO2000044048A1 - Hybrid-leistungs-mosfet - Google Patents
Hybrid-leistungs-mosfet Download PDFInfo
- Publication number
- WO2000044048A1 WO2000044048A1 PCT/DE2000/000113 DE0000113W WO0044048A1 WO 2000044048 A1 WO2000044048 A1 WO 2000044048A1 DE 0000113 W DE0000113 W DE 0000113W WO 0044048 A1 WO0044048 A1 WO 0044048A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- hybrid power
- power mosfet
- mosfet
- gate
- voltage
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08148—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Definitions
- the invention relates to a hybrid power MOSFET consisting of a MOSFET and a junction FET, the MOSFET and the junction FET being electrically connected in series.
- This hybrid power MOSFET has a self-blocking n-channel MOSFET 2, in particular a low-voltage power MOSFET, and a self-conducting n-channel junction FET 4.
- This high blocking junction FET 4 is also referred to as a junction field effect transistor (JFET).
- JFET junction field effect transistor
- MOSFET 2 of this cascode circuit has an internal bipolar diode D ⁇ N , which is connected antiparallel to MOSFET 2 and is generally referred to as an inverse diode or internal freewheeling diode.
- the self-locking n-channel MOSFET 2 is made of silicon, whereas the self-locking n-channel JFET 4 is made of
- Silicon carbide exists. This hybrid power MOSFET is designed for a high reverse voltage of over 600 volts and yet has only low losses in the pass band.
- FIG. 4 shows various important characteristics of the self-conducting barrier layer FET 4 in more detail.
- 2 shows various output characteristics of the junction FET 4
- FIG. 4 shows the drain voltage U DS as a function of the gate voltage U G s at a constant drain current I D.
- a junction FET is also called a controlled resistor.
- This cascode circuit is controlled by means of the gate voltage Uc-s ' of the self-blocking MOSFET 2. If the MOSFET 2 is switched on or the anti-parallel internal diode Dm of the MOSFET 2 carries a current, then the drain voltage U D ' s ' of the MOSFET 2 approximately zero. By coupling the gate connection of the JFET 4 to the source connection S 1 of the MOSFET 2, the gate voltage U GS ⁇ of the JFET 4 is zero to a little negative or positive. 3, approximately the largest flows through the JFET 4
- Drain current I D Drain current I D. If the MOSFET 2 is switched off, the drain voltage U D - S 'increases until the maximum permissible reverse voltage of the MOSFET 2 is reached. In the case of a low-voltage power MOSFET 2, the value of the reverse voltage is 30 volts, for example. As soon as the value of the drain voltage U D -s ' of the MOSFET 2 exceeds the value of the threshold voltage U T , the drain current I D of the JFET 4 is zero in accordance with the transmission characteristics according to FIG. That is, the JFET 4 is turned off.
- FIG. 5 shows the time course of a switch-off process of the hybrid power MOSFET according to FIG. 1.
- the shutdown process begins at time ti.
- the drain voltage U D - S - of the MOSFET 2 begins to rise, that is, the MOSFET 2 takes up voltage.
- this voltage is fed back to the gate G of the JFET 4 here. Since the drain current I D does not change, but remains constant, the drain voltage U D s ' of the JFET 4 increases according to the characteristic curve according to FIG. 4.
- MOSFETs are characterized by the fact that they switch very quickly.
- the time interval ti to t 5 which characterizes the switch-off process, is significantly less than 100 ns according to data sheet values. If one now also takes into account the fact that, according to the characteristics of FIGS. 3 and 4, the switching edges of the JFET 4 are completed within a span of a few volts, there are enormous steepnesses for voltage and current changes. Since a high value of a current change in connection with inevitable leakage inductances lead to high overvoltages on the component and high voltage edges affect the EMC behavior (electromagnetic compatibility) of circuits and devices, it is necessary to reduce this value of voltage and current changes.
- the invention is based on the object of developing the known hybrid power MOSFET in such a way that the aforementioned disadvantages no longer occur.
- This object is achieved in that the hybrid power MOSFET is provided with a device for reducing the change in the gate voltage of the junction FET.
- the change in the gate voltage of the JFET can be reduced directly or indirectly. By reducing the gate voltage change, the steepness of the voltage and current change is flattened, so that high overvoltages no longer occur at the hybrid power MOSFET.
- a decoupling device is connected between the gate connection of the JFET and the source connection of the MOSFET of the hybrid power MOSFET.
- the simplest embodiment of a decoupling device is a gate resistor.
- This gate resistance forms a time constant together with the gate capacitance of the JFET which is always present.
- the rapid change in the drain voltage of the MOSFET is delayed by this timing element, so that the switching steepness of the JFET is reduced.
- the time delay can be set depending on the existing gate capacitance of the JFET and a predetermined gate resistance.
- a capacitor is electrically connected in parallel to the gate capacitance of the JFET of the hybrid power MOSFET. With the help of this capacitor and the gate resistor, the switching edge of the JFET of the hybrid power MOSFET can be set almost arbitrarily. Further embodiments of the decoupling device can be found in subclaims 8 to 10.
- At least one control resistor is provided, which is linked to the gate connection of the MOSFET of the hybrid power MOSFET.
- This control resistor together with an existing gate-drain capacitance of the MOSFET, forms a time constant for the MOSFET. With this timer, the MOSFET switches off with a delay. That is, the drain voltage of the
- MOSFET rises with a delay, which means that the JFET also switches off with a delay due to the negative feedback of the drain voltage of the MOSFET on the gate of the JFET, so that the change in the gate voltage of the JFET occurs, the time delay of the MOSFET must be very large. As a result, higher switching losses for the MOSFET have to be accepted.
- a further possibility for indirectly influencing the gate voltage change of the JFET is that a decoupling device is provided which is connected on the one hand to a source connection of the JFET and on the other hand to a drain connection of the MOSFET of the hybrid power MOSFET.
- This decoupling device changes the source potential of the JFET in such a way that the JFET switches off slowly.
- the simplest embodiment of such a coupling device is an inductor. Depending on the current flowing through this inductor, there is a voltage drop across this inductor, which raises the source potential of the JFET, causing the JFET to switch off more slowly.
- an extended bond wire is used as the inductor.
- FIG 2 shows output characteristics of a JFET
- FIG. 3 shows a transfer characteristic of a JFET
- FIG. 4 shows the drain voltage of a JFET in a diagram over the gate voltage with a constant drain current
- FIG. 5 shows a shutdown process of the hybrid circuit in a diagram over time t Power MOSFET shown in FIG 1 and the
- 6 to 11 each show an embodiment of the hybrid power MOSFET according to the invention.
- FIG. 6 shows a first embodiment of the hybrid power MOSFET according to the invention.
- a control resistor Ro ff which is linked to a gate connection G ′ of the MOSFET 2 is provided as a device for reducing the change in the gate voltage of the junction FET 4.
- a control resistor R on is also provided, which is also linked to the gate connection G ′ of the MOSFET 2. So that these two control resistors R 0ff and R 0n can only be used in a predetermined operating state, a decoupling diode D1 , D2 is arranged between the control resistors R ⁇ ff and R on and the gate terminal G 'of the MOSFET 2.
- the control voltage U st present at the control connection 6 is delayed by means of the timing elements, so that the MOSFET 2 of the hybrid power MOSFET switches off with a delay.
- the gate voltage U GS 'of the JFET 4 changes correspondingly slowly.
- the change in the drain voltage U D ⁇ S - of the MOSFET 2 must be very slow.
- the MOSFET 2 of the hybrid power MOSFET is operated longer in the active region, so that the switching losses of the MOSFET 2 increase. So that the switching edges of the JFET 4 can be changed separately when switching on and when switching off, a control resistor R on and R 0 ff is provided for the switching on and switching off process, which have different values.
- a decoupling device is provided as a device for reducing the change in the gate voltage of the JFET 4, which is electrically conductively connected on the one hand to the gate connection G of the JFET 4 and on the other hand to the source connection S 'of the MOSFET 2 is.
- a gate resistor RQ J is provided as the decoupling device. This gate resistor RQ forms a timing element with the always available gate capacitance C GSJ of the JFET 4, the time constant of which is determined by the value of the gate resistor RQ J and by the value of the gate capacitance C GS j.
- a rapid change in the drain voltage U D - S - of the MOSFET 2 is delayed by means of this timing element at the gate connection G of the JFET 4.
- the switching edge of the JFET 4 can be set depending on the value of the gate resistor RQ J. If the switching edge of the JFET 4 can be set as desired, a capacitor C z is electrically connected in parallel to the existing gate capacitance C GSJ . This possibility of using an external capacitor C z is shown by means of a broken line. This setting of the switching edge of the JFET 4 applies to the switch-on and switch-off process.
- FIG. 8 shows an embodiment of the decoupling device with which the switching edges of the JFET 4 for switching on and switching off are set separately from one another.
- the decoupling device has one for switching off in addition to the gate resistor R & j off Gate resistor RQ JO ⁇ for switching on.
- a decoupling diode D3 and D4 is electrically connected in series to both gate resistors R & joff and Rcjon, so that only one gate resistor Rcj off and R & j on is used for operational reasons.
- one of the two decoupling diodes D3 and D4 can be omitted.
- the effective resistance when switching off is equal to the resistance Rcj of and when switching on the parallel circuit of the resistors R ⁇ j off and R GJO ⁇ - the capacitor C z mentioned in FIG. 7, which is electrically parallel to the Gate capacitance C GJ is switched can also be used in this embodiment.
- two current sources 8 and 10 are provided. Such an embodiment is shown in more detail in FIG 9.
- the gate G of the JFET 4 is charged when switched on and discharged when switched off.
- the level of the current i on or i off determines the switching edge of the
- a controlled voltage source 12 can also be provided, as is illustrated in FIG. 10.
- a resistor R SP which determines a current value as a function of the voltage of the voltage source 12, is connected electrically in series with the controlled voltage source 12.
- FIGS. 7 to 10 show different embodiments for a decoupling device which is connected in an electrically conductive manner on the one hand to the gate connection G of the JFET 4 and on the other hand to the source connection S 'of the MOSFET 2 of the hybrid power MOSFET.
- this decoupling device By means of this decoupling device, the change in the gate voltage U GS 'of the JFET 4 is made directly Influenced.
- the decoupling device By inserting the decoupling device in the manner shown in FIGS. 7 to 10, the hard coupling of the gate voltage U GS - of the JFET 4 to the drain voltage U D - S 'of the MOSFET 2 is decoupled.
- an inductance is built into the gate circuit of the JFET 4 (FIG. 11).
- an inductance L s is connected between the source terminal S of the JFET and the drain terminal D 'of the MOSFET 2. Since already very small
- inductance L s s result in corresponding current rise to significant voltage drops across the inductor L, the value of inductance L s can be very small.
- Such an inductance L s can thus be realized by an extended bond wire of the hybrid power MOSFET between the connections S and D '.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Conversion In General (AREA)
Abstract
Die Erfindung bezieht sich auf ein Hybrid-Leistungs-MOSFET, bestehend aus einem MOSFET (2) und einem Sperrschicht-FET (4), wobei der MOSFET (2) und der Sperrschicht-FET (4) elektrisch in Reihe geschaltet sind. Erfindungsgemäß ist der Hybrid-Leistungs-MOSFET mit einer Einrichtung zur Reduzierung der Änderung der Gatespannung (UGS') des Sperrschicht-FET (4) versehen. Somit erhält man einen Hybrid-Leistungs-MOSFET, bei dem keine hohen Überspannungen mehr auftreten und dessen EMV-Verhalten sich wesentlich verbessert hat.
Description
Beschreibung
Hybrid-Leistungs-MOSFET
Die Erfindung bezieht sich auf einen Hybrid-Leistungs-MOSFET, bestehend aus einen MOSFET und einem Sperrschicht-FET, wobei der MOSFET und der Sperrschicht-FET elektrisch in Reihe geschaltet sind.
Ein derartiger Hybrid-Leistungs-MOSFET ist aus der
DE 196 10 135 Cl bekannt. Anhand der FIG 1 wird dieser bekannte Hybrid-Leistungs-MOSFET näher beschrieben:
Dieser Hybrid-Leistungs-MOSFET weist einen selbstsperrenden n-Kanal-MOSFET 2, insbesondere einen Niedervolt-Leistungs- MOSFET, und einen selbstleitenden n-Kanal-Sperrschicht-FET 4 auf. Dieser hochsperrende Sperrschicht-FET 4 wird auch als Junction-Field-Effect-Transistor (JFET) bezeichnet. Diese beiden FET sind derart elektrisch in Reihe geschaltet, daß der Source-Anschluß S des Sperrschicht-FET 4 mit dem Drain- Anschluß D' des MOSFET 2 und daß der Gate-Anschluß G des Sperrschicht-FET 4 mit dem Source-Anschluß S' des MOSFET 2 elektrisch leitend verbunden sind. Diese elektrische Zusammenschaltung zweier Halbleiterbauelemente wird bekanntlich auch als Kaskodenschaltung bezeichnet. Der niedersperrende
MOSFET 2 dieser Kaskodenschaltung weist eine interne bipolare Diode DΪN auf, die antiparallel zum MOSFET 2 geschaltet ist und allgemein als Inversdiode bzw. interne Freilaufdiode bezeichnet wird. Der selbstsperrende n-Kanal-MOSFET 2 ist aus Silizium, wogegen der selbstsperrende n-Kanal-JFET 4 aus
Siliziumcarbid besteht. Dieser Hybrid-Leistungs-MOSFET ist für eine hohe Sperrspannung von über 600 Volt ausgelegt und weist dennoch nur geringe Verluste im Durchlaßbereich auf.
In den FIG 2 bis 4 sind einige wichtige Kennlinien des selbstleitenden Sperrschicht-FET 4 näher dargestellt. Die FIG 2 zeigt verschiedene Ausgangskennlinien des Sperrschicht-
FET 4, wogegen in der FIG 3 die Übertragungskennlinie des Sperrschicht-FET 4 dargestellt ist. Dieser Übertragungskennlinie kann entnommen werden, daß der größte Drain-Strom ID bei einer Gate-Spannung UG = 0 durch den Sperrschicht-FET fließt. Deshalb wird ein derartiger Sperrschicht-FET 4 als selbstleitend bezeichnet. Sinkt die Gate-Spannung UG unterhalb einer Schwellenspannung UTh, ist der Drain-Strom ID gleich Null. Die FIG 4 zeigt die Drain-Spannung UDS als Funktion der Gate-Spannung UGs bei einem konstanten Drain- Strom ID. Dem Diagramm der FIG 2 ist zu entnehmen, daß mittels einer Gate-Spannung UGS der Widerstand zwischen dem Drain-Anschluß D und dem Source-Anschluß S des Sperrschicht- FET 4 gesteuert werden kann. Die Steuerspannung ist die Gate- Spannung UGS. Aus diesem Grund wird ein Sperrschicht-FET auch als gesteuerter Widerstand bezeichnet.
Gesteuert wird diese Kaskodenschaltung mittels der Gate- Spannung Uc-s' des selbstsperrenden MOSFET 2. Ist der MOSFET 2 eingeschaltet oder die antiparallele interne Diode Dm des MOSFET 2 führt einen Strom, so ist die Drain-Spannung UD's' des MOSFET 2 näherungsweise Null . Durch die Kopplung des Gate-Anschlusses des JFET 4 mit dem Source-Anschluß S1 des MOSFET 2 ist die Gate-Spannung UGS< des JFET 4 Null bis ein wenig negativ oder positiv. Gemäß der Übertragungskennlinie gemäß FIG 3 fließt durch den JFET 4 annähernd der größte
Drain-Strom ID. Wird der MOSFET 2 abgeschaltet, so steigt die Drain-Spannung UD-S' an, bis die maximal zulässige Sperrspannung des MOSFET 2 erreicht ist. Der Wert der Sperrspannung ist bei einem Niedervolt-Leistungs-MOSFET 2 beispielsweise 30 Volt. Sobald der Wert der Drain-Spannung UD-s' des MOSFET 2 den Wert der Schwellenspannung UT überschreitet, ist der Drain-Strom ID des JFET 4 gemäß der Übertragungskennlinien nach FIG 3 Null. Das heißt, der JFET 4 ist abgeschaltet. Durch die Verkopplung des Gate-Anschlusses G des JFET 4 mit dem Source-Anschluß S' des MOSFET 2 wird die Drain-Spannung UD'S' des MOSFET 2 auf das Gate G des JFET 4 gegengekoppelt.
In dem Diagramm der FIG 5 ist der zeitliche Verlauf eines Abschaltvorgangs des Hybrid-Leistungs-MOSFET nach FIG 1 näher dargestellt. Der Abschaltvorgang beginnt zum Zeitpunkt ti. Zu diesem Zeitpunkt ti beginnt die Drain-Spannung UD-S- des MOSFET 2 anzusteigen, d.h., der MOSFET 2 nimmt Spannung auf. Wie bereits erwähnt, wird diese Spannung auf das Gate G des JFET 4 hier gegengekoppelt. Da der Drain-Strom ID sich nicht ändert, sondern konstant bleibt, steigt gemäß der Kennlinie gemäß FIG 4 die Drain-Spannung UDs' des JFET 4 an. Sobald die- se Drain-Spannung UDs- des JFET 4 gleich einer am Hybrid-Leistungs-MOSFET anstehenden Gleichspannung ist (Zeitpunkt t3) , fällt der Drain-Strom ID gemäß der Übertragungskennlinie nach FIG 3 bis auf den Wert Null ab. Dies ist das eigentliche Ende des Abschaltvorgangs . Die weitere Erhöhung der Drain-Spannung UD'S' des MOSFET 2 bis zum Zeitpunkt t5 auf ihren stationären Endwert beeinflußt nur noch das Sperrverhalten des Hybrid- Leistungs-MOSFET.
MOSFET zeichnen sich dadurch aus, daß sie sehr schnell schal- ten. Das Zeitintervall ti bis t5, das den Abschaltvorgang kennzeichnet, beträgt nach Datenblattwerten deutlich weniger als 100 ns . Berücksichtigt man nun noch die Tatsache, daß nach den Kennlinien der FIG 3 und 4 die Schaltflanken des JFET 4 innerhalb einer Spanne von wenigen Volt abgeschlossen sind, so ergeben sich enorme Steilheiten für Spannungs- und Stromänderungen. Da ein hoher Wert einer Stromänderung in Verbindung mit unvermeidlichen Streuinduktivitäten zu hohen Überspannungen am Bauelement führen und hohe Spannungsflanken das EMV-Verhalten (Elektromagnetische Verträglichkeit) von Schaltungen und .Geräten beeinträchtigen, ist es erforderlich, dieses Werte von Spannungs- und Stromänderungen zu reduzieren.
Der Erfindung liegt nun die Aufgabe zugrunde, den bekannten Hybrid-Leistungs-MOSFET derart weiterzubilden, daß die zuvor genannten Nachteile nicht mehr auftreten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Hybrid-Leistungs-MOSFET mit einer Einrichtung zur Reduzierung der Änderung der Gate-Spannung des Sperrschicht-FET versehen ist. In Abhängigkeit der Ausführung dieser Einrichtung kann direkt oder indirekt die Änderung der Gate-Spannung des JFET reduziert werden. Durch die Reduzierung der Gate-Spannungs- änderung wird die Steilheit der Spannungs- und Stromänderung abgeflacht, so daß keine hohen Überspannungen am Hybrid-Leistungs-MOSFET mehr auftreten.
Zur direkten Beeinflussung der Gate-Spannungsänderung des JFET ist eine Entkopplungsvorrichtung zwischen dem Gate-Anschluß des JFET und dem Source-Anschluß des MOSFET des Hybrid-Leistungs-MOSFET geschaltet. Mittels dieser Entkopp- lungsvorrichtung wird die harte Ankopplung der Gate-Spannung des JFET an die Drain-Spannung des MOSFET gemildert oder aufgebrochen.
Die einfachste Ausführungsform einer Entkopplungsvorrichtung ist ein Gate-Widerstand. Dieser Gate-Widerstand bildet zusammen mit der immer vorhandenen Gate-Kapazität des JFET eine Zeitkonstante. Die schnelle Änderung der Drain-Spannung des MOSFET wird durch dieses gebildete Zeitglied verzögert, so daß die Schaltsteilheit des JFET reduziert wird. In Abhängig- keit der vorhandenen Gate-Kapazität des JFET und eines vorbestimmten Gate-Widerstandes kann die Zeitverzögerung eingestellt werden.
Bei einer vorteilhaften Ausführungsform dieser einfachen Aus- führungsform der Entkopplungsvorrichtung ist elektrisch parallel zur Gate-Kapazität des JFET des Hybrid-Leistungs- MOSFET ein Kondensator geschaltet. Mit Hilfe dieses Kondensators und des Gate-Widerstandes kann die Schaltflanke des JFET des Hybrid-Leistungs-MOSFET nahezu beliebig eingestellt wer- den.
Weitere Ausführungsformen der Entkopplungsvorrichtung sind den Unteransprüchen 8 bis 10 zu entnehmen.
Zur indirekten Beeinflussung der Gate-Spannungsänderung des JFET ist wenigstens ein Steuerwiderstand vorgesehen, der mit dem Gate-Anschluß des MOSFET des Hybrid-Leistungs-MOSFET verknüpft ist. Dieser Steuerwiderstand bildet zusammen mit einer vorhandenen Gate-Drain-Kapazität des MOSFET eine Zeitkonstante für den MOSFET. Mittels diesem Zeitglied schaltet der MOSFET verzögert aus. Das heißt, die Drain-Spannung des
MOSFET steigt verzögert an, wodurch auch der JFET durch die Gegenkopplung der Drain-Spannung des MOSFET auf das Gate des JFET verzögert ausschaltet, damit eine Reduzierung der Änderung der Gate-Spannung des JFET eintritt, muß die Zeitverzö- gerung des MOSFET sehr groß sein. Dadurch müssen höhere Schaltverluste für den MOSFET in Kauf genommen werden.
Eine weitere Möglichkeit zur indirekten Beeinflussung der Gate-Spannungsänderung des JFET besteht darin, daß eine Ent- kopplungsvorrichtung vorgesehen ist, die einerseits mit einem Source-Anschluß des JFET und andererseits mit einen Drain-Anschluß des MOSFET des Hybrid-Leistungs-MOSFET verbunden ist. Durch diese Entkopplungsvorrichtung wird das Source-Potential des JFET derart verändert, daß dadurch der JFET langsam aus- schaltet.
Die einfachste Ausführungform einer derartigen Ankopplungs- vorrichtung ist eine Induktivität. In Abhängigkeit des durch diese Induktivität fließenden Stromes entsteht ein Spannungs- abfall an dieser Induktivität, der das Source-Potential des JFET anhebt, wodurch das JFET verlangsamt ausschaltet.
Bei einer besonders vorteilhaften Ausführungsform dieser einfachen Ausführungsform der Entkopplungsvorrichtung wird als Induktivität ein verlängerter Bonddraht verwendet.
Zur näheren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in der mehrere Ausführungsformen des erfindungsgemäßen Hybrid-Leistungs-MOSFET schematisch veranschaulicht sind.
FIG 1 zeigt die Schaltung eines bekannten Hybrid-
Leistungs-MOSFET, die FIG 2 zeigt Ausgangskennlinien eines JFET, in
FIG 3 ist eine Übertragungskennlinie eines JFET, in FIG 4 ist in einem Diagramm über die Gate-Spannung die Drain-Spannung eines JFET bei konstantem Drain-Strom dargestellt, in der FIG 5 ist in einem Diagramm über der Zeit t ein Abschaltvorgang des Hybrid-Leistungs-MOSFET nach FIG 1 dargestellt und die
FIG 6 bis 11 zeigen jeweils eine Ausführungsform des erfindungsgemäßen Hybrid-Leistungs-MOSFET.
In der FIG 6 ist ein erste Ausführungsform des erfindungsge- mäßen Hybrid-Leistungs-MOSFET dargestellt. Bei dieser Ausführungsform ist als Einrichtung zur Reduzierung der Änderung der Gate-Spannung des Sperrschicht-FET 4 ein Steuerwiderstand Roff vorgesehen, der mit einem Gate-Anschluß G' des MOSFET 2 verknüpft ist. In dieser Darstellung ist ebenfalls ein Steu- er iderstand Ron vorgesehen, der ebenfalls mit dem Gate-Anschluß G' des MOSFET 2 verknüpft ist. Damit diese beiden Steuerwiderstände R0ff und R0n nur bei einem vorbestimmten Betriebszustand verwendet werden können, sind zwischen den Steuerwiderständen Rσff und Ron und dem Gate-Anschluß G' des MOSFET 2 jeweils eine Entkopplungsdiode Dl, D2 angeordnet. Diese Steuerwiderstände Roff und Ron bilden mit der vorhandenen Gate-Drain-Kapazität CD-G' des MOSFET 2 jeweils ein Zeitglied. Die am Steueranschluß 6 anstehende Steuerspannung Ust wird mittels der Zeitglieder verzögert, so daß der MOSFET 2 des Hybrid-Leistungs-MOSFET verzögert ausschaltet. Infolge der verlangsamten Spannungsänderung am MOSFET 2 ändert sich die Gate-Spannung UGS' des JFET 4 entsprechend langsam. Damit
die Schaltflanke des JFET 4 ausreichend abgeflacht werden kann, muß die Änderung der Drain-Spannung UD<S- des MOSFET 2 sehr langsam erfolgen. Dadurch wird der MOSFET 2 des Hybrid- Leistungs-MOSFET länger im aktiven Bereich betrieben, so daß sich die Schaltverluste des MOSFET 2 erhöhen. Damit die Schaltflanken des JFET 4 beim Einschalten und beim Ausschalten getrennt verändert werden können, ist für den Einschalt- und dem Ausschaltvorgang jeweils ein Steuerwiderstand Ron und R0ff vorgesehen, die unterschiedliche Werte aufweisen.
In einer zweiten Ausführungsform ist als Einrichtung zur Reduzierung der Änderung der Gate-Spannung des JFET 4 eine Entkopplungsvorrichtung vorgesehen, die einerseits mit dem Gate- Anschluß G des JFET 4 und andererseits mit dem Source-An- schluß S' des MOSFET 2 elektrisch leitend verbunden ist. In einer einfachsten Ausführungsform ist als Entkopplungsvorrichtung ein Gate-Widerstand RQJ vorgesehen. Dieser Gate-Widerstand RQ bildet mit der immer vorhandenen Gate-Kapazität CGSJ des JFET 4 ein Zeitglied, dessen Zeitkonstante vom Wert des Gate-Widerstandes RQJ und vom Wert der Gate-Kapazität CGSj bestimmt wird. Eine schnelle Änderung der Drain-Spannung UD-S- des MOSFET 2 wird mittels dieses Zeitgliedes verzögert am Gate-Anschluß G des JFET 4 gegengekoppelt. In Abhängigkeit des Wertes des Gate-Widerstandes RQJ kann die Schaltflanke des JFET 4 eingestellt werden. Soll die Schaltflanke des JFET 4 beliebig eingestellt werden können, so wird der vorhandenen Gate-Kapazität CGSJ ein Kondensator Cz elektrisch parallel geschaltet. Diese Möglichkeit der Verwendung eines externen Kondensators Cz ist mittels einer unterbrochenen Linie darge- stellt. Diese Einstellung der Schaltflanke des JFET 4 gilt für den Einschalt- und den Ausschaltvorgang.
In der FIG 8 ist eine Ausführungsform der Entkopplungsvorrichtung dargestellt, mit der die Schaltflanken des JFET 4 für das Einschalten und das Ausschalten getrennt voneinander eingestellt werden. Dazu weist die Entkopplungsvorrichtung neben dem Gate-Widerstand R&joff für das Ausschalten einen
Gate-Widerstand RQJOΠ für das Einschalten auf. Beiden Gate- Widerständen R&joff und Rcjon ist jeweils eine Entkopplungsdiode D3 und D4 elektrisch in Reihe geschaltet, so daß betriebsbedingt nur ein Gate-Widerstand Rcjoff bzw. R&jon benutzt wird. Bei dieser Ausführungsform der Entkopplungsvorrichtung kann von den beiden Entkopplungsdioden D3 und D4 eine weggelassen werden. Unter der Annahme, daß nur die Entkopplungsdiode D4 vorhanden ist, ist der effektive Widerstand beim Ausschalten gleich dem Widerstand Rcjof und beim Einschalten gleich der Parallalschaltung der Widerstände Rαjoff und RGJOΠ- Der in FIG 7 erwähnte Kondensator Cz, der elektrisch parallel zur Gatekapazität CGJ geschaltet ist, kann auch bei dieser Ausführungsform verwendet werden.
Bei einer weiteren Ausführungsform der Entkopplungsvorrichtung sind zwei Stromquellen 8 und 10 vorgesehen. Eine derartige Ausführungsform ist in der FIG 9 näher dargestellt. Mittels dieser Stromquellen 8 und 10 wird das Gate G des JFET 4 beim Einschalten geladen und beim Ausschalten Entladen. Die Höhe des Strom ion bzw. ioff bestimmt die Schaltflanke des
JFET 4 beim Ein- bzw. Ausschalten. Gesteuert werden diese beiden Stromquellen 8 und 10 von der Drainspannung UD's- des MOSFET 2 des Hybrid-Leistungs-MOSFET.
Anstelle von Stromquellen 8 und 10 als Entkopplungsvorrichtung kann auch eine gesteuerte Spannungsquelle 12 vorgesehen sein, wie es in der FIG 10 veranschaulicht ist. Elektrisch in Reihe zur gesteuerten Spannungsquelle 12 ist ein Widerstand RSP geschaltet, der in Abhängigkeit der Spannung der Span- nungsquelle 12 einen Stromwert bestimmt.
Die FIG 7 bis 10 zeigen verschiedene Ausführungsformen für eine Entkopplungsvorrichtung, die einerseits mit dem Gate-Anschluß G des JFET 4 und andererseits mit dem Source-Anschluß S' des MOSFET 2 des Hybrid-Leistungs-MOSFET elektrisch leitend verbunden ist. Mittels dieser Entkopplungsvorrichtung wird direkt auf die Änderung der Gate-Spannung UGS' des JFET 4
Einfluß genommen. Durch die Einfügung der Entkopplungsvorrichtung in der in den FIG 7 bis 10 gezeigten Art und Weise wird die harte Ankopplung der Gate-Spannung UGS- des JFET 4 an die Drain-Spannung UD-S' des MOSFET 2 entkoppelt.
Soll vorzugsweise die Stromflanke des JFET 4 beeinflußt werden, so wird eine Induktivität in den Gate-Kreis des JFET 4 eingebaut (FIG 11) . In dieser FIG 11 ist eine Induktivität Ls zwischen dem Source-Anschluß S des JFET und dem Drain-An- Schluß D' des MOSFET 2 geschaltet. Da bereits sehr kleine
Werte der Induktivität Ls bei entsprechenden Stromsteilheiten zu merklichen Spannungsabfällen an der Induktivität Ls führen, kann der Wert der Induktivität Ls sehr klein sein. Dadurch kann eine derartige Induktivität Ls durch einen verlän- gerten Bonddraht des Hybrid-Leistungs-MOSFET zwischen den Anschlüssen S und D' realisiert werden. Beim Einschalten des Hybrid-Leistungs-MOSFET wird in der Induktivität Ls ein Strom aufgebaut, der an dieser Induktivität Ls ein Spannungsabfall erzeugt. Dieser Spannungsabfall hebt das Source-Potential des JFET 4 an und verlangsamt somit das Einschalten des JFET 4. Analog wird das Ausschalten verlangsamt.
Mit der erfindungsgemäßen Einrichtung zur Reduzierung der Änderung der Gate-Spannung UGS' des Sperrschicht-FET 4 eines Hy- brid-Leistungs-MOSFET treten keine hohe Überspannungen mehr auf und das EMV-Verhalten hat sich wesentlich verbessert.
Claims
1. Hybrid-Leistungs-MOSFET, bestehend aus einem MOSFET (2) und einer Sperrschicht-FET (4) , wobei der MOSFET (2) und der Sperrschicht-FET (4) elektrisch in Reihe geschaltet sind, d a d u r c h g e k e n n z e i c h n e t , daß der Hybrid-Leistungs-MOSFET mit einer Einrichtung zur Reduzierung der Änderung der Gate-Spannung (UGS-) des Sperrschicht-FET (4) versehen ist.
2. Hybrid-Leistungs-MOSFET nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß als Einrichtung eine Entkopplungsvorrichtung vorgesehen ist.
3. Hybrid-Leistungs-MOSFET nach Anspruch 1, d a du r c h g e k e n n z e i c h n e t , daß als Einrichtung wenigstens ein Steuerwiderstand (R0ff) vorgesehen ist, der mit einem Gate-Anschluß (G1) des MOSFET (2) verknüpft ist.
4. Hybrid-Leistungs-MOSFET nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Entkopplungsvorrichtung einerseits mit einem Gate-Anschluß (G) des Sperrschicht-FET (4) und andererseits mit einem Source- Anschluß (S') des MOSFET (2) verbunden ist.
5. Hybrid-Leistungs-MOSFET nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Entkopplungsvorrichtung einerseits mit einem Source-Anschluß (S) des Sperrschicht-FET (4) und andererseits mit einem Drain-Anschluß (D1) des MOSFET (2) verbunden ist.
6. Hybrid-Leistungs-MOSFET nach Anspruch 1, 2 oder 4 d a d u r c h g e k e n n z e i c h n e t , daß als Ent- kopplungsvorrichtung ein Gate-Widerstand (RGJ) vorgesehen ist.
7. Hybrid-Leistungs-MOSFET nach Anspruch 1, 2 oder 4 d a d u r c h g e k e n n z e i c h n e t , daß als Entkopplungsvorrichtung zwei Gate-Widerstände (Raro * Rcjoff) vorgesehen ist, die elektrisch parallel geschaltet sind, wobei wenigstens einem Gate-Widerstand (Rαjon/ R&joff) eine Entkopplungsdiode (D3, D4) elektrisch in Reihe geschaltet ist.
8. Hybrid-Leistungs-MOSFET nach Anspruch 6 oder 7, d a d u r c h g e k e n n z e i c h n e t , daß ein Kon- densator (Cz) vorgesehen ist, der elektrisch parallel zur
Gate-Source-Strecke des Sperrschicht-FET (4) geschaltet ist.
9. Hybrid-Leistungs-MOSFET nach Anspruch 1, 2 oder 4 d a d u r c h g e k e n n z e i c h n e t , daß als Ent- kopplungsvorrichtung wenigstens eine Stromquelle (8, 10) vorgesehen ist.
10. Hybrid-Leistungs-MOSFET nach Anspruch 1, 2 oder 4 d a d u r c h g e k e n n z e i c h n e t , daß als Ent- kopplungsvorrichtung eine gesteuerte Spannungsquelle (12) vorgesehen ist.
11. Hybrid-Leistungs-MOSFET nach Anspruch 1, 2 oder 5 d a d u r c h g e k e n n z e i c h n e t , daß als Ent- kopplungsvorrichtung eine Induktivität (Ls) vorgesehen ist.
12. Hybrid-Leistungs-MOSFET nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß als Induktivität (LS) ein verlängerter Bonddraht verwendet wird.
13. Hybrid-Leistungs-MOSFET nach einem der vorgenannten Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß als MOSFET (2) ein Niedervolt-Leistungs-MOSFET vorgesehen ist.
14. Hybrid-Leistungs-MOSFET nach einem der Ansprüche 1 bis 13, d a d u r c h g e k e n n z e i c h n e t , daß der MOSFET (2) aus Silizium besteht.
15. Hybrid-Leistungs-MOSFET nach einem der Ansprüche 1 bis 13, d a d u r c h g e k e n n z e i c h n e t , daß der Sperrschicht-FET (4) aus Silizium-Carbid besteht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/911,173 US6633195B2 (en) | 1999-01-22 | 2001-07-23 | Hybrid power MOSFET |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19902520.7 | 1999-01-22 | ||
DE19902520A DE19902520B4 (de) | 1999-01-22 | 1999-01-22 | Hybrid-Leistungs-MOSFET |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US09/911,173 Continuation US6633195B2 (en) | 1999-01-22 | 2001-07-23 | Hybrid power MOSFET |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2000044048A1 true WO2000044048A1 (de) | 2000-07-27 |
Family
ID=7895108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE2000/000113 WO2000044048A1 (de) | 1999-01-22 | 2000-01-13 | Hybrid-leistungs-mosfet |
Country Status (3)
Country | Link |
---|---|
US (1) | US6633195B2 (de) |
DE (1) | DE19902520B4 (de) |
WO (1) | WO2000044048A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1347577A2 (de) * | 2002-03-22 | 2003-09-24 | Siemens Aktiengesellschaft | Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor |
CN102769451A (zh) * | 2011-05-06 | 2012-11-07 | 夏普株式会社 | 半导体装置及电子设备 |
CN104716815A (zh) * | 2013-12-16 | 2015-06-17 | 台达电子企业管理(上海)有限公司 | 功率电路、控制方法、电源系统及功率电路的封装结构 |
Families Citing this family (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972611B1 (en) * | 2000-07-13 | 2005-12-06 | Ct Concept Technologie Ag | Method and device for a state-dependent control of the transient behavior of semiconductor power switches |
ES2381012T3 (es) * | 2002-07-03 | 2012-05-22 | Dtvg Licensing, Inc | Procedimiento y sistema para generar códigos de comprobación de paridad de baja densidad (LDPC) |
US7577207B2 (en) | 2002-07-03 | 2009-08-18 | Dtvg Licensing, Inc. | Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes |
US7020829B2 (en) | 2002-07-03 | 2006-03-28 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
US6829308B2 (en) * | 2002-07-03 | 2004-12-07 | Hughes Electronics Corporation | Satellite communication system utilizing low density parity check codes |
US20040019845A1 (en) * | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
US7864869B2 (en) * | 2002-07-26 | 2011-01-04 | Dtvg Licensing, Inc. | Satellite communication system utilizing low density parity check codes |
DE10255373A1 (de) * | 2002-11-27 | 2004-06-24 | Siemens Ag | Vorrichtung zum elektronischen Schalten eines Lastelements, Anordnung der Vorrichtung und Verwendung der Vorrichtung bzw. Anordnung |
DE10350170B3 (de) * | 2003-10-28 | 2005-01-27 | Infineon Technologies Ag | Leistungsschaltanordnung mit Sperrschicht-Transistoreinheit und Steuer-Feldeffekttransistoreinheit |
GB0416882D0 (en) * | 2004-07-29 | 2004-09-01 | Koninkl Philips Electronics Nv | Mosfet device and related method of operation |
US20080291973A1 (en) * | 2004-11-16 | 2008-11-27 | Acco | Integrated Ultra-Wideband (Uwb) Pulse Generator |
EP1935026A1 (de) * | 2005-10-12 | 2008-06-25 | Acco | Feldeffekttransistor mit isoliertem gate mit einem dummie-gate |
JP4772542B2 (ja) * | 2006-03-15 | 2011-09-14 | 株式会社東芝 | 電力変換装置 |
FR2911736B1 (fr) * | 2007-01-23 | 2009-03-20 | Schneider Toshiba Inverter | Dispositif de commande d'un interrupteur de puissance et variateur comprenant un tel dipositif. |
US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
WO2009102301A1 (en) * | 2008-02-13 | 2009-08-20 | Acco Semiconductor, Inc | High breakdown voltage double-gate semiconductor device |
US8928410B2 (en) | 2008-02-13 | 2015-01-06 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US7969243B2 (en) | 2009-04-22 | 2011-06-28 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US7863645B2 (en) * | 2008-02-13 | 2011-01-04 | ACCO Semiconductor Inc. | High breakdown voltage double-gate semiconductor device |
US9240402B2 (en) | 2008-02-13 | 2016-01-19 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
SE533026C2 (sv) * | 2008-04-04 | 2010-06-08 | Klas-Haakan Eklund | Fälteffekttransistor med isolerad gate seriekopplad med en JFET |
US8547161B1 (en) * | 2008-05-08 | 2013-10-01 | Google Inc. | Transistor having asymmetric gate-voltage control |
US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
CH700697A2 (de) * | 2009-03-27 | 2010-09-30 | Eth Zuerich | Schalteinrichtung mit einer kaskodeschaltung. |
US7952431B2 (en) * | 2009-08-28 | 2011-05-31 | Acco Semiconductor, Inc. | Linearization circuits and methods for power amplification |
FR2949630B1 (fr) * | 2009-08-31 | 2019-04-05 | Safran Electrical & Power | Module electronique de commande pour transistor jfet |
US8624662B2 (en) * | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
JP5012930B2 (ja) * | 2010-02-15 | 2012-08-29 | 株式会社デンソー | ハイブリッドパワーデバイス |
US8532584B2 (en) | 2010-04-30 | 2013-09-10 | Acco Semiconductor, Inc. | RF switches |
US9236376B2 (en) | 2011-03-21 | 2016-01-12 | Infineon Technologies Americas Corp. | Power semiconductor device with oscillation prevention |
US9859882B2 (en) | 2011-03-21 | 2018-01-02 | Infineon Technologies Americas Corp. | High voltage composite semiconductor device with protection for a low voltage device |
US9362905B2 (en) | 2011-03-21 | 2016-06-07 | Infineon Technologies Americas Corp. | Composite semiconductor device with turn-on prevention control |
US20120241820A1 (en) * | 2011-03-21 | 2012-09-27 | International Rectifier Corporation | III-Nitride Transistor with Passive Oscillation Prevention |
JP2013042270A (ja) * | 2011-08-12 | 2013-02-28 | Advanced Power Device Research Association | トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法 |
US8598937B2 (en) * | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
US9093420B2 (en) | 2012-04-18 | 2015-07-28 | Rf Micro Devices, Inc. | Methods for fabricating high voltage field effect transistor finger terminations |
JP5979998B2 (ja) * | 2012-06-18 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを用いたシステム |
DE102013010188A1 (de) * | 2012-06-21 | 2013-12-24 | Fairchild Semiconductor Corp. | Schalt-Schaltkreis und Steuer- bzw. Regelschaltkreis |
US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
EP2693639B1 (de) | 2012-07-30 | 2015-09-09 | Nxp B.V. | Kaskodenhalbleiterbauelemente |
US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
US20140055192A1 (en) * | 2012-08-24 | 2014-02-27 | Rf Micro Devices, Inc. | Saturation current limiting circuit topology for power transistors |
US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
US9129802B2 (en) | 2012-08-27 | 2015-09-08 | Rf Micro Devices, Inc. | Lateral semiconductor device with vertical breakdown region |
US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
EP2736171A1 (de) * | 2012-11-23 | 2014-05-28 | Nxp B.V. | Kaskodenhalbleiterbauelemente |
US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
JP5996465B2 (ja) * | 2013-03-21 | 2016-09-21 | 株式会社東芝 | 半導体装置 |
EP2787641B1 (de) | 2013-04-05 | 2018-08-29 | Nexperia B.V. | Kaskodenhalbleiterbauelemente |
US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
US9735238B2 (en) * | 2014-01-15 | 2017-08-15 | Virginia Tech Intellectual Properties, Inc. | Avoiding internal switching loss in soft switching cascode structure device |
WO2015166523A1 (ja) * | 2014-04-28 | 2015-11-05 | 株式会社日立産機システム | 半導体装置および電力変換装置 |
US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
EP3001563B1 (de) * | 2014-09-25 | 2019-02-27 | Nexperia B.V. | Kaskodentransistorschaltung |
CN104410303B (zh) * | 2014-11-27 | 2017-04-12 | 成都芯源系统有限公司 | 一种高压电流源及其提供方法 |
US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
KR102178865B1 (ko) * | 2015-02-25 | 2020-11-18 | 한국전자통신연구원 | 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로 |
JP6637065B2 (ja) | 2015-03-13 | 2020-01-29 | トランスフォーム インコーポレーテッド | 高電力回路のためのスイッチングデバイスの並列化 |
JP6408146B2 (ja) * | 2015-05-15 | 2018-10-17 | シャープ株式会社 | 複合型半導体装置 |
US9793260B2 (en) * | 2015-08-10 | 2017-10-17 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
CN107925404A (zh) * | 2015-09-10 | 2018-04-17 | 古河电气工业株式会社 | 功率器件 |
US9748941B2 (en) * | 2015-10-27 | 2017-08-29 | Electronics And Telecommunications Research Institute | Power semiconductor module and method for stabilizing thereof |
KR102265460B1 (ko) * | 2016-01-11 | 2021-06-16 | 한국전자통신연구원 | 캐스코드 스위치 회로 |
US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
US9871510B1 (en) | 2016-08-24 | 2018-01-16 | Power Integrations, Inc. | Clamp for a hybrid switch |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
CN107508585A (zh) * | 2017-08-22 | 2017-12-22 | 广东美的制冷设备有限公司 | 开关器件封装结构、空调器的电控板以及空调器 |
CN107483035A (zh) * | 2017-08-22 | 2017-12-15 | 广东美的制冷设备有限公司 | 开关器件、空调器的电控板以及空调器 |
RU177625U1 (ru) * | 2017-09-11 | 2018-03-02 | Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации Публичное акционерное общество "Научно-производственное объединение "ЭНЕРГОМОДУЛЬ" | Базовый элемент высоковольтного ключевого устройства |
JP6800906B2 (ja) * | 2018-03-22 | 2020-12-16 | 株式会社東芝 | 半導体装置及び半導体パッケージ |
US10826485B2 (en) | 2018-12-17 | 2020-11-03 | Analog Devices International Unlimited Company | Cascode compound switch slew rate control |
JP7204538B2 (ja) | 2019-03-06 | 2023-01-16 | 株式会社東芝 | 半導体集積回路と半導体集積回路の調整方法 |
DE102019121894B4 (de) | 2019-08-14 | 2023-07-06 | Infineon Technologies Ag | Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages |
US11728804B1 (en) * | 2022-05-05 | 2023-08-15 | National Technology & Engineering Solutions Of Sandia, Llc | High voltage switch with cascaded transistor topology |
US20240128958A1 (en) * | 2022-10-12 | 2024-04-18 | Globalfoundries U.S. Inc. | Circuit for controlling the slew rate of a transistor |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
JPS6319846A (ja) * | 1986-07-14 | 1988-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 増幅用複合半導体装置 |
US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
US4945266A (en) * | 1987-11-18 | 1990-07-31 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
US5115369A (en) * | 1990-02-05 | 1992-05-19 | Motorola, Inc. | Avalanche stress protected semiconductor device having variable input impedance |
US5317286A (en) * | 1992-11-09 | 1994-05-31 | Honeywell Inc. | Power combining oscillator |
US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
JPH07161986A (ja) * | 1993-12-06 | 1995-06-23 | Sharp Corp | 半導体装置 |
DE4439301C1 (de) * | 1994-11-07 | 1996-07-18 | Univ Dresden Tech | Schaltungsanordnung mit einem Gate-gesteuerten Haupt- und einem Gate-gesteuerten Hilfsschalter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282107A (en) * | 1992-09-01 | 1994-01-25 | Power Integrations, Inc. | Power MOSFET safe operating area current limiting device |
US5889298A (en) * | 1993-04-30 | 1999-03-30 | Texas Instruments Incorporated | Vertical JFET field effect transistor |
DE19610135C1 (de) * | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
US6259618B1 (en) * | 2000-05-03 | 2001-07-10 | Analog And Power Electronics Corp. | Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup |
-
1999
- 1999-01-22 DE DE19902520A patent/DE19902520B4/de not_active Expired - Fee Related
-
2000
- 2000-01-13 WO PCT/DE2000/000113 patent/WO2000044048A1/de active Application Filing
-
2001
- 2001-07-23 US US09/911,173 patent/US6633195B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
JPS6319846A (ja) * | 1986-07-14 | 1988-01-27 | Nippon Telegr & Teleph Corp <Ntt> | 増幅用複合半導体装置 |
US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
US4945266A (en) * | 1987-11-18 | 1990-07-31 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
US5115369A (en) * | 1990-02-05 | 1992-05-19 | Motorola, Inc. | Avalanche stress protected semiconductor device having variable input impedance |
US5317286A (en) * | 1992-11-09 | 1994-05-31 | Honeywell Inc. | Power combining oscillator |
JPH07161986A (ja) * | 1993-12-06 | 1995-06-23 | Sharp Corp | 半導体装置 |
US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
DE4439301C1 (de) * | 1994-11-07 | 1996-07-18 | Univ Dresden Tech | Schaltungsanordnung mit einem Gate-gesteuerten Haupt- und einem Gate-gesteuerten Hilfsschalter |
Non-Patent Citations (2)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 012, no. 228 (E - 627) 28 June 1988 (1988-06-28) * |
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 09 31 October 1995 (1995-10-31) * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1347577A2 (de) * | 2002-03-22 | 2003-09-24 | Siemens Aktiengesellschaft | Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor |
EP1347577A3 (de) * | 2002-03-22 | 2005-10-05 | Siemens Aktiengesellschaft | Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor |
CN102769451A (zh) * | 2011-05-06 | 2012-11-07 | 夏普株式会社 | 半导体装置及电子设备 |
CN104716815A (zh) * | 2013-12-16 | 2015-06-17 | 台达电子企业管理(上海)有限公司 | 功率电路、控制方法、电源系统及功率电路的封装结构 |
CN104716815B (zh) * | 2013-12-16 | 2018-09-04 | 台达电子企业管理(上海)有限公司 | 功率电路及电源系统 |
Also Published As
Publication number | Publication date |
---|---|
US6633195B2 (en) | 2003-10-14 |
DE19902520A1 (de) | 2000-08-03 |
DE19902520B4 (de) | 2005-10-06 |
US20020153938A1 (en) | 2002-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19902520B4 (de) | Hybrid-Leistungs-MOSFET | |
DE112017006120T5 (de) | Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis | |
DE102005027442B4 (de) | Schaltungsanordnung zum Schalten einer Last | |
EP2412096A2 (de) | Schalteinrichtung mit einer kaskodeschaltung | |
EP1074081A1 (de) | Verpolschutzschaltung | |
EP0236967B1 (de) | Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet | |
DE10306809A1 (de) | Betrieb einer Halbbrücke, insbesondere einer Feldeffekttransistor-Halbbrücke | |
DE19902519C2 (de) | Hybrid-Leistungs-MOSFET für hohe Stromtragfähigkeit | |
EP0756782B2 (de) | Gleichstrom-steuerschaltung | |
DE102014108576A1 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
EP3518421A1 (de) | Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom | |
DE102015110513B3 (de) | Leistungshalbleiterschaltung mit einem Feldeffekttransistor | |
EP2036202B1 (de) | Schaltungsanordnung und verfahren zum ansteuern eines elektrischen verbrauchers | |
EP1094605B1 (de) | Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung | |
DE102006036349B4 (de) | Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes | |
DE2935465A1 (de) | Ttl-pegelumsetzer zur ansteuerung von feldeffekttransistoren | |
DE102020216412B3 (de) | Fahrzeug-Leistungsschaltung, Inverterschaltung und Fahrzeugelektroantrieb | |
DE102008034688B4 (de) | Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung | |
EP2458737A1 (de) | Diodenersatzschaltung und diese jeweils enthaltende Aufwärtswandlerschaltung, Abwärtswandlerschaltung und Brückengleichrichterschaltung | |
EP0822661A2 (de) | Ansteuerschaltung für ein Feldeffekt gesteuertes Leistungs-Halbleiterbauelement | |
DE10035387B4 (de) | Stromschaltanordnung | |
DE20104111U1 (de) | Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes | |
EP0766394A2 (de) | Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET | |
EP1926012A1 (de) | Stromspiegelschaltung | |
DE102022004447A1 (de) | Elektrogerät mit einer Treiberschaltung zur Versorgung eines Steuereingangs eines steuerbaren ersten Halbleiterschalters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE |
|
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 09911173 Country of ref document: US |
|
122 | Ep: pct application non-entry in european phase |