DE102019121894B4 - Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages - Google Patents

Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages Download PDF

Info

Publication number
DE102019121894B4
DE102019121894B4 DE102019121894.2A DE102019121894A DE102019121894B4 DE 102019121894 B4 DE102019121894 B4 DE 102019121894B4 DE 102019121894 A DE102019121894 A DE 102019121894A DE 102019121894 B4 DE102019121894 B4 DE 102019121894B4
Authority
DE
Germany
Prior art keywords
package
conductors
carrier
electronic component
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019121894.2A
Other languages
English (en)
Other versions
DE102019121894A1 (de
Inventor
Eduardo Schittler Neves
Dan Horia Popescu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019121894.2A priority Critical patent/DE102019121894B4/de
Priority to US16/992,874 priority patent/US11322461B2/en
Priority to CN202010817911.9A priority patent/CN112397473A/zh
Publication of DE102019121894A1 publication Critical patent/DE102019121894A1/de
Application granted granted Critical
Publication of DE102019121894B4 publication Critical patent/DE102019121894B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Package (100) aufweisend:• einen Träger (102), welcher eine Mehrzahl von Leitern (116) hat;• eine elektronische Komponente (104), welche auf dem Träger (102) montiert ist und zumindest ein Pad (106) aufweist; und• eine Impedanzstruktur (108), welche das zumindest eine Pad (106) mit dem Träger (102) elektrisch koppelt, so dass bei Verschiedenen der Leiter (116) verschiedene Impedanzwerte der Impedanzstruktur (108) abgegriffen werden können;wobei die Impedanzstruktur (108) mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen (112) gebildet ist,wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente (112) zwischen Verschiedenen der Leiter (116) des Trägers (102) erstreckt,wobei sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente (112) über und oberhalb der elektronischen Komponente (104) erstreckt, welche zwischen den Verschiedenen der Leiter (116) angeordnet ist.

Description

  • Hintergrund
  • Die vorliegende Erfindung betrifft Packages und ein Verfahren zum Herstellen eines Packages.
  • Packages können als eingekapselte elektronische Chips mit elektrischen Verbindungen bezeichnet werden, welche sich aus der Einkapselung erstrecken und an einer elektronischen Peripherie montiert werden, beispielsweise an einer gedruckten Leiterplatte.
  • Packaging-Kosten sind ein bedeutender Antrieb für die Industrie. In Zusammenhang damit stehen die Performance, die Dimensionen und die Zuverlässigkeit. Die verschiedenen Packaging-Lösungen sind vielfältig und müssen sich mit den Anforderungen der Anwendung befassen.
  • US 6 066 890 A offenbart eine Package-Konfiguration mehrerer integrierter Schaltungen mit einem zentral montierten integrierten Schaltungschip und einer zusätzlichen Schaltungsvorrichtung, die in der Peripherie des Packages montiert ist. Die zusätzliche Schaltungsvorrichtung kann mehrere Funktionen bereitstellen, zum Beispiel Schutz und Leistungsverbesserung des integrierten Schaltungschips. Beispiele sind Schutzschaltungen gegen elektrostatische Entladungen oder Schaltungen zur Temperaturerfassung. Die Package-Konfiguration nutzt den Platz, der bei Konfigurationen wie SOIC oder TSSOP in der Nähe von Anschlusssockeln zur Montage von zusätzlichen Schaltungsvorrichtungen zur Verfügung steht.
  • DE 10 2012 019 391 A1 offenbart ein Leistungshalbleitergehäuse mit redundanter Funktionalität. Das Leistungshalbleitergehäuse weist einen integrierten Schaltkreis mit einem ersten Gate-Pad und einem zweiten Gate-Pad sowie einen ersten Gate-Kontakt und einen zweiten Gate-Kontakt auf. Das erste Gate-Pad ist mit dem ersten Gate-Kontakt über eine elektrische Verbindung verbunden und das zweite Gate-Pad ist mit dem zweiten Gate-Kontakt über eine weitere elektrische Verbindung verbunden.
  • DE 102 11 831 A1 offenbart eine Schaltungsanordnung sowie ein dazugehöriges Verfahren zur Überwachung von Leistungshalbleiterbauelementen. Auf Grundlage redundant ausgebildeter Drahtbondverbindungen, die zur Steuerung eines Leistungshalbleiterbauelements verwendet werden, wird die korrekte Verbindung über diese Drahtbondverbindungen überwacht.
  • Zusammenfassung
  • Es mag ein Bedarf bestehen, ein Package mit einer guten elektrischen Performance herzustellen. Gemäß einer beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen Träger, welcher eine Mehrzahl von Leitern hat, eine elektronische Komponente, welche auf dem Träger montiert ist und zumindest ein Pad aufweist, und eine Impedanzstruktur aufweist, welche das zumindest eine Pad mit dem Träger elektrisch koppelt, so dass bei Verschiedenen der Leiter verschiedene Impedanzwerte der Impedanzstruktur abgegriffen werden können. Die Impedanzstruktur ist mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen gebildet, wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente zwischen Verschiedenen der Leiter des Trägers erstreckt, wobei sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente über und oberhalb der elektronischen Komponente erstreckt, welche zwischen den Verschiedenen der Leiter angeordnet ist.
  • Gemäß einer anderen beispielhaften Ausführungsform ist ein Package bereitgestellt, welches einen Träger, welcher eine Montiersektion und mehrere Leiter aufweist, eine elektronische Komponente, welche auf der Montiersektion montiert ist und zumindest ein Pad aufweist, und eine Mehrzahl von Bonddrähten aufweist, welche zwischen dem zumindest einen Pad und den Leitern verbunden ist, um dadurch eine Impedanzstruktur mit einem auswählbaren Wert der Impedanz zu bilden. Die Mehrzahl von Bonddrähten weist auf einen ersten Bonddraht, welcher eines von dem zumindest einen Pad mit einem ersten Leiter verbindet, zumindest einen zweiten Bonddraht, welcher den ersten Leiter mit zumindest einem zweiten Leiter verbindet, und einen dritten Bonddraht, welcher zumindest einen der zweiten Leiter mit einem dritten Leiter verbindet. Gemäß noch einer anderen beispielhaften Ausführungsform ist ein Verfahren zum Herstellen eines Packages bereitgestellt, wobei das Verfahren ein Montieren einer elektronischen Komponente, welche zumindest ein Pad aufweist, auf einen Träger, welcher eine Mehrzahl von Leitern hat, ein elektrisches Koppeln des zumindest einen Pads mit dem Träger mittels einer Impedanzstruktur, so dass bei Verschiedenen der Leiter verschiedene Impedanzwerte der Impedanzstruktur abgegriffen werden können, und ein zumindest teilweises Einkapseln der elektronischen Komponente, des Trägers und der Impedanzstruktur mittels einer Einkapselung aufweist. Die Impedanzstruktur ist mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen gebildet, wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente zwischen Verschiedenen der Leiter des Trägers erstreckt, wobei sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente über und oberhalb der elektronischen Komponente erstreckt, welche zwischen den Verschiedenen der Leiter angeordnet ist.
  • Gemäß einer beispielhaften Ausführungsform können ein Package und ein Herstellungsverfahren zum Herstellen eines derartigen Packages mit einer Implementierung einer auswählbaren Impedanz mit geringem Aufwand bereitgestellt werden, beispielsweise zum Bereitstellen eines dämpfenden Induktors. Eine derartige Impedanzstruktur kann sehr nahe an einem zugeordneten Pad der elektronischen Komponente (beispielsweise ein Gate Pad eines Transistorchips) angeordnet sein, beispielsweise mittels eines einfachen Verwendens von Bonddrähten zum Bilden der Impedanzstruktur. Eine Impedanzstruktur, welche insbesondere mittels verbundener Bonddrähte gebildet ist, kann die elektrische Performance in einem Package (beispielsweise aufweisend einen oder mehrere diskrete Leistungs-MOSFETs) verbessern, da ein einstellbarer Wert der Impedanz mittels der Impedanzstruktur bereitgestellt werden kann. Anschaulich kann ein jeweiliger einstellbarer Wert der Impedanz von einem Schaltkreis-Designer ausgewählt werden, indem einfach ausgewählt wird, welcher von mehreren Leitern zum Verbinden einer elektronischen Verschaltung mit dem Package verwendet werden soll. Der korrespondierende Impedanzwert wird dann mittels der Sektion der Impedanzstruktur bereitgestellt, welche zwischen einem Pad der elektronischen Komponente und dem ausgewählten Leiter verbunden ist. Auf vorteilhafte Weise kann das Bereitstellen von verschiedenen Leitern (welche in Bezug auf eine Einkapselung freiliegend sein können, um für einen Schaltkreis-Designer zugänglich zu sein) kann es ermöglichen, die verschiedenen Leiter mit verschiedenen Sektionen der Impedanzstruktur zu verbinden. Als Ergebnis ist es für den Schaltkreis-Designer möglich, eine bestimmte Sektion der integrierten Impedanzstruktur abzugreifen und dadurch einen von mehreren verschiedenen Werten der Impedanz zwischen der elektronischen Komponente und dem ausgewählten externen Leiter auszuwählen. Mit sehr geringem Aufwand kann dies ein effizientes Design der elektronischen Verschaltung ermöglichen, welche von dem Package bereitgestellt wird, welches einen Mehrfachabgriff-Induktor hat. Beispielsweise können mittels des Bereitstellens einer Impedanz mit einem geeigneten Wert unerwünschte elektronische Phänomene, beispielsweise parasitische Schwingen-Artefakte (ringing artefacts) effizient unterdrückt werden. Zusätzlich oder alternativ kann das Bereitstellen einer in das Package integrierten Impedanzstruktur ebenfalls die EMI (elektromagnetische Interferenz) Eigenschaft des Packages verbessern.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen der Packages und des Verfahrens erläutert.
  • Eine Kernidee einer beispielhaften Ausführungsform kann im Bereitstellen einer Mehrfachabgriff-Impedanzstruktur gesehen werden, welche in einem Package integriert ist. Genauer kann es bei der fortschreitenden Miniaturisierung von Packages (insbesondere diskrete Hochspannungsschalter Packages) vorkommen, dass mehrere Leiter eines Trägers verfügbar sind, jedoch nicht zum Bereitstellen der elektronischen Funktionalität eines derartigen Packages erforderlich sind. Vorteilhafterweise können derartige verfügbare und ungenutzte Leiter funktionalisiert werden, indem eine Impedanzstruktur (beispielsweise mittels Verbindens der Bonddrähte oder anderer elektrisch leitfähiger Strukturen) zwischen den Leitern in einem Inneren des Packages erzeugt wird, um eine variable Impedanz zu bilden. Das Verändern der Impedanz ist möglich, indem einfach einer von mehreren Leitern ausgewählt wird, welcher beispielsweise entweder keine, eine teilweise, oder eine vollständige Verbindung mit der Impedanzstruktur bereitstellt. Als Ergebnis kann ein Abgriff-Induktor in ein einen Leiter aufweisendes Package im Wesentlichen ohne zusätzlichen Aufwand integriert werden.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Package“ insbesondere eine elektronische Vorrichtung bezeichnen, welche eine oder mehrere elektronische Komponenten aufweisen kann, welche auf einem Träger montiert sind. Optional kann zumindest ein Teil der Bestandteile des Packages zumindest teilweise mittels einer Einkapselung eingekapselt sein. Ferner können optional ein oder mehrere elektrisch leitfähige Verbindungskörper (beispielsweise Bonddrähte und/oder Klemmen) in einem Package implementiert sein, beispielsweise zum elektrischen Koppeln der elektronischen Komponente mit dem Träger.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (beispielsweise einen Transistor), eine passive elektronische Vorrichtung (beispielsweise eine Kapazitanz oder eine Induktanz oder einen ohmschen Widerstand), einen Sensor (beispielsweise ein Mikrofon, einen Lichtsensor oder einen Gassensor), einen Aktuator (beispielsweise einen Lautsprecher) und ein mikroelektromechanisches System (MEMS) umfassen. Insbesondere kann die elektronische Komponente ein Halbleiterchip sein, welcher zumindest ein integriertes Schaltkreiselement (beispielsweise eine Diode oder einen Transistor) in einem Oberflächenabschnitt davon hat. Die elektronische Komponente kann ein nacktes Halbleiterplättchen (die) sein oder kann bereits verpackt oder eingekapselt sein. Halbleiterchips, welche gemäß beispielhaften Ausführungsformen implementiert sind, können mit Siliziumtechnologie, Galliumnitridtechnologie, Siliziumkarbidtechnologie, etc. gebildet werden.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Einkapselung“ insbesondere ein im Wesentlichen elektrisch isolierendes und bevorzugt thermisch leitfähiges Material bezeichnen, welches eine elektronische Komponente und optional einen Teil eines Trägers umgibt, um einen mechanischen Schutz, eine elektrische Isolierung und optional einen Beitrag zur Wärmeableitung während des Betriebs bereitzustellen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Träger“ insbesondere eine (bevorzugt, aber nicht notwendigerweise elektrisch leitfähige) Stützstruktur bezeichnen, welche als eine mechanische Stütze für die eine oder die mehreren elektronischen Komponenten dient und welche zudem zu der elektrischen Verbindung zwischen der elektronischen Komponente(n) und der Peripherie des Packages beitragen kann. In anderen Worten kann der Träger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Montiersektion“ insbesondere eine Stützstruktur des Trägers bezeichnen, auf welcher die elektronische Komponente zu montieren ist. Wenn der Träger ein Leiterrahmen ist, kann die Montiersektion ein Die Pad sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Leiter“ insbesondere ein elektrisch leitfähiges (beispielsweise streifenförmiges) Element des Trägers (welcher planar oder gebogen sein kann) bezeichnen, welches zum Kontaktieren der elektronischen Komponente von einem Äußeren des Packages dient. Beispielsweise kann ein Leiter in Bezug auf eine Einkapselung vollständig freiliegend sein oder kann teilweise eingekapselt und teilweise freiliegend sein. Wenn der Träger einen Leiterrahmen ist, können die Leiter ein Die Pad umgeben.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Impedanzstruktur“ insbesondere eine physische und zumindest teilweise elektrisch leitfähige Struktur bezeichnen, welche konfiguriert ist, eine Impedanz zwischen der elektronischen Komponente und dem Träger bereitzustellen. Impedanz kann ein komplexwertiges Erzeugen eines Widerstands bezeichnen. Ein oder mehrere Bestandteile der Impedanz, welche mittels der Impedanzstruktur bereitgestellt werden, können ohmscher Widerstand, Kapazitanz und/oder Induktanz sein. Beispielsweise kann eine derartige Impedanz eine Induktanz (welche beispielsweise mittels Bildens einer Schleife aus elektrisch leitfähigen Drähten gebildet sein kann) sein. Zusätzlich oder alternativ kann eine derartige Impedanz eine Kapazitanz und/oder ein ohmscher Widerstand sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Bonddrähte“ insbesondere kleine elektrisch leitfähige Drähte bezeichnen, welche zum Kontaktieren eines Trägers mit einer elektronischen Komponente, welche auf dem Träger montiert ist, verwendet werden können. Im Kontext von beispielhaften Ausführungsformen können derartige Bonddrähte zusätzlich oder alternativ zum Herstellen einer Impedanzstruktur verwendet werden, insbesondere einer Induktorstruktur.
  • In einer bevorzugten Ausführungsform ist die Impedanzstruktur eine Induktorstruktur, welche derartig konfiguriert ist, dass bei Verschiedenen der Leiter verschiedene Induktanzwerte abgegriffen werden können. Das Abgreifen eines von verschiedenen Induktanzwerten bei verschiedenen Leitern des Packages hat sich als äußerst effizienter Mechanismus zum Unterdrücken eines Schwingens (ringing) des Packages herausgestellt. Im Kontext der vorliegenden Anmeldung kann der Begriff „Schwingen“ insbesondere ein unerwünschtes oder parasitisches Phänomen bezeichnen, bei dem ein Signal, welches an eine elektronische Komponente angelegt wird, eine Oszillation ausführt, beispielsweise im Sinne eines Einschalteffekts (switch-on effect) und/oder eines Ausschalteffekts (switch-off effect). Beim Bereitstellen eines Packages mit einer eingekapselten elektronischen Komponente kann ein integrierter Mehrfachabgriff-Induktor vorteilhaft zum Unterdrücken des Schwingens sein. Als Folge dieser Konfiguration kann es möglich sein, Schwingen-Phänomene zu unterdrücken oder sogar zu eliminieren, welche beim Anlegen eines Signals an eine elektronische Komponente mit einer sehr niedrigen Impedanz auftreten können. Somit kann die Impedanzstruktur eine ausreichend große Impedanz bereitstellen, um unerwünschtes Schwingen zu unterdrücken.
  • Allerdings kann das Auswählen eines Gate-Anschlusses (gate pin) unter mehreren Leitern nicht nur die Induktanz verändern, sondern kann ebenfalls den Gate-Widerstand verändern. Darüber hinaus können Fälle auftreten, bei welchen sogar verschiedene Kapazitanzwerte der Impedanzstruktur zu einem verbesserten Filterverhalten führen können. Somit kann die Impedanzstruktur einen auswählbaren Wert des ohmschen Widerstands, der Kapazitanz und/oder der Induktanz bereitstellen.
  • In einer Ausführungsform kann das Package eine Einkapselung aufweisen, welche zumindest teilweise zumindest eines aus der Gruppe einkapselt, welche aus der elektronischen Komponente, dem Träger und der Impedanzstruktur (welche insbesondere als Induktorstruktur verkörpert sein kann) besteht. Somit kann die Impedanzstruktur insbesondere in der Einkapselung integriert sein und somit in Bezug auf eine Umgebung ausreichend geschützt sein. Package-externe Schaltkreiselemente zum Bereitstellen einer Mehrfachabgriff-Impedanzstruktur können somit verzichtbar sein. Folglich kann die Impedanzstruktur insbesondere zumindest teilweise mittels einer Einkapselung eingekapselt sein und ist daher nicht nur mechanisch angemessen gegen eine Beschädigung während der Herstellung und des Betriebs des Packages geschützt, sondern kann auch auf miniaturisierte Weise in der Einkapselung gebildet sein, um ein kompaktes Package bereitzustellen. Die Impedanzstruktur kann zwischen der elektronischen Komponente (welche ebenfalls eingekapselt sein kann) und dem Träger (welcher teilweise eingekapselt sein kann) verbunden sein, auf welchem die elektronische Komponente montiert ist.
  • In einer Ausführungsform ist die Impedanzstruktur mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen gebildet. Anschaulich kann durch das Verbinden mehrerer elektrisch leitfähiger Elemente eine dreidimensional geformte Struktur gebildet werden, welche effektiv eine Impedanz im Inneren des Packages erzeugt. Somit kann die beschriebene Konfiguration mit geringem Aufwand die Impedanzstruktur bilden.
  • In einer Ausführungsform sind die verbundenen elektrisch leitfähigen Elemente derartig angeordnet, dass sie zumindest eine Schleife (loop) (insbesondere eine Mehrzahl von Schleifen) bilden. Es kann besonders vorteilhaft sein, die Impedanzstruktur als eine Schleife zu bilden, welche eine oder mehrere Wicklungen in dem Inneren des Packages hat, da der Wert der Induktanz der Impedanzstruktur umso größer sein kann, je größer die Anzahl der Schleifen ist. Daher ist das Einstellen der Anzahl der Schleifen ebenfalls eine einfache Weise zum Einstellen eines gewünschten Werts der Induktanz.
  • In einer anderen Ausführungsform sind die verbundenen elektrisch leitfähigen Elemente derartig angeordnet, dass sie eine Spirale bilden. Beispielsweise kann eine derartige Spirale auf der Basis von Bonddrähten, Bondbändern und/oder Klemmen gebildet sein. Eine Spiralform ermöglicht das Bereitstellen eines ausreichend hohen Werts der Induktanz bei einer kompakten Konfiguration. Das Abgreifen einer Spirale kann an verschiedenen Wicklungen davon bewerkstelligt werden, um es einem Benutzer zu ermöglichen, einen von mehreren diskreten Werten der Induktanz auszuwählen, mittels eines entsprechenden Kontaktierens eines von mehreren Leitern, welche mit verschiedenen Wicklungen der Spirale verbunden sind.
  • Allerdings sind in anderen Ausführungsformen andere Formen der verbundenen elektrisch leitfähigen Elemente möglich, beispielsweise die Form von zumindest einem Mäander, zumindest einer Zickzackstruktur, etc. Die Trajektorie, welche mittels der verbundenen elektrisch leitfähigen Elemente definiert ist, kann insbesondere eine Zickzack-Trajektorie sein, was das Bilden einer hohen Induktanz bei einem geringen Platzbedarf fördert.
  • In einer Ausführungsform erstreckt sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente zwischen verschiedenen Leitern des Trägers. Auf vorteilhafte Weise kann ein Array von ohnehin vorliegenden Leitern an zwei gegenüberliegenden Seiten des Packages verwendet werden, um die verbundenen elektrisch leitfähigen Elemente miteinander zu verbinden. Beispielsweise können Bonddrähte verwendet werden, um Leiter eines Leiterrahmens an zwei gegenüberliegenden Seiten der Komponente des Packages zu verbinden.
  • In einer Ausführungsform erstreckt sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente über und oberhalb der elektronischen Komponente zwischen den Verschiedenen der Leiter des Trägers. Dies kann zu einer platzsparenden und kompakten Konfiguration des Packages führen.
  • In einer Ausführungsform erstreckt sich ein anderes der verbundenen elektrisch leitfähigen Elemente zwischen dem zumindest einen Pad und einem Leiter des Trägers. Somit kann ein weiteres verbundenes elektrisch leitfähiges Element zum Verbinden des Pads der (insbesondere halbleiterchipartigen) elektronischen Komponente mit der Impedanzstruktur an einem gemeinsamen Leiter verwendet werden. Dies ist eine sehr einfache Weise, die eingebettete oder eingekapselte elektronische Komponente mit einer elektronischen Umgebung via die Impedanzstruktur zu verbinden.
  • In einer Ausführungsform ist die elektronische Komponente auf einer Montiersektion (beispielsweise einem Die Pad) des Trägers montiert, welche von den verschiedenen Leitern getrennt ist. Die verbundenen elektrisch leitfähigen Elemente können somit zwischen gegenüberliegenden Leitern gespannt sein und sich über eine zentral positionierte elektronische Komponente auf der zentralen Montiersektion erstrecken. Durch diese Maßnahme kann die Impedanzstruktur räumlich nahe an der elektronischen Komponente angeordnet sein. Dies kann insbesondere zum Unterdrücken von unerwünschten Schwingen-Effekten vorteilhaft sein und kann zu einem kompakten Design beitragen.
  • In einer Ausführungsform ist zumindest ein Teil einer Hauptoberfläche einer derartigen Montiersektion des Trägers, auf welcher Montiersektion die elektronische Komponente montiert ist, in Bezug auf die Einkapselung freiliegend, um das Ableiten von Wärme zu fördern, welche während des Betriebs der elektronischen Komponente erzeugt wird. Die Montiersektion kann räumlich von den Leitern getrennt sein. Beispielsweise kann zumindest ein Teil einer Hauptoberfläche der Montiersektion in Bezug auf die Einkapselung freiliegend sein, um Wärme abzuleiten, welche während des Betriebs der zumindest einen elektronischen Komponente erzeugt wird. Somit kann eine elektronische Komponente (beispielsweise ein Leistungshalbleiterchip) auf einer Hauptoberfläche der Montiersektion montiert sein, während eine gegenüberliegende andere Hauptoberfläche der Montiersektion für eine effiziente Wärmeableitung zu einem Äußeren des Packages in Bezug auf die Einkapselung freiliegend sein kann. Dies kann ein effizientes Kühlen des Packages sicherstellen.
  • In einer Ausführungsform sind die verbundenen elektrisch leitfähigen Elemente Bonddrähte. Beispielsweise können derartige Bonddrähte einen kreisförmigen, rechteckigen oder flachen Querschnitt haben. Somit können die Bonddrähte elektrisch leitfähige längliche Strukturen sein, welche irgendeinen gewünschten Querschnitt haben. Sie können beispielsweise einen kreisförmigen Querschnitt haben. Allerdings ist es ebenfalls möglich, elektrisch leitfähige Bänder als Bonddrähte mit einem streifenförmigen oder flachen Querschnitt zu verwenden. Das Verwenden von Bonddrähten zum Bilden der Impedanzstruktur ist eine besonders einfache und platzsparende Ausführungsform.
  • Allerdings ist ein Konfigurieren der Impedanzstruktur aus Bonddrähten nicht die einzige Option. In einer anderen Ausführungsform kann es ebenfalls möglich sein, zwei oder mehr Klemmen oder andere elektrisch leitfähige Körper zu verbinden, um eine Impedanzstruktur bereitzustellen.
  • In einer Ausführungsform ist die elektronische Komponente ein Leistungshalbleiterchip. Entsprechend kann das Package als ein Leistungspackage konfiguriert sein. In Bezug auf Leistungsleiterchips sind Probleme mit Schwingen-Effekten besonders ausgeprägt. Somit ist die Integration einer Impedanzstruktur, welche insbesondere aus verbundenen Bonddrähten ist, besonders vorteilhaft für Leistungshalbleiter-Vorrichtungen.
  • In einer Ausführungsform ist die elektronische Komponente ein Transistorchip, insbesondere ein MOSFET (Metalloxid Halbleiter Feldeffekttransistor) Chip. Insbesondere kann ein Gate Pad eines Transistorchips anfällig für das Schwingen sein. Somit kann die Impedanzstruktur zwischen dem Gate Pad eines Transistorchips und einem äußeren Leiter eines leiterrahmenartigen Trägers verbunden sein.
  • In einer Ausführungsform ist die elektronische Komponente konfiguriert, während des Betriebs einen vertikalen Stromfluss zu erfahren. In einer derartigen Ausführungsform ist es beispielsweise möglich, dass ein Source Pad und ein Gate Pad auf einer Hauptoberfläche einer halbleiterchipartigen elektronischen Komponente angeordnet sind und das Drain Pad auf der gegenüberliegenden anderen Hauptoberfläche angeordnet ist. Insbesondere kann das Verbinden des Gate Pads mit der Impedanzstruktur von Vorteil sein, um eine geeignete elektrische Performance zu erzielen. Während des Betriebs kann der Strom vertikal zwischen dem einen oder den mehreren Pads auf einer oberen Hauptoberfläche und dem einen oder den mehreren Pads auf einer unteren Hauptoberfläche der elektronischen Komponente fließen.
  • In einer Ausführungsform koppelt die Impedanzstruktur elektrisch ein Gate Pad der elektronischen Komponente mit einem auswählbaren Gate-Leiter des Trägers. Beim Verbinden der Impedanzstruktur mit einem Gate Pad ist die Verbesserung der elektronischen Performance des Packages besonders ausgeprägt und einer der mehreren Leiter kann von einer äußeren Seite des Packages ausgewählt werden, als Gate-Leiter zu wirken, in Übereinstimmung mit einem gewünschten Wert der Impedanz (insbesondere Induktanz).
  • In einer Ausführungsform ist die Impedanzstruktur - wenn sie als Induktorstruktur verkörpert ist - konfiguriert, zumindest zwei verschiedene Werte der Induktanz in einem Bereich zwischen 5 nH und 500 nH, insbesondere in einem Bereich zwischen 10 nH und 50 nH, bereitzustellen. Beispielsweise kann die Induktorstruktur eine Induktanz von zumindest 10nH, insbesondere zumindest 40 nH bereitstellen. Es hat sich herausgestellt, dass insbesondere die genannten Werte der Induktanz vorteilhaft zum effizienten Unterdrücken des Schwingens sind.
  • In einer Ausführungsform sind verschiedene Werte der Impedanz der Impedanzstruktur auswählbar mittels Auswählens eines Zugeordneten der Leiter. Genauer kann ein jeweiliger von verschiedenen diskreten Werten der Impedanz der Impedanzstruktur mittels Auswählens eines Zugeordneten der Leiter auswählbar sein. Beispielsweise kann mittels Bildens einer elektrisch leitfähigen Verbindung mit einem ausgewählten Leiter und einer Montierbasis (beispielsweise eine gedruckte Leiterplatte), auf welcher das Package zu montieren ist, der ausgewählte Leiter einen ausgewählten Wert der Impedanz definieren, welcher mittels der teilweise oder vollständig abgegriffenen Impedanzstruktur bereitgestellt ist.
  • In einer Ausführungsform ist die Impedanzstruktur zum Dämpfen des Schwingens der elektronischen Komponente verbunden. Anschaulich kann der ausgewählte Wert der Impedanz (insbesondere Induktanz), welcher mittels der Impedanzstruktur in Verbindung mit einer Gate-Source-Kapazitanz der (beispielsweise hochleistungs-diskreter-schalterartigen) elektronischen Komponente bereitgestellt ist, effektiv einen Frequenzfilter bilden, welcher Schwingen-Effekte in Form von unerwünschten Oszillationsphänomenen dämpft, beispielsweise beim Ausschalten des Packages.
  • In einer Ausführungsform weist der Träger einen Leiterrahmen auf, welcher insbesondere ein Die Pad und eine Mehrzahl von Leitern aufweist. Ein derartiger Leiterrahmen kann eine plattenförmige metallische Struktur sein, welche derartig strukturiert sein kann, dass ein oder mehrere Die Pads oder Montiersektionen zum Montieren der einen oder der mehreren elektronischen Komponenten des Packages und eine oder mehrere Leitersektionen für eine elektrische Verbindung des Packages mit einer elektronischen Umgebung gebildet sind, wenn die elektronische Komponente(n) auf dem Leiterrahmen montiert ist/sind. In einer Ausführungsform kann der Leiterrahmen eine Metallplatte (insbesondere aus Kupfer) sein, welche strukturiert sein kann, beispielsweise mittels Stanzens oder Ätzens. Das Bilden des Chipträgers als ein Leiterrahmen ist eine kosteneffiziente und mechanisch sowie elektrisch vorteilhafte Konfiguration, in welcher eine niederohmige Verbindung der zumindest einen elektronischen Komponente mit einer robusten Stützfähigkeit des Leiterrahmens kombiniert werden kann. Ferner kann ein Leiterrahmen zu der thermischen Leitfähigkeit des Packages beitragen und kann Wärme ableiten, welche während des Betriebs der elektronischen Komponente(n) erzeugt wird, als Folge der hohen thermischen Leitfähigkeit des metallischen (insbesondere Kupfer) Materials des Leiterrahmens. Ein Leiterrahmen kann beispielsweise Aluminium und/oder Kupfer aufweisen. Im Kontext der vorliegenden Anmeldung kann der Begriff „Die Pad“ insbesondere einen Abschnitt eines Leiterrahmens bezeichnen, welcher zum Aufnehmen einer elektronischen Komponente, beispielsweise eines Halbleiterchips, geformt und dimensioniert ist. Entsprechend ist der Oberflächenbereich des Die Pads typischerweise flach und planar und ausreichend groß zum vollständigen Aufnehmen des Chips oder Dies darauf. Im Gegensatz dazu kann der Begriff „Leiter“ insbesondere einen anderen Abschnitt eines Leiterrahmens bezeichnen, welcher sich zumindest teilweise über eine Einkapselung (falls vorhanden) hinaus erstrecken kann und als Verbindungselement mit einer elektronischen Peripherie des Packages dient. Es ist beispielsweise möglich, dass ein oder mehrere Anschlüsse der elektronischen Komponente, welche auf dem Die Pad montiert ist, mit einem Jeweiligen der Leiter elektrisch verbunden ist oder sind, beispielsweise mittels einer Klemme, eines Bonddrahts oder eines Bondbands. Es ist beispielsweise möglich, dass das Die Pad eingekapselt ist und die Leiter teilweise oder vollständig in Bezug auf eine Einkapselung freiliegend sind. Es ist ebenfalls möglich, dass das Die Pad einen zentralen Abschnitt eines leiterrahmenartigen Trägers bildet, wohingegen die Leiter einen peripheren Abschnitt des Leiterrahmens bilden können. Sowohl die Die Pads als auch die Leiter können zumindest teilweise ein metallisches Material aufweisen. Im weiteren Sinne kann der Träger eine teilweise oder vollständig metallische Struktur sein.
  • In einer anderen Ausführungsform weist der Träger einen Stapel auf, welcher eine zentrale elektrisch isolierende und thermisch leitfähige Schicht (beispielsweise eine Keramikschicht), welche auf beiden gegenüberliegenden Hauptoberflächen mit einer jeweiligen elektrisch leitfähigen Schicht (beispielsweise einer Kupferschicht oder einer Aluminiumschicht, wobei die jeweilige elektrisch leitfähige Schicht eine kontinuierliche oder eine strukturierte Schicht sein kann) bedeckt ist, ein Direkt-Kupferverbindung (direct copper bonding, DCB) Substrat und ein Direkt-Aluminiumverbindung (direct aluminum bonding, DAB) Substrat umfasst.
  • In einer Ausführungsform weist das Package eine Einkapselung auf, insbesondere eine Formmasse, welche nur einen Teil des Trägers, zumindest einen Teil der elektronischen Komponente und zumindest einen Teil der Bonddrähte oder einer anderen Art von Impedanzstruktur einkapselt. Beim Einkapseln mittels eines Formverfahrens (molding) können beispielsweise Spritzgießen (injection molding) oder Transferpressen (transfer molding) ausgeführt werden. Folglich kann die Einkapselung einen Formkörper (mold) aufweisen, insbesondere einen Kunststoff-Formkörper. Beispielsweise kann ein entsprechend eingekapselter Körper (insbesondere die elektronische Komponente mit dem Träger) bereitgestellt werden mittels Platzierens des Körpers oder der Körper zwischen einem oberen Formwerkzeug und einem unteren Formwerkzeug und indem ein flüssiges Formmaterial hinein injiziert wird. Nach dem Aushärten des Formmaterials ist die Bildung der Einkapselung abgeschlossen. Falls gewünscht, kann der Formkörper mit Partikeln gefüllt werden, welche seine Eigenschaften verbessern, beispielsweise seine Wärmeableitungseigenschaften. In anderen beispielhaften Ausführungsformen kann die Einkapselung auch ein Spritzgussteil (casting component) sein.
  • In einer Ausführungsform können alle Leiter oder Anschlüsse seitlich aus der Einkapselung (welche zu einer Leiter-Package Architektur korrespondieren kann) hervorstehen. Allerdings ist es ebenfalls möglich, dass das Package ein leiterfreies Package ist.
  • In einer Ausführungsform ist eine Verbindung zwischen der elektronischen Komponente, dem Träger und/oder der Impedanzstruktur mittels eines Verbindungsmediums gebildet. Beispielsweise kann das Verbindungsmedium eine Lötstruktur, eine Sinterstruktur, eine Schweißstruktur und/oder eine Kleberstruktur sein. Somit kann das Montieren der elektronischen Komponente auf dem Träger und/oder das Verbinden der Impedanzstruktur zwischen der elektronischen Komponente und dem Träger mittels Lötens, Sinterns oder Schweißens, oder mittels Anhaftens oder Klebens bewerkstelligt werden.
  • In einer Ausführungsform weist das Package eine Mehrzahl von elektronischen Komponenten auf, welche auf dem Träger montiert sind. Somit kann das Package eine oder mehrere elektronische Komponenten (beispielsweise zumindest eine passive Komponente, beispielsweise ein Kondensator, und zumindest eine aktive Komponente, beispielsweise ein Halbleiterchip) aufweisen.
  • In einer Ausführungsform weist die zumindest eine elektronische Komponente zumindest eines aus der Gruppe auf, welche aus einem Controller-Schaltkreis, einem Treiberschaltkreis und einem Leistungshalbleiter-Schaltkreis besteht. Alle diese Schaltkreise können in einem Halbleiterchip oder separat in verschiedenen Chips integriert sein. Beispielsweise kann eine korrespondierende Leistungshalbleiteranwendung mittels des/der Chips realisiert sein, wobei integrierte Schaltkreiselemente eines derartigen Leistungshalbleiterchips zumindest einen Transistor (insbesondere einen MOSFET, Metalloxid Halbleiter Feldeffekttransistor), zumindest eine Diode, etc. aufweisen können. Insbesondere können Schaltkreise hergestellt werden, welche eine Halbbrückenfunktion, eine Vollbrückenfunktion, etc. erfüllen.
  • In einer Ausführungsform ist das Package als Leistungswandler konfiguriert, insbesondere als einer von einem AC/DC Leistungswandler und einem DC/DC Leistungswandler. Allerdings können auch andere elektronische Anwendungen, beispielsweise Inverter, etc., möglich sein.
  • Als Substrat oder Wafer für die Halbleiterchips kann ein Halbleitersubstrat, d. h. ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist ebenfalls möglich, ein Germaniumsubstrat oder ein III-V Halbleitermaterial zu implementieren. Beispielsweise können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert sein.
  • Die vorangehend genannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen in Kombination mit den beigefügten Zeichnungen ersichtlich, in welchen gleiche Teile oder Elemente mit den gleichen Bezugsziffern bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen der Erfindung bereitzustellen und einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen der Erfindung.
  • In den Zeichnungen:
    • 1 zeigt eine dreidimensionale Ansicht eines Packages gemäß einer beispielhaften Ausführungsform.
    • 2 zeigt eine transparente dreidimensionale Ansicht des Packages gemäß 1.
    • 3 zeigt eine Querschnittsansicht des Packages gemäß 1 und 2.
    • 4 zeigt ein Schaltkreisdiagramm, welches schematisch einen Schaltkreis des Packages gemäß einer anderen beispielhaften Ausführungsform zeigt.
    • 5 und 6 zeigen einen dämpfenden Effekt einer integrierten Induktorstruktur eines Packages gemäß einer beispielhaften Ausführungsform auf eine Gate-Source Spannung für zwei externe Gate-Widerstandswerte.
    • 7 zeigt eine Querschnittsansicht eines Packages gemäß einer anderen beispielhaften Ausführungsform.
  • Ausführliche Beschreibung von beispielhaften Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen ausführlicher mit Bezug auf die Figuren beschrieben werden, werden einige allgemeine Überlegungen zusammengefasst, auf welchen basierend beispielhafte Ausführungsformen entwickelt wurden.
  • Gemäß einer beispielhaften Ausführungsform kann eine integrierte Impedanzstruktur (welche bevorzugt als Induktorstruktur verkörpert ist) eines Packages bereitgestellt sein. Insbesondere kann die Impedanzstruktur als eine integrierte Bonddraht-Impedanzstruktur verkörpert sein. Eine derartige Konfiguration kann insbesondere für Leistungsanwendungen vorteilhaft sein und kann unerwünschte Phänomene unterdrücken, beispielsweise Schwingen. Auf vorteilhafte Weise kann eine derartige Impedanzstruktur derartig bereitgestellt sein, dass es - mittels Auswählens eines von mehreren Leitern, welche mit verschiedenen Sektionen oder Abschnitten der Impedanzstruktur für eine äußere elektrische Verbindung des Packages verbunden sind - möglich ist, einen Impedanzwert zwischen der elektronischen Komponente des Packages und einem externen Leiter einzustellen.
  • Auf vorteilhafte Weise können beispielhafte Ausführungsformen in Mittel- und Hochspannung diskreten Leistungs-MOSFETs implementiert sein. MOSFET Chips werden, angetrieben durch die Optimierung des Aufwands, welcher beim Herstellungsverfahren involviert ist, zunehmend kleiner. Eine direkte Folge dieser Miniaturisierung von Packages ist eine höhere Effizienz, insbesondere schnelleres Schalten und reduzierte Kapazitäten.
  • Andererseits kann die einfache Handhabung durch die weitere Miniaturisierung von Packages leiden, insbesondere aufgrund von Schwingen-Effekten. In der Elektronik und der Signalverarbeitung kann Schwingen eine Oszillation eines Signals bezeichnen, insbesondere als Reaktion auf eine plötzliche Änderung eines Eingangssignals. Oft ist Schwingen unerwünscht. Insbesondere in einem Transistorchip kann ein Gate-zu-Source-Spannung Schwingen zu unerwünschten Einschalt- und Ausschalteffekten oder einer Fehlfunktion des Gate-Treibers führen. Gate-zu-Source-Spannung Schwingen kann auch als ein Entscheidungsparameter für eine Qualitätsbewertung eines Packages betrachtet werden.
  • Eine beispielhafte Ausführungsform kann die einfache Handhabung eines Packages verbessern, während gleichzeitig eine hohe Effizienz erzielt wird, mittels Implementierens einer integrierten Mehrfachabgriff-Impedanzstruktur.
  • Eine Kernidee einer beispielhaften Ausführungsform betrifft die Implementierung einer integrierten Hochimpedanz Impedanzstruktur (bevorzugt als eine Hochinduktanz Induktorstruktur verkörpert), welche sehr nahe an einem korrespondierenden Pad einer elektronischen Komponente positioniert ist, insbesondere einer Chip Gate Elektrode. In einer besonders bevorzugten Ausführungsform kann dies durch eine Reihe von zusätzlichen Bonddrähten in dem Package erreicht werden. Auf vorteilhafte Weise kann eine derartige integrierte Impedanzstruktur die Notwendigkeit einer externen oberflächenmontierten Vorrichtung (SMD) beheben, beispielsweise eines externen Induktors, Widerstands, etc. Ferner kann eine derartige Ausführungsform eine überragende Performance und einen geringen Aufwand in Bezug auf die Implementierung bereitstellen.
  • Beispielhafte Ausführungsformen sind mit sehr verschiedenen Package-Designs kompatibel. Insbesondere können beispielhafte Ausführungsformen bei DDPACK, QDPACK, DSO und TOLL Arten von Packages implementiert sein. Grundsätzlich können beispielhafte Ausführungsformen, welche eine Impedanzstruktur implementieren, an jedem Package angebracht werden, insbesondere an solchen, welche freie Leiter oder Stifte (pins) haben.
  • Die Implementierung von beispielhaften Ausführungsformen ist mit geringem Aufwand möglich. In einer Ausführungsform kann eine derartige Implementierung durch bloßes Hinzufügen einer Reihe von Bonddraht-Schleifen zwischen dem inneren Teil eines Gate-Leiters und einem Gate Pad auf der chipartigen elektronischen Komponente vorgenommen werden. Via den Gate-Leiter kann ein Gate-Signal an dem Package angelegt werden.
  • 1 zeigt eine dreidimensionale Ansicht eines Packages 100 gemäß einer beispielhaften Ausführungsform. 2 zeigt eine transparente dreidimensionale Ansicht des Packages 100 gemäß 1. 3 zeigt eine Querschnittsansicht des Packages 100 gemäß 1 und 2. Die gezeigte Implementierung bezieht sich auf einen Bonddraht-Induktor (wie im Folgenden ausführlich beschrieben) des Packages 100. Lediglich als ein Beispiel ist das Package 100 von 1 als ein DDPACK-artiges Package gestaltet.
  • In 1 bis 3 ist das Halbleiter Package 100 gezeigt, welches einen Leiterrahmenartigen Träger 102, eine elektronische Komponente 104 (beispielsweise ein Halbleiterchip, insbesondere ein Leistungstransistorchip), welche auf dem Träger 102 montiert ist, und eine Formkörperartige Einkapselung 110 aufweist, welche die elektronische Komponente 104 und nur einen Teil des Trägers 102 einkapselt.
  • Die elektronische Komponente 104 ist ein Leistungstransistor Halbleiter-Typ mit einem vertikalen Stromfluss (d. h. ein Stromfluss in die vertikale Richtung gemäß 3). Die elektronische Komponente 104 hat drei Pads 106. Auf einer oberen Hauptoberfläche der elektronischen Komponente 104 sind ein Gate Pad 106a und ein Source Pad 106b bereitgestellt. Auf einer unteren Hauptoberfläche der elektronischen Komponente 104 ist ein Drain Pad 106c gebildet.
  • Der Leiterrahmenartige Träger 102 weist eine Montiersektion 114, welche als Die Pad verkörpert ist, und mehrere Leiter 116 auf. Der Träger 102 kann aus Kupfer sein. Wie gezeigt, ist die Montiersektion 114 des Trägers 102 von einigen der Leiter 116 räumlich getrennt. Die Montiersektion 114 ist zwischen einer ersten Gruppe von Leitern 116 auf der linken Seite und einer zweiten Gruppe von Leitern 116 auf der rechten Seite der Montiersektion 114 angeordnet. Die elektronische Komponente 104 ist auf einer Hauptoberfläche der Montiersektion 114 montiert, beispielsweise mittels Lötens. Wie in 1 und 3 gezeigt ist, ist die gegenüberliegende andere Hauptoberfläche der Montiersektion 114 in Bezug auf die Einkapselung 110 freiliegend, um das Ableiten von Wärme zu fördern, welche während des Betriebs des Packages 100 von der Leistungshalbleiterchip-artigen elektronischen Komponente 104 erzeugt wird.
  • Beispielsweise um das Schwingen der Leistungstransistorartigen elektronischen Komponente 104 während des Betriebs des Packages 100 zu vermeiden, ist eine Impedanzstruktur 108 elektrisch zwischen die elektronische Komponente 104 und einige der Leiter 116 verbunden und ist in der Einkapselung 110 eingekapselt. In der gezeigten Ausführungsform ist die Impedanzstruktur 108 als Induktorstruktur verkörpert, welche verschiedene Werte der Induktanz bereitstellt, welche individuell von einem Benutzer abgegriffen werden können, mittels Auswählens eines der Leiter 116a bis 116e zum Zuführen eines Signals zu dem Gate Pad 106a. Die Impedanzstruktur 108 koppelt das Gate Pad 106a elektrisch mit dem Träger 102. Die Impedanzstruktur 108 wird hier von einer Mehrzahl von Bonddrähten 112a bis 112e dargestellt, welche zwischen dem Gate Pad 106a und einigen der Leiter 116a bis 116e verbunden ist. Wie in 2 gezeigt, sind die Bonddrähte 112a bis 112e derartig angeordnet, dass sie eine Mehrzahl von Schleifen bilden, welche eine elektrisch leitfähige Spulenstruktur darstellen und dadurch eine Induktanz bereitstellen. Wie gezeigt, erstreckt sich jeder der Bonddrähte 112b bis 112e zwischen zwei jeweiligen Leitern 116a bis 116e des Trägers 102 entlang einer Zickzack-Trajektorie. Wie 2 entnommen werden kann, erstrecken sich die verbundenen elektrisch leitfähigen Elemente, welche hier in Form von Bonddrähten 112b 112e verkörpert sind, über und oberhalb der elektronischen Komponente 104 zwischen den Leitern 116a bis 116e, bleiben jedoch in der Einkapselung 110 angeordnet. Als Folge kann das Package 100, welches die gezeigte Impedanzstruktur 108 hat, auf eine kompakte Weise hergestellt werden. Ein anderer der Bonddrähte 112a erstreckt sich zwischen dem Gate Pad 106a und dem Leiter 116c des Trägers 102. Die Anzahl der Schleifen, die Querschnittsfläche einer Schleife und andere geometrische Parameter der Bonddrähte 112 oder anderer verbundener elektrisch leitfähiger Elemente können eingestellt werden, um einen gewünschten Wert der Impedanz zu erhalten. Beispielsweise kann ein geeigneter Wert der Impedanz der Impedanzstruktur 108, welcher an dem Leiter 116a abgegriffen werden kann, welcher mit dem elektrisch leitfähigen Verbindungselement 159 verbunden ist, 45 nH sein.
  • Wie in dem dargestellten Beispiel gezeigt ist, weist die Mehrzahl von Bonddrähten 112 den Bonddraht 112a, welcher das Gate Pad 106a mit dem Leiter 116c verbindet, weitere Bonddrähte 112b bis 112d, welche den Leiter 116c mit weiteren Leitern 116d, 116b, 116e verbinden, und einen letzten Bonddraht 112e auf, welcher eine Verbindung zu dem Leiter 116a bereitstellt, welcher hier für die Verbindung mit dem elektrisch leitfähigen Verbindungselement 159 ausgewählt ist.
  • Auf vorteilhafte Weise und wie am besten in 2 zu sehen ist, kann mittels elektrischen Verbindens eines Ausgewählten der Leiter 116a bis 116e - welche mit einer entsprechenden Anzahl von Bonddrähten 112a bis 112e verbunden sind - mit einer elektronischen Peripherie des Packages 100 mittels des elektrisch leitfähigen Verbindungselements 159 ein auswählbaren Wert der Impedanz eingestellt werden, welcher von einem Teil der Bonddrähte 112a bis 112e bereitgestellt ist, welche sich zwischen dem Gate Pad 106a und dem ausgewählten Leiter erstrecken - in dem gezeigten Beispiel der Leiter 116a, welcher mit dem elektrisch leitfähigen Verbindungselement 159 verbunden ist. In anderen Worten sind die verschiedenen Leiter 116a bis 116e mit verschiedenen Sektionen der seriell angeordneten Bonddrähte 112a bis 112e so verbunden, dass bei Verschiedenen der Leiter 116a bis 116e verschiedene Impedanzwerte der Impedanzstruktur 108 abgegriffen werden können. Beispielsweise und wieder bezugnehmend auf 2 sind, mittels Bildens einer elektrisch leitfähigen Verbindung in Form des elektrisch leitfähigen Verbindungselements 159 mit dem Leiter 116a, alle Bonddrähte 112a bis 112e wirksam, zu einer Induktanz zwischen dem Gate Pad 106a und dem Leiter 116a beizutragen. Als Folge kann eine maximale Induktanz von beispielsweise 45nH an dem Leiter 116a abgegriffen werden. Im Gegensatz dazu ist, mittels Bildens einer elektrisch leitfähigen Verbindung, beispielsweise zu dem Leiter 116b (nicht gezeigt), ein kleinerer Abschnitt der Bonddrähte 112a bis 112e, d. h. nur die Bonddrähte 112a bis 112c, wirksam, zu der Induktanz zwischen dem Gate Pad 106c und dem Leiter 116b beizutragen. Als Folge kann eine kleinere Induktanz von beispielsweise 30nH an dem Leiter 116b abgegriffen werden.
  • Indem eine elektrisch leitfähige Verbindung zu dem Leiter 116c gebildet wird, ist ein noch kleinerer Abschnitt der Bonddrähte 112a bis 112e, d. h. nur der Bonddraht 112a, wirksam, zu der Impedanz zwischen dem Gate Pad 106a und dem Leiter 116c beizutragen. Noch andere Werte der Induktanz können abgegriffen werden, indem das elektrisch leitfähige Verbindungselement 159 mit einem der Leiter 116d, 116e verbunden wird. Daher bietet die Impedanzstruktur 108 einem Benutzer die Möglichkeit, einen auswählbaren Wert der Impedanz (oder genauer der Induktanz) auszuwählen, abhängig von den Anforderungen einer bestimmten Anwendung.
  • In Bezug auf ihre elektronische Funktionalität koppelt die Impedanzstruktur 108 elektrisch das Gate Pad 106a der elektronischen Komponente 104 mit einem auswählbaren Gate-Leiter 116a bis 116e des Trägers 102. Abhängig von der Auswahl, welcher der Leiter 116a bis 116e als Gate-Leiter elektrisch verbunden werden soll, um ein Gate-Signal zu liefern, kann eine Auswahl des Werts der Induktanz vorgenommen werden, welche zwischen dem Gate Pad 106a und dem ausgewählten Gate-Leiter 116 hinzugefügt wird. Gemäß 2 ist der ausgewählte Gate-Leiter der Leiter 116a, da das elektrisch leitfähige Verbindungselement 159 elektrisch mit dem Leiter 116a verbunden wurde (beispielsweise mittels Lötens). Wie 1 bis 3 entnommen werden kann, ist das Package 100 somit mit einer integrierten Mehrfachabgriff-Impedanzstruktur 108 ausgestattet.
  • Wie am besten in 2 zu sehen ist, ist die Impedanzstruktur 108 als ein Array von (im Wesentlichen, aber nicht exakt parallel) ausgerichteten verbundenen elektrisch leitfähigen Elementen in Form von Bonddrähten 112a bis 112e konfiguriert, welche nach vorne und nach hinten zwischen den Leitern 116a bis 116e des Leiterrahmenartigen Trägers 102 verlaufen. Das Verbindungselement oder der Bonddraht 112a erstreckt sich von dem Gate Pad 106a zu dem Leiter 116c des Leiterrahmenartigen Trägers 102 auf der linken Seite des Packages 100. Das elektrisch leitfähige Verbindungselement oder der Bonddraht 112b erstreckt sich von dem genannten Leiter 116c zu einem weiteren Leiter 116d auf der gegenüberliegenden anderen Seite des Packages 100. Das elektrisch leitfähige Verbindungselement oder der Bonddraht 112b erstreckt sich auch über die elektronische Komponente 104, welche auf der Montiersektion 114 des Trägers 102 montiert ist. Wie gezeigt, kann jede gewünschte Anzahl von weiteren elektrisch leitfähigen Verbindungselementen oder Bonddrähten 112c, 112d, 112e dann zum Bilden von einer oder mehreren weiteren Schleifen der Impedanzstruktur 108 zwischen den weiteren Leitern 116a, 116b, 116e verwendet werden, bis ein gewünschter Wert der Impedanz erreicht wird. Das letzte elektrisch leitfähige Verbindungselement oder der Bonddraht 112e der Impedanzstruktur 108 ist mit dem Gate-Leiter 116a verbunden. Dies stellt eine externe elektrische Verbindung zu dem ausgewählten Gate-Leiter 116a mit einer maximalen Impedanz der vollständig abgegriffenen Impedanzstruktur 108 dazwischen bereit. Als Ergebnis der gezeigten Architektur stellt die Impedanzstruktur 108 eine einstellbare Induktanz von beispielsweise bis zu 45 nH bereit, ohne wesentlichen zusätzlichen Aufwand und ohne die Dimension des Packages 100 zu vergrößern, beispielsweise um das Schwingen zu unterdrücken.
  • 2 zeigt ebenfalls optionale weitere Leiter 116f, welche nicht elektrisch mit Verbindungselementen, beispielsweise den Bonddrähten 112a bis 112e, der Impedanzstruktur 108 gekoppelt sind.
  • 4 zeigt eine Querschnittsansicht eines Schaltkreisdiagramms, welches schematisch eine Verschaltung eines Packages 100 gemäß einer anderen beispielhaften Ausführungsform zeigt.
  • 4 zeigt einen elektronischen Schaltkreis, welcher eine Performance bereitstellt, welche ähnlich wie die des Packages 100 ist, welches in 1 bis 3 gezeigt ist. Wie gezeigt, ist die elektronische Komponente 104 als ein MOSFET Chip konfiguriert, siehe Gate Pad 106a. Eine elektrische Versorgungsspannung VDD kann dem Package 100 zugeführt werden. Wie gezeigt, hat der MOSFET eine Gate-Source Kapazitanz CGS. Die Impedanzstruktur 108 ist zwischen einigen Leitern 116 und dem Gate Pad 106a verbunden. Indem ein Abschnitt der Impedanzstruktur 108 abgegriffen wird, mittels Auswählens eines jeweiligen der Leiter 116 zum elektrischen Verbinden zum Liefern eines Gate-Signals, können verschiedene Werte der Induktanz L1, L2 oder L3 ausgewählt werden. In einem Szenario, in welchem L1>L2>L3 ist, kann der oberste Leiter 116 beispielsweise zu dem Leiter 116a von 2 korrespondieren, der Leiter 116 in der Mitte kann beispielsweise zu dem Leiter 116b von 2 korrespondieren, und der unterste Leiter 116 kann beispielsweise zu dem Leiter 116c von 2 korrespondieren.
  • Die Gate-Source Kapazitanz CGS zusammen mit dem ausgewählten Wert der Induktanz L1, L2 oder L3, kann effektiv einen Frequenzfilter bilden, welcher Oszillationen in Bezug auf ein unerwünschtes Schwingen dämpft. Da eine Schwingen-Frequenz von einem spezifischen Design des Packages 100 abhängen kann, kann es gewünscht sein, einen Bestimmten der Werte der Induktanz L1, L2 oder L3 auszuwählen, um das Schwingen in einem spezifischen Package-Design effizient zu unterdrücken. Dies kann bewerkstelligt werden, indem einfach einer der Leiter 116 von 4 für die Verbindung mit einer elektronischen Peripherie ausgewählt wird, wobei dadurch ein Bestimmter der Werte der Induktanz L1, L2 oder L3 und letztlich ein Frequenzfilterbereich zum Unterdrücken des Schwingens ausgewählt wird.
  • 5 und 6 zeigen Diagramme 170, 180, welche einen dämpfenden Effekt eines integrierten Induktors 108 eines Packages 100 gemäß einer beispielhaften Ausführungsform auf das Schwingen einer Gate-Source Spannung für zwei verschiedene externe Gate-Widerstandswerte darstellt.
  • 5 zeigt das Diagramm 170, welches den dämpfenden Effekt eines integrierten Induktors 108 eines Packages 100 gemäß einer beispielhaften Ausführungsform darstellt. Das Diagramm 170 gemäß 5 hat eine Abszisse 172, entlang welcher die Zeit in Sekunden abgebildet ist. Entlang einer Ordinate 174 ist eine Gate-zu-Source Spannung in Volt abgebildet. Das Diagramm 180 hat eine Abszisse 172, entlang welcher wieder die Zeit in Sekunden abgebildet ist. Entlang einer Ordinate 174 des Diagramms 180 ist wieder die Gate-zu-Source Spannung in Volt abgebildet. Das Diagramm 170 bezieht sich auf einen externen Gate-Widerstand von 10 Ohm und einen Drain-Strom von 46 A. Das Diagramm 180 bezieht sich auf einen externen Gate-Widerstand von 0,5 Ohm und einen Drain-Strom von 52 A. In 5 und 6 ist das Verhalten eines herkömmlichen Packages mit der Bezugsziffer 176 gezeigt. Im Gegensatz dazu ist die Performance eines Packages 100 gemäß einer beispielhaften Ausführungsform mit der integrierten Impedanzstruktur 108 mit einer Kurve 178 gezeigt. Wie 5 und 6 entnommen werden kann, können die Schwingen-Effekte in Form einer parasitischen Oszillation, welche mit der Bezugsziffer 182 bezeichnet ist, mit der integrierten Impedanzstruktur 108 gemäß einer beispielhaften Ausführungsform signifikant unterdrückt werden.
  • Somit wurde eine Analyse durchgeführt, um den Einfluss der integrierten Impedanzstruktur 108 gemäß 1 bis 3 auf das Schwingen-Verhalten eines 180 mOhm MOSFET schalterartigen Packages 100 zu beurteilen. Die Gate-zu-Source Spannung Wellenformen, mit und ohne die hinzugefügten Bonddrähte 112, welche eine Impedanzstruktur 108 bereitstellen, sind in 5 und 6 gezeigt. Der dämpfenden Effekt auf die Gate-zu-Source Spannung Schwingen-Amplituden für zwei Schaltbedingungen kann klar beobachtet werden. Wie gezeigt, ist der Unterschied im Dämpfungsverhalten signifikant. Das Testsystem, welches für dieses Experiment ausgewählt war, wurde durch Messungen von verschiedenen bestehenden Technologien ausgiebig kalibriert. Daher wird dieses Modell als genau beim Prognostizieren des Schaltverhaltens von Leistung-MOSFETs erachtet.
  • 7 zeigt eine Querschnittsansicht eines Packages 100 gemäß einer anderen beispielhaften Ausführungsform.
  • Gemäß 7 ist die Impedanzstruktur 108 mittels eines spiralförmig gewundenen elektrisch leitfähigen Verbindungselements gebildet. Beispielsweise kann eine derartige Spirale mittels Strukturierens einer Metallplatte oder mittels Wickelns eines metallischen Drahtes gebildet werden. An verschiedenen Wicklungen der Spirale greift ein Jeweiliger von mehreren Leitern 116 eine Teilimpedanz (insbesondere Induktanz) der Spirale ab. Als Ergebnis kann die Impedanz, welche mittels einer korrespondierenden Sektion der Spirale zwischen dem Pad 106 und einem Jeweiligen der Leiter 116 bereitgestellt wird, von einem Schaltkreis-Designer ausgewählt werden, mittels Auswählens eines von mehreren Leitern 116 für die Verbindung mit einer elektronischen Peripherie. Beispielsweise kann die Auswahl eines geeigneten Werts der Impedanz in Übereinstimmung mit einem jeweiligen Wert der Einlasskapazitanz der elektronischen Komponente 104 vorgenommen werden.

Claims (18)

  1. Ein Package (100) aufweisend: • einen Träger (102), welcher eine Mehrzahl von Leitern (116) hat; • eine elektronische Komponente (104), welche auf dem Träger (102) montiert ist und zumindest ein Pad (106) aufweist; und • eine Impedanzstruktur (108), welche das zumindest eine Pad (106) mit dem Träger (102) elektrisch koppelt, so dass bei Verschiedenen der Leiter (116) verschiedene Impedanzwerte der Impedanzstruktur (108) abgegriffen werden können; wobei die Impedanzstruktur (108) mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen (112) gebildet ist, wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente (112) zwischen Verschiedenen der Leiter (116) des Trägers (102) erstreckt, wobei sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente (112) über und oberhalb der elektronischen Komponente (104) erstreckt, welche zwischen den Verschiedenen der Leiter (116) angeordnet ist.
  2. Das Package (100) gemäß Anspruch 1, wobei die Impedanzstruktur (108) eine Induktorstruktur ist, so dass bei Verschiedenen der Leiter (116) verschiedene Induktanzwerte abgegriffen werden können.
  3. Das Package (100) gemäß Anspruch 1 oder 2, wobei die verbundenen elektrisch leitfähigen Elemente (112) derartig angeordnet sind, dass sie zumindest eines aus der Gruppe bilden, welche aus zumindest einer Schleife, insbesondere einer Mehrzahl von Schleifen, zumindest einer Spirale, zumindest einem Mäander, und zumindest einer Zickzackstruktur besteht.
  4. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 3, wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente (112) zwischen Verschiedenen der Leiter (116) des Trägers (102) entlang einer Zickzack Trajektorie, erstreckt.
  5. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 4, wobei sich ein anderes der verbundenen elektrisch leitfähigen Elemente (112) zwischen dem zumindest einen Pad (106) und einem der Leiter (116) des Trägers (102) erstreckt.
  6. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 5, wobei die verbundenen elektrisch leitfähigen Elemente (112) Bonddrähte sind, welche insbesondere einen kreisförmigen, rechteckigen oder flachen Querschnitt haben.
  7. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 6, aufweisend eine Einkapselung (110), welche die elektronische Komponente (104), den Träger (102) und/oder die Impedanzstruktur (108) zumindest teilweise einkapselt, wobei insbesondere zumindest ein Teil einer Hauptoberfläche einer Montiersektion (114) des Trägers (102), auf welcher Montiersektion (114) die elektronische Komponente (104) montiert ist, in Bezug auf die Einkapselung (110) freiliegend ist, um das Ableiten von Wärme zu fördern, welche während eines Betriebs der elektronischen Komponente (104) erzeugt wird.
  8. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 7, aufweisend zumindest eines der folgenden Merkmale: wobei die elektronische Komponente (104) ein Transistorchip ist, insbesondere ein MOSFET Chip; wobei die elektronische Komponente (104) konfiguriert ist, einen vertikalen Stromfluss während des Betriebs zu erfahren; wobei die elektronische Komponente (104) ein Leistungshalbleiterchip ist.
  9. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 8, wobei die Impedanzstruktur (108) ein Gate Pad (106a) der elektronischen Komponente (104) mit einem auswählbaren Gate-Leiter (116a bis 116e) des Trägers (102) elektrisch koppelt.
  10. Das Package (100) gemäß irgendeinem der Ansprüche 1 bis 9, wobei die Impedanzstruktur (108) konfiguriert ist, zumindest zwei verschiedene Werte der Induktanz in einem Bereich zwischen 5 nH und 500 nH, insbesondere in einem Bereich zwischen 10 nH und 50nH, bereitzustellen.
  11. Ein Package (100) aufweisend: • einen Träger (102), welcher eine Montiersektion (114) und mehrere Leiter (116) aufweist; • eine elektronische Komponente (104), welche auf der Montiersektion (114) montiert ist und zumindest ein Pad (106) aufweist; und • eine Mehrzahl von Bonddrähten (112), welche zwischen dem zumindest einen Pad (106) und den Leitern (116) verbunden ist, um dadurch eine Impedanzstruktur (108) mit einem auswählbaren Wert der Impedanz zu bilden; wobei die Mehrzahl von Bonddrähten (112) einen ersten Bonddraht (112a), welcher eines von dem zumindest einen Pad (106a) mit einem ersten Leiter (116c) verbindet, zumindest einen zweiten Bonddraht (112b, 112c), welcher den ersten Leiter (116c) mit zumindest einem zweiten Leiter (116d, 116b) verbindet, und einen dritten Bonddraht (112d) aufweist, welcher zumindest einen der zweiten Leiter (116d, 116b) mit einem dritten Leiter (116e) verbindet.
  12. Das Package (100) gemäß Anspruch 11, wobei ein jeweiliger von verschiedenen diskreten Werten der Impedanz der Impedanzstruktur (108) auswählbar ist mittels Auswählens eines Zugeordneten der Leiter (116).
  13. Das Package (100) gemäß Anspruch 11 oder 12, wobei die Impedanzstruktur (108) verbunden ist, um ein Schwingen der elektronischen Komponente (104) zu dämpfen.
  14. Das Package (100) gemäß irgendeinem der Ansprüche 11 bis 13, wobei der Träger (102) ein Leiterrahmen ist.
  15. Das Package (100) gemäß irgendeinem der Ansprüche 11 bis 14, wobei die Impedanzstruktur (108) eine Induktorstruktur mit einem auswählbaren Wert der Induktanz ist.
  16. Das Package (100) gemäß irgendeinem der Ansprüche 11 bis 15, wobei die Mehrzahl von Bonddrähten (112) zumindest zwei zweite Bonddrähte (112b, 112c), welche den ersten Leiter (116c) mit zumindest zwei zweiten Leitern (116d, 116b) verbinden, aufweist.
  17. Das Package (100) gemäß irgendeinem der Ansprüche 11 bis 16, aufweisend eine Einkapselung (110), insbesondere eine Formmasse, welche nur einen Teil des Trägers (102), zumindest einen Teil der elektronischen Komponente (104) und zumindest einen Teil der Bonddrähte (112) einkapselt.
  18. Ein Verfahren zum Herstellen eines Packages (100), wobei das Verfahren aufweist: • Montieren einer elektronischen Komponente (104), welche zumindest ein Pad (106) aufweist, auf einen Träger (102), welcher eine Mehrzahl von Leitern (116) hat; • elektrisches Koppeln des zumindest einen Pads (106) mit dem Träger (102) mittels einer Impedanzstruktur (108), so dass bei Verschiedenen der Leiter (116) verschiedene Impedanzwerte der Impedanzstruktur (108) abgegriffen werden können; und • zumindest teilweises Einkapseln der elektronischen Komponente (104), des Trägers (102) und der Impedanzstruktur (108) mittels einer Einkapselung (110); wobei die Impedanzstruktur (108) mittels einer Mehrzahl von verbundenen elektrisch leitfähigen Elementen (112) gebildet ist, wobei sich zumindest ein Teil der verbundenen elektrisch leitfähigen Elemente (112) zwischen Verschiedenen der Leiter (116) des Trägers (102) erstreckt, wobei sich der zumindest eine Teil der verbundenen elektrisch leitfähigen Elemente (112) über und oberhalb der elektronischen Komponente (104) erstreckt, welche zwischen den Verschiedenen der Leiter (116) angeordnet ist.
DE102019121894.2A 2019-08-14 2019-08-14 Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages Active DE102019121894B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019121894.2A DE102019121894B4 (de) 2019-08-14 2019-08-14 Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages
US16/992,874 US11322461B2 (en) 2019-08-14 2020-08-13 Package with integrated multi-tap impedance structure
CN202010817911.9A CN112397473A (zh) 2019-08-14 2020-08-14 具有集成多抽头阻抗结构的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019121894.2A DE102019121894B4 (de) 2019-08-14 2019-08-14 Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages

Publications (2)

Publication Number Publication Date
DE102019121894A1 DE102019121894A1 (de) 2021-02-18
DE102019121894B4 true DE102019121894B4 (de) 2023-07-06

Family

ID=74239809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019121894.2A Active DE102019121894B4 (de) 2019-08-14 2019-08-14 Package mit integrierter Mehrfachabgriff-Impedanzstruktur und Verfahren zum Herstellen eines solchen Packages

Country Status (3)

Country Link
US (1) US11322461B2 (de)
CN (1) CN112397473A (de)
DE (1) DE102019121894B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066890A (en) 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
DE10211831A1 (de) 2002-03-16 2003-10-09 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102012019391A1 (de) 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29823619U1 (de) 1998-08-21 1999-09-30 Semikron Elektronik GmbH, 90431 Nürnberg Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7227240B2 (en) 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
US7002220B1 (en) 2003-01-29 2006-02-21 Marvell International Ltd. ESD protection circuit
JP4065242B2 (ja) * 2004-01-06 2008-03-19 松下電器産業株式会社 電源ノイズを抑えた半導体集積回路の設計方法
US7119448B1 (en) 2004-10-18 2006-10-10 National Semiconductor Corporation Main power inductance based on bond wires for a switching power converter
JP4936054B2 (ja) * 2007-03-05 2012-05-23 日本電気株式会社 インピーダンス調整回路およびインピーダンス調整方法
TWM374616U (en) * 2009-08-25 2010-02-21 Minlad Invest Ltd Matrix touch panel
US8786083B2 (en) * 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
DE102014107729B4 (de) * 2014-06-02 2022-05-12 Infineon Technologies Ag Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066890A (en) 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
DE10211831A1 (de) 2002-03-16 2003-10-09 Semikron Elektronik Gmbh Schaltungsanordnung und Verfahren zur Überwachung von Leistungshalbleiterbauelementen
DE102012019391A1 (de) 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität

Also Published As

Publication number Publication date
US20210050311A1 (en) 2021-02-18
CN112397473A (zh) 2021-02-23
DE102019121894A1 (de) 2021-02-18
US11322461B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
DE69329501T2 (de) Verpackung für elektronische Komponenten
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102010038246B4 (de) Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe
DE102006060768B4 (de) Gehäusebaugruppe, DBC-Plantine im Wafermaßstab und Vorrichtung mit einer Gehäusebaugruppe für Geräte mit hoher Leistungsdichte
DE102012224355B4 (de) Leistungsmodul
DE102014109816B4 (de) Leistungshalbleitermodul und System mit mindestens zwei Leistungshalbleitermodulen
DE102014117019A1 (de) Elektonisches Bauteil
DE102009034083A1 (de) Halbleiterbauelement
DE112007001446T5 (de) Chipmodul für vollständigen Leistungsstrang
CH707687B1 (de) Stromsensor.
DE102015116942A1 (de) Halbleiterpackungen und -module mit integriertem Ferritmaterial
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE112018001784T5 (de) Stromerfassungswiderstand
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE112018006370B4 (de) Halbleitereinrichtung
DE102013221155A1 (de) Passive Komponente als Wärmekapazität und Wärmesenke
DE102007032775B4 (de) Leistungsverstärker
DE102014107088B4 (de) Halbleiterpackage und Verfahren
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102017107715B4 (de) Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102020129423B4 (de) Linearer Abstandshalter zum Beabstanden eines Trägers eines Packages
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative