CN104716815A - 功率电路、控制方法、电源系统及功率电路的封装结构 - Google Patents

Abstract

一种功率电路、控制方法、电源系统及功率电路的封装结构在此揭露。功率电路包含准级联功率单元。准级联功率单元包含常通式开关、常闭式开关、控制单元、第一开关单元及第二开关单元。常闭式开关以串联方式电性耦接至常通式开关。控制单元的第一端及第三端分别电性耦接至常闭式开关的控制端及常通式开关的控制端。第一开关单元的第一端及第二端分别电性耦接至常通式开关的控制端及常闭式开关的第二端。第二开关单元的第一端及控制端分别电性耦接至控制单元的第二端及常通式开关的第二端。

Description

功率电路、控制方法、电源系统及功率电路的封装结构

技术领域

本案是关于一种功率电路、控制方法、电源系统及功率电路的封装结构，且特别是关于一种具有准级联架构的功率电路、控制方法、电源系统及功率电路的封装结构。

背景技术

高效率和高功率密度一直是业界对电源变换装置的要求。高效率代表着减少能量损耗，并有效地利用能源以利于节能减碳与保护环境。高功率密度则代表着体积小、重量轻，减少空间需求，进而减少成本。

作为开关电源的重要组成元件之一，有源功率元件的特性对电源的性能就具有非常关键性作用。随着半导体业的持续进步，且基于硅（Si）材料的有源功率元件特性已经接近理论极限，电源特性也因此被提升到相当高的程度。基于碳化硅（SiC）及氮化镓（GaN）等宽禁带材料的功率有源元件有机会具备更小内部阻抗、更小开关损耗及更高的工作温度，可提升效率和功率密度而越来越被关注。

碳化硅及氮化镓元件等包含常通型（即，栅极电压为零时，元件导通；栅极电压为负时，元件关断）和常闭型（即，栅极电压为正时，元件导通；栅极电压为零时，元件关断）两种。然而，常通型元件的一个最明显的问题，就是如何解决启动的问题。

如图1A所示，降压式（Buck）电路10中的开关元件为常通式开关。举例来说，常通式开关（例如：晶体管Q1及晶体管Q2）在栅极电压为零时，为导通状态，而在栅极为负压时为关断。由于在电路的初始状态（即，电路还未供电的时段；输入电源Vin=0），晶体管Q1及晶体管Q2的栅极电压为零伏特，因此晶体管Q1及晶体管Q2处于导通状态。在电路上电时，即输入电源Vin不等于零时，则晶体管Q1及晶体管Q2会贯穿而导致损坏。

如图1B所示，即在降压式电路11的输入电源Vin加入常闭式开关（例如：晶体管Qin）。由于供电前，晶体管Qin的栅极电压为零伏特，所以处于关断状态。当输入电源Vin供电时，常闭式开关Qin负责阻断，即可保证安全。当常通式开关的控制信号开始正常工作后，使得晶体管Qin长期导通，这样就实现了安全启动。但不足的是，晶体管Qin的电压应力与晶体管Q1及晶体管Q2一样，均为输入电源Vin。此外，晶体管Qin通常为硅金属氧化半导体晶体管（Si MOS），在与氮化镓功率元件的电压等级一样的情况下，晶体管Qin的通态电阻造成的损耗不容忽视，因此较难普及。

如图1C所示，降压式电路12为串联（Cascade）结构，为较普遍地被设计在氮化镓（GaN）元件的应用中，特别是在电压较高的情况，例如：耐压600伏特。高压元件串联低压元件（例如：耐压40伏特的元件）形成的结构，可以具备类似于传统硅元件的常闭式元件的较佳控制特性。

然而，由于氮化镓元件和硅元件均工作在高频状态，因此控制的损耗是两者相加，也就是，控制的损耗增大。此外，由于硅元件是以串联方式加入，且工作于高频状态，因此直接导致分布电感增大，产生更多电磁干扰。再者，氮化镓元件是依据关断电流来决定关断控制，因此关断电流越大，关断的控制就越快；相对地，关断电流越小，关断控制就越慢，因此无法发挥氮化镓的最佳特性。另外，氮化镓元件本身是没有反向恢复的，但是与其串联的硅元件的二极管具有较大反向恢复，因此会消去氮化镓元件没有反向恢复的优势，使氮化镓元件不适用于反向恢复大的情况。

综上所述，如何提升氮化镓元件的能力，以解决控制损耗增大、回路电感增大、反向恢复损秏增大及氮化镓元件特性被限制等问题，进而提升电源变换装置的功率密度或者是变换效率，确实为所属技术领域中亟需克服的重要课题。

发明内容

为解决上述的问题，本发明提供相对低压的常闭式开关，以协助至少一相对高压的常通式开关在无控制信号时，确实地被阻断，而且在控制信号工作时，仅高压的常通式开关进行高频地开关工作，并使相对低压的常闭式开关保持导通状态，借此解决控制损耗增大、回路电感增大、反向恢复损秏增大及氮化镓元件特性被限制等问题，进而提升电源变换装置的功率密度或者是变换效率。

本发明的一方面是关于一种功率电路，包含一第一准级联功率单元。第一准级联功率单元包含一常通式开关、一常闭式开关、一控制单元、一第一开关单元及一第二开关单元。常通式开关包含一第一端、一第二端及一控制端。常闭式开关以串联方式电性耦接至常通式开关，包含一第一端、一第二端及一控制端。控制单元包含一第一端、一第二端、一第三端及一第四端，其中控制单元的第一端电性耦接至常闭式开关的控制端，控制单元的第三端电性耦接至常通式开关的控制端。第一开关单元包含一第一端及一第二端，其中第一开关单元的第一端电性耦接至常通式开关的控制端，第一开关单元的第二端电性耦接至常闭式开关的第二端。第二开关单元包含一第一端及一控制端，其中第二开关单元的控制端电性耦接至控制单元的第二端，且第二开关单元的第二端电性耦接至常通式开关的第二端。

依据本发明一实施例，其中第一开关单元还包括一控制端，控制端电性耦接至控制单元的第一端以接收控制单元传送的一切换信号。

依据本发明一实施例，其中控制单元包含一第一控制器及一第二控制器，第一控制器包含一第一端及一第二端，第二控制器包含一第一端及一第二端，第一控制器的第一端及第二端分别为控制单元的第一端及第四端，第二控制器的第一端为控制单元的第三端、第二控制器的第二端为控制单元的第二端。

依据本发明一实施例，其中第一开关单元为一二极管，第一开关单元的第一端为二极管的阳极，第一开关单元的第二端为二极管的阴极。

依据本发明一实施例，准及联功率电路还包含一电阻器，电性耦接于常闭式开关的控制端及第二端之间。

依据本发明一实施例，其中电阻器的阻值可在100欧姆与1000000欧姆之间。

依据本发明一实施例，功率电路还包含一二极管，其中二极管的阳极电性耦接控制单元，二极管的阴极电性耦接常通式开关的第二端。

依据本发明一实施例，其中第二开关单元还包括一第二控制端，第二控制端电性耦接至控制单元的第一端以接收控制单元传送的一切换信号。

依据本发明一实施例，其中第二开关单元包括一第一常闭式开关、一第二常闭式开关、一第三常闭式开关及一电压源，第一常闭式开关、第二常闭式开关和第三常闭式开关中每一者包含一第一端、一第二端及一控制端，第三常闭式开关的控制端自控制单元的第一端接收切换信号，第一常闭式开关的控制端及第二常闭式开关的控制端自控制单元的第二端接收一驱动信号，其中电压源的负极电性耦接至控制单元的第三端，电压源的正极电性耦接至第一常闭式开关的第二端。

依据本发明一实施例，其中第二开关单元包含一第一常闭式开关、一第二常闭式开关、一电阻器、一电容器及一二极管，第一常闭式开关及第二常闭式开关中每一者包含一第一端、一第二端及一控制端，电阻器电性耦接于控制单元的第二端与第三端之间，第一常闭式开关的控制端及第二常闭式开关的控制端用以自控制单元的第二端接收一驱动信号，第一常闭式开关的第二端电性耦接至二极管的阴极，电容器电性耦接于控制单元的第三端及二极管的阴极之间，二极管的阳极电性耦接至一电压源。

依据本发明一实施例，其中第二开关单元是整合于控制单元中。

依据本发明一实施例，功率电路还包含一二极管，电性耦接于常通式开关的第一端及第二端之间，其中二极管的阳极电性耦接至常通式开关的第二端，二极管的阴极电性耦接至常通式开关的第一端。

依据本发明一实施例，其中控制单元包含一第五端，第五端电性耦接至常通式开关的第一端以检测常通式开关的电流方向。

依据本发明一实施例，功率电路还包含一第二常通式开关，其中第二常通式开关以串联方式电性耦接至第一准级联功率单元以形成一半桥结构，半桥结构并联一电压源，第二常通式开关与第一准级联功率单元串联连接于一共节点，其中共节点用以作为半桥结构的一输出端。

依据本发明一实施例，功率电路还包含一第二准级联功率单元，其中第二准级联功率单元电性耦接至第一准级联功率单元以组成一半桥结构，半桥结构并联一电压源，第一准级联功率单元及第二准级联功率单元串联于一共节点，其中共节点用以作为半桥结构的一输出端。

依据本发明一实施例，其中当常闭式开关接收一控制信号而导通时，常通式开关接收一高频开关信号而工作于一高频开关状态下。

依据本发明一实施例，其中常闭式开关具有一第一耐压及常通式开关具有一第二耐压，且常闭式开关的第一耐压低于常通式开关的第二耐压的50％。

依据本发明一实施例，其中常通式开关包含碳化硅接面场效晶体管（SiCJFET）或氮化镓接面场效晶体管（GaN JFET）。

依据本发明一实施例，其中常闭式开关包含金属氧化半导体晶体管（MOS）或绝缘栅晶体管（IGBT）。

依据本发明一实施例，其中第一准级联功率单元应用于串联谐振（LLC）电路、电流连续（CCM）工作模式的图腾柱（Totem Pole）功率因数校正（PFC）电路、升压（Boost）电路或降压（Buck）电路其中之一。

本发明的另一方面是关于一种控制方法，应用于一准级联功率单元，准级联功率单元包含一控制单元以及串联连接的一常通式开关及一常闭式开关，控制单元电性耦接至常通式开关及常闭式开关。控制方法包含：在一第一时段内，控制常闭式开关关断及常通式开关导通；在一第二时段内，控制常闭式开关及常通式开关关断；在一第三时段内，控制常闭式开关导通及常通式开关工作在一高频开关状态；在一第四时段内，控制常闭式开关及常通式开关关断；以及在一第五时段内，控制常闭式开关关断及常通式开关导通。

依据本发明一实施例，在第一时段内，控制方法还包下列步骤：关闭一第一电压源，并根据具低电位的一控制信号控制常通式开关及常闭式开关；以及，拉升第一电压源的电位自低电位至一第一电压值，使得常通式开关的一驱动电压自低电位下降至常通式开关的一驱动电压阀值。

依据本发明一实施例，在第二时段内，还包含下列步骤：拉升第一电压源的电位自第一电压值至一第二电压值，使得常通式开关的驱动电压维持在常通式开关的驱动电压阀值；维持第一电压源的电位为第二电压值，使得常通式开关的驱动电压维持在常通式开关的驱动电压阀值；将用以提供操作电压给控制单元的一第二电压源自低电位拉升至控制单元的一工作电压值；维持第一电压源的电位为第二电压值，使得控制单元的工作电压值维持不变，且常通式开关的驱动电压维持在常通式开关的驱动电压阀值；维持第一电压源的电位为第二电压值，使得控制单元的工作电压值维持不变，且常通式开关的驱动电压下降至一驱动电压值。

依据本发明一实施例，在第三时段内，还包含下列步骤：通过控制单元输出具高电位的一控制信号至常闭式开关的控制端，以控制常闭式开关导通；通过控制单元输出具高电位的控制信号至常闭式开关的控制端，并输出一高频开关驱动信号至常通式开关的控制端；下拉第一电压源的电位自第二电压值至一欠压保护电压阀值，且通过控制单元输出具高电位的控制信号至常闭式开关的控制端并输出高频开关驱动信号至常通式开关的控制端。

依据本发明一实施例，在第四时段内，还包含下列步骤：下拉第一电压源的电位自欠压保护电压阀值至一第三电压值；于第九时间点，通过控制单元输出具低电位的控制信号至常闭式开关的控制端，以控制常闭式开关关断；下拉第二电压源自控制单元的工作电压值至低电位，使得常通式开关的驱动电压上升至常通式开关的驱动电压阀值；下拉第一电压源的电位自第三电压值至第一电压值，使得常通式开关的驱动电压维持在常通式开关的驱动电压阀值。

依据本发明一实施例，在第五时段内，还包含下列步骤：下拉第一电压源自第一电压值至低电位，使得常通式开关的驱动电压自常通式开关的驱动电压阀值上升至低电位；断开第一电压源，并通过具低电位的控制信号控制常通式开关及常闭式开关。

依据本发明一实施例，其中准级联功率单元与一第二常通式开关串联以组成一半桥电路，控制单元电性耦接至准级联压功率单元的常通式开关及常闭式开关及第二常通式开关，控制方法还包含下列步骤：在第一时段内，控制第二常通式开关导通；在第二时段内，于第三时间点至第六时间点之间，控制第二常通式开关导通，且于第六时间点至第七时间点之间，控制第二常通式开关关断；在第三时段内，控制第二常通式开关工作在一高频开关状态；在第四时段内，于第九时间点至第十时间点之间，控制第二常通式开关关断，且于第十时间点至第十一时间点之间，控制第二常通式开关导通；以及第五时段内，控制第二常通式开关导通。

本发明的另一方面是关于一种电源系统。电源系统包含一变换单元及一电压调整单元。变换单元包含一输入端及一输出端，其中开关单元的输入端用以电性耦接至一输入电源。电压调整单元包含一输入端及一输出端，其中电压调整单元的输入端电性耦接至变换单元的输出端，电压调整单元的输出端用以电性耦接一负载。变换单元包含一第一准级联功率单元。第一准级联功率单元包含一第一常通式开关，包含一第一端、一第二端及一控制端。第一常闭式开关以串联方式电性耦接至常通式开关，包含一第一端、一第二端及一控制端。控制单元包含一第一端、一第二端、一第三端及一第四端，并用以分别独立控制第一常通式开关及第一常闭式开关。控制单元的第一端电性耦接至常闭式开关的控制端，控制单元的第三端电性耦接至常通式开关的控制端。

依据本发明一实施例，其中其中第一准级联功率单元还包含一电容器，其中电容器与常闭式开关并联耦接。

依据本发明一实施例，其中第一准级联功率单元还包含一二极管，其中二极管的阴极电性耦接至第一常闭式开关的第二端。

依据本发明一实施例，其中电压调整单元包含一电容器及一电感器，电容器与负载并联耦接，电感器电性耦接于电容器和第一常闭式开关的第二端之间。

依据本发明一实施例，其中变换单元还包含一第二准级联功率单元，其中第一准级联功率单元串联耦接至第二准级联功率单元，第二准级联功率单元包含一第二常通式开关及一第二常闭式开关，第一准级联功率单元及第二准级联功率单元分别包含一第一电容器及一第二电容器，第一电容器并联第一常闭式开关，第二电容器并联第二常闭式开关。

依据本发明一实施例，其中第一电容器的容量大于第一常闭式开关的第一端及第二端之间的寄生电容的10倍，第二电容器的容量大于第二常闭式开关的第一端及第二端之间的寄生电容的10倍。

依据本发明一实施例，其中变换单元还包含一第一电容器、一输入电容器及一第二准级联功率单元，第二准级联功率单元包含一第二常通式开关及一第二常闭式开关，其中第一准级联功率单元串联耦接于第二准级联功率单元，第二准级联功率单元包含一第二电容器，第二电容器并联第二常闭式开关，第一电容器电性耦接于第一常闭式开关的第一端及第二常通式开关的一第一端之间，输入电容器电性耦接于第一常闭式开关的该第二端及第二常通式开关的一第一端之间。

依据本发明一实施例，其中变换单元还包含一第二常通式开关及一电容器，第二常通式开关串联耦接至第一准级联功率单元，并与第一准级联功率单元组成一半桥电路，电容器并联第一准级联功率单元中的第一常闭式开关。

依据本发明一实施例，其中电容器的容量大于第一常闭式开关的第一端及第二端之间的寄生电容的10倍。

依据本发明一实施例，其中变换单元还包含一第二常通式开关、一输入电容器及一电容器，第二常通式开关串联耦接至第一准级联功率单元，与第一准级联功率单元组成一半桥电路，电容器电性耦接于第一常闭式开关的第一端及第二常通式开关的第一端之间，输入电容器电性耦接于第一常闭式开关的该第二端及第二常通式开关的一第一端之间。

依据本发明一实施例，其中电容器的容量为10微法拉以下。

依据本发明一实施例，其中变换单元还包含一稳压管或一稳压箝位装置，稳压管或稳压箝位装置并联第一常闭式开关。

依据本发明一实施例，其中变换单元还包含一稳压箝位装置，稳压管或稳压箝位装置电性耦接于第一常闭式开关的控制端及第一常闭式开关的第一端之间。

依据本发明一实施例，其中变换单元还包含一第二电容器，第二电容器并联耦接第一常闭式开关的第一端及第二端。

依据本发明一实施例，其中变换单元还包含一开关，开关电性耦接于第二常通式开关的控制端与一电压源之间。

依据本发明一实施例，其中变换单元还包含一第三常通式开关及一第四常通式开关，第三常通式与第四常通式开关串联耦接，第三常通式开关的一第二端电性耦接至第一常通式开关的第二端，且第四常通式开关的一第一端电性耦接第二常通式开关的第一端。

依据本发明一实施例，其中控制单元包含一第一控制器及一第二控制器，第一控制器包含一第一端及一第二端，第二控制器包含一第一端及一第二端，第一控制器的第一端及第二端分别为控制单元的第一端及第四端，以及第二控制器的第一端及第二端分别为控制单元的第三端及第二端。

依据本发明一实施例，其中常闭式开关具有一第一耐压及常通式开关具有一第二耐压，且常闭式开关的第一耐压低于常通式开关的第二耐压的50％。

依据本发明一实施例，其中常通式开关包含碳化硅接面场效晶体管（SiCJFET）或氮化镓接面场效晶体管（GaN JFET）。

依据本发明一实施例，其中常闭式开关包含金属氧化半导体（MOS）或绝缘栅晶体管（IGBT）。

本发明的另一方面是关于一种功率电路的封装结构，包含一第一常闭式开关、一第二常闭式开关及一常通式开关。第一常闭式开关包含一第一端、一第二端及一控制端，其中第一常闭式开关的第一端形成一第一接脚。第二常闭式开关包含一第一端、一第二端及一控制端，其中第二常闭式开关的第二端电性耦接第一常闭式开关的第一端，第二常闭式开关的控制端电性耦接第一常闭式开关的控制端以形成一第二接脚，且第二常闭式开关的第一端形成一第三接脚。常通式开关与第一常闭式开关和第二常闭式开关集成，并包含一第一端、一第二端及一控制端。常通式开关的控制端电性耦接第二常闭式开关的第一端，常通式开关的第二端电性耦接第二常闭式开关的第二端以形成一第四接脚，且常通式开关的第一端形成一第五接脚。第一接脚、第二接脚及第三接脚分别用以接收一控制信号，第四接脚及第五接脚用以与一外部电路连接。

依据本发明一实施例，其中第一常闭式开关与第二常闭式开关集成于一第一芯片，常通式开关集成于一第二芯片。

依据本发明一实施例，其中第一芯片堆叠于第二芯片上。

依据本发明一实施例，封装结构还包含一电容器，其中电容器是堆叠于第一芯片上。

依据本发明一实施例，封装结构还包含一电容器，其中电容器是堆叠于第一芯片上。

依据本发明一实施例，其中第一常闭式开关与第二常闭式开关集成为一半导体结构，半导体结构与常通式开关集成于同一集成电路芯片。

依据本发明一实施例，其中半导体结构包含碳化硅（SiC）晶体管、硅（Si）晶体管或氮化镓（GaN）晶体管。

依据本发明一实施例，封装结构还包含一电容器，其中电容器是堆叠于半导体结构上。

依据本发明一实施例，其中第一常闭式开关与第二常闭式开关组成一图腾柱（totem pole）结构。

依据本发明一实施例，其中常通式开关包含碳化硅接面场效晶体管（SiCJFET）或氮化镓接面场效晶体管（GaN JFET）。

本发明的另一方面是关于一种功率电路的封装结构，包含一集成电路芯片、一第一常通式开关、一第二常通式开关及一电容器。第一常通式开关包含一第一端、一第二端及一控制端，其中第一常通式开关的控制端形成一第一接脚。第二常通式开关包含一第一端、一第二端及一控制端，其中第二常通式开关的第一端电性耦接至第一常通式开关的第二端以形成一第二接脚，且第二常通式开关的控制端形成一第三接脚。电容器包含一第一端及一第二端，其中电容器的第一端电性耦接至第一常通式开关的第一端以形成一第四接脚，且电容器的第二端电性耦接至第二常通式开关的第二端以形成一第五接脚。第一常通式开关及第二常通式开关紧邻配置并集成于集成电路芯片中。第一接脚及第三接脚分别用以接收一第一控制信号及一第二控制信号，且第二接脚、第四接脚及第五接脚用以与一外部电路连接。

依据本发明一实施例，电容器堆叠于集成电路芯片上并与集成电路芯片紧邻集成。

依据本发明一实施例，封装结构还包含一第三常通式开关及一第四常通式开关。第三常通式开关包含一第一端、一第二端及一控制端，其中第三常通式开关的控制端形成一第六接脚，第一端与第四接脚电性耦接。第四常通式开关包含一第一端、一第二端及一控制端，其中第四常通式开关的第一端电性耦接至第三常通式开关的第二端以形成一第七接脚。第二端与第五接脚电性耦接，且第四常通式开关的控制端形成一第八接脚。第三常通式开关及第四常通式开关形成于集成电路芯片中。第六接脚及第八接脚分别用以接收一第三控制信号及一第四控制信号。

依据本发明一实施例，其中第三常通式开关及第四常通式开关相邻配置并集成于集成电路芯片。

依据本发明一实施例，其中电容器堆叠于集成电路芯片上并与集成电路芯片紧邻集成。

依据本发明一实施例，封装结构还包含一第一常闭式开关及一第二常闭式开关，其中第一常闭式开关与第二常闭式开关集成为一半导体结构，半导体结构集成于集成电路芯片中。

依据本发明一实施例，还包含一电容器，其中电容器堆叠于半导体结构上。

依据本发明一实施例，其中第一常闭式开关与第二常闭式开关组成一图腾柱（totem pole）结构。

依据本发明一实施例，其中第一常通式开关、第二常通式开关、第三常通式开关及第四常通式开关中任一者包含碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaN JFET）。

依据本发明一实施例，其中第一常通式开关及第二常通式开关中任一者包含碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaNJFET）。

依据本发明一实施例，其中芯片包括一硅（Si）基板或一碳化硅（SiC）基板。

依据本发明一实施例，其中硅（Si）基板或碳化硅（SiC）基板与第四接脚、第五接脚或一地端电性耦接。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1A～图1C为绘示一种传统降压式电路的示意图；

图2A为根据本发明第一实施例绘示一种功率电路的示意图；

图2B为根据本发明第二实施例绘示一种功率电路的示意图；

图2C为根据本发明第三实施例绘示一种功率电路的示意图；

图2D为根据本发明第四实施例绘示一种功率电路的示意图；

图2E为根据本发明第五实施例绘示一种功率电路的示意图；

图2F为根据本发明第六实施例绘示一种功率电路的示意图；

图2G为根据本发明第七实施例绘示一种功率电路的示意图；

图2H为根据本发明第八实施例绘示一种功率电路的示意图；

图2I为根据本发明第九实施例绘示一种功率电路的示意图；

图2J为根据本发明第十实施例绘示一种功率电路的示意图；

图2K为根据本发明第十一实施例绘示一种功率电路的示意图；

图3A为根据本发明实施例绘示一种功率电路的控制方法的流程图；

图3B为根据本发明实施例绘示一种功率电路的示意图；

图3C为根据本图3B绘示一种功率电路的控制时序图；

图3D为根据本发明实施例绘示一种功率电路的示意图；

图3E为根据图3D绘示一种功率电路的控制时序图；

图4A为根据本发明实施例绘示一种电源系统的示意图；

图4B为根据本发明第十二实施例绘示一种准级联功率单元的示意图；

图4C为根据本发明第十三实施例绘示一种功率电路的示意图；

图4D为根据本发明第十四实施例所绘示一种准级联功率单元的示意图；

图4E为根据本发明第十五实施例所绘示一种准级联功率单元的示意图；

图4F为根据本发明实施例所绘示一种电源系统的电路示意图；

图4G为根据本发明第十六实施例所绘示一种变换单元的示意图；

图4H为根据本发明第十七实施例所绘示一种变换单元的示意图；

图4I为根据本发明第十八实施例所绘示一种变换单元的示意图；

图4J为根据本发明第十九实施例所绘示一种准变换单元的示意图；

图4K为根据本发明第二十实施例所绘示一种变换单元的示意图；

图4L为根据本发明第二十一实施例所绘示一种变换单元的示意图；

图4M为根据本发明第二十二实施例所绘示一种变换单元的示意图；

图4N为根据本发明第二十三实施例所绘示一种变换单元的示意图；

图4O为根据本发明第二十四实施例所绘示一种变换单元的示意图；

图5A为根据本发明第二十五实施例绘示一种功率电路的封装结构的剖面图；

图5B为根据本发明第二十六实施例绘示一种功率电路的封装结构的剖面图；

图5C为根据本发明第二十七实施例绘示一种功率电路的封装结构的剖面图；

图5D为根据本发明第二十八实施例绘示一种功率电路的封装结构的剖面图；

图5E为根据本发明第二十九实施例绘示一种功率电路的封装结构的剖面图；

图5F为根据本发明第三十实施例绘示一种功率电路的封装结构的剖面图；

图6A为根据本发明第三十一实施例绘示一种功率电路的示意图；

图6B为根据图6A绘示一种功率电路的封装结构的剖面图；

图6C为根据图6A绘示一种功率电路封装的俯视图；

图6D为根据本发明第三十二实施例绘示一种功率电路的示意图；

图6E为根据图6D绘示一种功率电路封装的剖面图；

图6F为根据图6D绘示一种功率电路封装的俯视图；

图6G为根据本发明图6D绘示一种功率电路封装的剖面图；以及

图6H为根据本发明图6G绘示一种功率电路封装的剖面图。

具体实施方式

本揭示的内容可透过以下实施例来解释，但揭示的实施例并非用以限制本发明必须在如以下实施例中所述的任何特定的环境、应用或方式方能实施。因此，以下实施例的说明仅在于阐释本发明，而非用以限制本发明。在以下实施例及附图中，与本发明非直接相关的元件已省略而未绘示，且绘示于附图中的各元件之间的尺寸比例仅为便于理解，而非用以限制为本发明实际的实施比例。

关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本案，其仅为了区别以相同技术用语描述的元件或操作。

关于本文中所使用的“电性耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“电性耦接”还可指二或多个元件相互操作或动作。

图2A为依据本发明第一实施例绘示的一种功率电路100a的示意图。

如图2A所示，功率电路100a包含准级联功率单元110a。准级联功率单元110a包含常通式（Normally on）开关101、常闭式（Normally off）开关103、控制单元105、第一开关单元S1及第二开关单元S2。

于本实施例中，常通式开关101包含第一端Q1P1、第二端Q1P2及控制端Q1P3。常闭式开关103包含第一端QLP1、第二端QLP2及控制端QLP3，且常闭式开关103是以串联方式电性耦接至常通式开关101，常通式开关101的第二端Q1P2电性耦接至常闭式开关103的第一端QLP1。

此外，控制单元105包含第一端P1、第二端P2、第三端P3及第四端P4。控制单元105的第三端P3及第一端P1分别电性耦接常通式开关101的控制端Q1P3及常闭式开关103的控制端QLP3。控制单元105的第四端P4电性耦接常闭式开关103的第二端QLP2。

第一开关单元S1及第二开关单元S2分别包含第一端及第二端。第一开关单元S1的第一端电性耦接至常通式开关101的控制端Q1P3，第一开关单元S1的第二端电性耦接至常闭式开关103的第二端QLP2。第二开关单元S2的控制端电性耦接至控制单元105的第二端P2，第二开关单元S2的第一端电性耦接至常通式开关101的第二端Q1P2。第二开关单元S2的控制端用以接收控制单元105传送的控制信号。

其次，常闭式开关103可为晶体管QL，其中晶体管QL可为金属氧化半导体场效晶体管（MOSFET）或绝缘栅晶体管（IGBT）。换句话说，常闭式开关103的第一端QLP1可为晶体管QL的漏极（drain electrode）。常闭式开关103的第二端QLP2可为晶体管QL的源极（source electrode）。常闭式开关103的控制端QLP3可为晶体管QL的栅极（gate electrode）。

另一方面，常通式开关101为晶体管Q1，其中晶体管Q1可为碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaN JFET）。换句话说，常通式开关101的第一端Q1P1可为晶体管Q1的漏极。常通式开关101的第二端Q1P2可为晶体管Q1的源极。常通式开关101的控制端Q1P3可为晶体管Q1的栅极。

在没有控制信号时，常通式开关101处于导通状态，此时如仅有常通式开关101将导致功率电路100a失控。因此，当无控制信号时，需使用常闭式开关103来保证功率电路100a的安全。此外，当控制信号工作时，常通式开关101是可以依需要自主开关工作。

因此，本发明的主要概念在于，在无控制信号时，利用相对低压的常闭式开关103来协助至少一相对高压的常通式开关101的可靠关断。此外，在控制信号工作时，仅常通式开关101进行高频开关工作，而常闭式开关103保持导通状态。

如图2A所示，常通式开关101与常闭式开关103串联连接，控制单元105输出控制信号控制常通式开关101及常闭式开关103的导通及关断。电压源Vcc连接到控制单元105，为控制单元105提供供电电压源。常通式开关101为常通式高压元件，例如：耐压600伏特（V）的碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaN JFET）等；常闭式开关103为常闭型低压元件，例如：耐压40伏特的金属氧化半导体场效晶体管（MOSFET）或绝缘栅晶体管（IGBT）等。需说明的是，上述晶体管可为P型或N型。

举例而言，常通式开关101可为碳化硅（SiC）晶体管。控制端Q1P3为晶体管的栅极，第二端Q1P2为晶体管的源极，其栅极到源极之间的信号设定为跨压VGS1，当跨压VGS1为0伏特或者正电压时，晶体管导通；相反地，为负电压时，晶体管关断。常闭式开关103中晶体管的栅极到源极之间的信号设定为跨压VGSL，控制单元105输出控制信号以控制跨压VGSL及跨压VGS1。

此外，当常闭式开关103具有第一耐压，且常通式开关101具有第二耐压时，常闭式开关103的第一耐压低于常通式开关101的第二耐压的50％。

需说明的是，常通式开关101与常闭式开关103串联耦接的电路结构可称为准级联（Quasi-Cascade）结构。于操作上，当常通式开关101需要长期关断时，即希望常通式开关101较长时间承受高压（例如：400伏特）阻断时，常闭式开关103关断。当准级联结构需要开关工作时，即希望常闭式开关103一直处于导通状态，常通式开关101依高频控制信号而导通或关断。

这样一来，既实现了用低压元件来使常通型器件可靠操作的初衷，也由于在高频工作时，低压元件处于常通状态，使得整体的驱动损耗降低、反向恢复损耗减少甚至为零。此外，由于常通式开关101直接接收驱动信号，传递函数简单，更易实现达成最优性能，加上后续谈及的应用回路电感也会因为低压元件于常通工作情况下而明显降低，使得前述的缺点全部被有效弥补。

需说明的是，通过常通式开关101与常闭式开关103串联耦接构成的准级联（Quasi-Cascade）结构，可使用低频（例如：直流或100Hz以下）的工作元件（例如：常闭式开关103）来协助高频（例如：10KHZ以上）的工作元件（例如：常通式开关101）可安全地启动和保护。

于本实施例中，常通式开关101可以为氮化镓（GaN）接面场效晶体管或碳化硅接面场效晶体管（SiC JFET），且常闭式开关103可以为金属氧化半导体晶体管（MOS）或绝缘栅晶体管（IGBT）。需说明的是，上述仅是用以说明本发明的一种实施方式，然非用以限制本发明。

图2B～图2K所示的功率电路与图2A所示的功率电路相似，因此以下仅描述其中差异，图2B～图2K所包含与图2A所示的相同的元件及说明将不再赘述。

图2B是依据本发明第二实施例绘示的一种功率电路100b的示意图。如图2B所示，功率电路100b包含准级联功率单元110b。准级联功率单元110b包含常通式开关101、常闭式开关103、控制单元105、第一开关单元S1及第二开关单元S2。

于本实施例中，如图2B所示，控制单元105包含第一控制器105a及第二控制器105b。第一控制器105a包含第一端及第二端，第二控制器105b包含第一端及第二端。第一控制器105a的第一端及第二端分别为控制单元105的第一端P1及第四端P4，且第二控制器105b的第一端及第二端分别为控制单元105的第三端P3及第二端P2。

第一控制器105a可于第一端P1输出切换（On/Off）信号EN控制常闭式开关103，第二控制器105b可于第三端P3输出开关信号控制常通式开关101。于本实施例中，当常闭式开关103接收开关信号而导通时，常通式开关101接收高频开关信号而工作于一高频开关状态。

举例而言，当无控制信号时，晶体管Q1保持导通。当第一开关单元S1导通且第二开关单元S2关断时，第二控制器105b将无法控制晶体管Q1的栅极与源极电位差，即第二控制器105b无法控制常通式开关101。此外，当第一开关单元S1关断且第二开关单元S2导通时，第一控制器105a输出控制电压使晶体管QL持续维持在导通状态，且第二控制器105b输出高频开关信号至晶体管Q1使得晶体管Q1工作于高频开关状态。

图2C是依据本发明第三实施例绘示的一种功率电路100c的示意图。如图2C所示，相较于图2B，功率电路100c还包括电阻器R1，其中电阻器R1电性耦接于常闭式开关103的控制端QLP3及第二端QLP2之间。

举例而言，晶体管QL的栅极及源极之间耦接电阻器R1，在电压源Vcc未提供电压之前可确保晶体管QL处于关断的状态。此外，由于电阻器R1的选用需要兼顾效果和损耗，因此电阻器R1的阻值可在100欧姆与1000000（1M）欧姆之间。

另外，第一开关单元S1可以包括主动开关元件，也可以包括被动开关元件。举例而言，如图2C所示，第一开关单元S1可为二极管D1，其中第一开关单元S1的第一端为二极管D1的阳极，第一开关单元S1的第二端为二极管D1的阴极，在此情形下，第一开关单元S1可以不受控制单元105的控制。于另一实施例中，第一开关单元S1可以包括主动开关元件，上述主动开关元件的控制端接受自控制单元105的第一端P1输出的切换（On/Off）信号EN。

图2D是依据本发明第四实施例绘示的一种功率电路100d的示意图。如图2D所示，与图2C不同之处在于，功率电路100d还包含二极管D2。二极管D2的阳极电性耦接控制单元105的一端，且二极管D2的阴极电性耦接常通式开关101的第二端Q1P2。如此一来，二极管D2可作为导通控制单元105与晶体管Q1的第二端Q1P2的元件，以使第二开关单元S2不再受控制单元105输出的控制信号控制。

图2E是依据本发明第五实施例绘示的一种功率电路100e的示意图。如图2E所示，功率电路100e的第二开关单元S2包含第一常闭式开关SD1、第二常闭式开关SD2及第三常闭式开关SD3及电压源VDD。

举例而言，第一常闭式开关SD1及第三常闭式开关SD3可以是P型金属氧化半导体场效晶体管（P MOSFET），且第二常闭式开关SD2可以是N型金属氧化半导体场效晶体管（N MOSFET）。在此情形下，第一常闭式开关SD1、第二常闭式开关SD2及第三常闭式开关SD3中每一者包含源极、漏极及栅极。第三常闭式开关SD3的栅极自控制单元105的第一端P1接收切换信号EN，且第一常闭式开关SD1的栅极及第二常闭式开关SD2的栅极自控制单元的第二端P2接收驱动信号。此外，电压源VDD的负极电性耦接至控制单元105的第三端P3，且电压源VDD的正极电性耦接至第一常闭式开关SD1的源极。

其次，于本实施例中，第一常闭式开关SD1与第二常闭式开关SD2组成图腾柱（Totem Pole）控制电路，并与常通式开关101电性耦接。第三常闭式开关SD3用以控制第一常闭式开关SD1及/或第二常闭式开关SD2的工作状态。

举例而言，当第三常闭式开关SD3的栅极接收低电位信号时，第三常闭式开关SD3导通，借此控制第二常闭式开关SD2，使第二常闭式开关SD2处于关断的状态。如此一来，常通式开关101就不会因为控制单元105的状态变化而通过第二常闭式开关SD2的开启而导通。此时，常通式开关101是处于关断的状态。

再者，可透过导通第一常闭式开关SD1，且通过电压源VDD使常通式开关101处于关断状态。或者是，在电压源VDD未提供电压时，用串联结构的工作原理，提升常闭式开关103的第一端QLP1及第二端QLP2之间的跨压，使常通式开关101关断。因此，即可实现在电压源VDD未提供电压时，保证常通式开关101处于关断的状态。此外，为了确保实现上述控制情况，第二常闭式开关SD2可以N型元件来实现，以具有较佳的功效。

其次，当第三常闭式开关SD3的栅极接收高电位信号时，第三常闭式开关SD3会处于关断的状态，且失去对其他元件的控制能力。在此情形下，控制单元105可以选择性地透过第一常闭式开关SD1及第二常闭式开关SD2来控制常通式开关101处于导通或关断的状态。

图2F是依据本发明第六实施例绘示的一种功率电路100f的示意图。如图2F所示，第二开关单元S2包含第一常闭式开关SD1、第二常闭式开关SD2、电阻器R2、电容器CVDD及二极管D2。

举例而言，第一常闭式开关SD1及第二常闭式开关SD2分别可以为P型金属氧化半导体场效晶体管及N型金属氧化半导体场效晶体管。电阻器R2电性耦接于控制单元105的第二端P2与第三端P3之间。第一常闭式开关SD1的控制端及第二常闭式开关SD2的控制端用以自控制单元105的第二端P2接收驱动信号。第一常闭式开关SD1的源极电性耦接至二极管D2的阴极。电容器CVDD电性耦接于控制单元105的第三端P3及二极管D2的阴极之间，且二极管D2的阳极电性耦接至电压源VDD。

需说明的是，为了确保控制单元105在不具备控制能力（此时控制信号为关断信号）时，常通式开关101仍可以透过常闭式开关103的操作而关断，图腾柱中第二常闭式开关SD2被设定为N型金属氧化半导体场效晶体管，且第一常闭式开关SD1被设定为P型金属氧化半导体场效晶体管。

此外，当控制单元105的第二端P2输出低电位信号时，第二常闭式开关SD2关断，第一常闭式开关SD1导通且输出高电位信号，使得常通式开关101的第二端Q1P2（源极）与控制端Q1P3（栅极）之间为正电压，因此常通式开关101为关断的状态。另一方面，当控制单元105的第二端P2输出为高电位信号时，第一常闭式开关SD1关断，第二常闭式开关SD2导通且输出低电位信号，常通式开关101的第二端与控制端之间的电压接近于零，则常通式开关101为导通的状态。

此外，控制单元105的第三端P3及第二端P2之间电性耦接电阻器R2。当电压源Vcc未供电（如例：电压源Vcc和电压源VDD均为零电压）时，电阻器R2可确保第二常闭开关SD2处于关断的状态，使得常闭式开关103的第一端QLP1（漏极）与第二端QLP2（源极）之间的跨压透过二极管D1对常通式开关101的第二端Q1P2（源极）与控制端Q1P3（栅极）之间的跨压充电至关断阀值。据此，不会因为第二常闭式开关SD2（先前技术中是P型金属氧化半导体场效晶体管），而阻碍常通式开关101的第二端Q1P2（源极）与控制端Q1P3（栅极）之间的跨压的建立。此时，由于常通式开关101的第二端Q1P2（源极）与控制端Q1P3（栅极）之间的跨压上升，以P型金属氧化半导体场效晶体管实现的第一常闭式开关SD1会处于导通的状态，但不会影响常通式开关101的第二端Q1P2（源极）与控制端Q1P3（栅极）之间的跨压的最终建立。

由于常通式开关元件的米勒效应比较大，要实现常通式开关元件的快速开关，需要极为低阻抗的驱动电路。如图2F所示，可以通过选用优秀的第一常闭式开关SD1及第二常闭式开关SD2来减少驱动本身的阻抗，从而使得驱动与常通式开关101之间连接线形成的感抗成为主导因素。

图2G是依据本发明第七实施例绘示的一种功率电路100g的示意图。相较于图2C的功率电路100c，如图2G所示，以图2C的功率电路为基础，将图2C中的第二开关单元S2是整合于控制单元105中。

举例而言，因为控制信号的设置与控制单元105是否具有驱动能力相关，因此将第二开关单元S2整合于控制单元105中，使得控制单元105具有检测驱动电压的能力，例如：针对电压源VDD的低电压保护。显然地，低电压保护值大于常通式开关101的负电压阀值。在控制单元105通过检测到的控制能力的情况下，设置相应导通或关断的控制信号。上述相应导通或关断的控制信号可以给控制单元105自身使用，或者提供给硅（Si）元件或其他电路使用。上述相应导通或关断的控制信号还可以依靠检测温度、常通式开关101的电流及其他信号而设置。

图2H是依据本发明第八实施例绘示的一种功率电路100h的示意图。如图2H所示，功率电路100h还包含二极管DQ1，电性耦接于常通式开关101的第一端Q1P1及第二端Q1P2之间。二极管DQ1的阳极电性耦接常通式开关101的第二端Q1P2，二极管DQ1的阴极电性耦接常通式开关101的第一端Q1P1。换句话说，可在晶体管Q1上并联二极管DQ1，以帮助有效地降低反向的压降。由于二极管DQ1通常需要在高频的情况下工作，因此应当选择反向恢复特性较好的元件，如碳化硅二极管（SiC Diode）或者氮化镓二极管（GaN Diode）。

图2I是依据本发明第九实施例绘示的一种功率电路100i的示意图。如图2I所示，控制单元105包含第五端P5，且控制单元105的第五端P5电性耦接常通式开关101（晶体管Q1）的第一端Q1P1以检测常通式开关101的电流方向。

举例而言，控制器元105透过第五端P5检测流经晶体管Q1的电流方向，当需要流经反向电流时，则将晶体管Q1导通，以进行类似于同步整流的工作方式。反向电流的同步整流侦测器可以检测晶体管QL的漏极与源极之间的跨压，也可以检测晶体管Q1的漏极与源极之间的跨压。

当晶体管Q1的漏极与源极之间的跨压为负电压时，使晶体管Q1导通以降低损耗。另一方面，当晶体管Q1的漏极与源极之间的跨压不为负电压时，使晶体管Q1处于关断的状态。此外，还可以通过调整控制单元105的控制信号来控制晶体管Q1在电流反向时进行导通工作。

图2J是依据本发明第十实施例绘示的一种功率电路100j的示意图。如图2J所示，以图2B中的功率电路100b为基础更增加常通式开关101a。具体而言，功率电路100j包含准级联功率单元110b及常通式开关101a。准级联功率单元110b包含常通式开关101、常闭式开关103及控制单元105。常通式开关101a以串联方式电性耦接准级联功率单元110b以形成一半桥结构。上述半桥结构并联电压源Vbus。常通式开关101a与准级联功率单元110b串联连接于一共节点FA，且共节点FA用以作为上述半桥结构的一输出端。

举例而言，如图2J所示，常通式开关101a以串联方式电性耦接至常通式开关101与常闭式开关103所组成的准级联结构，且常通式开关101a的第一端Q2P1及常闭式开关103的第二端QLP2耦接至电压源Vbus。控制单元107用以提供控制信号至常通式开关101a，且常通式开关101a的第二端Q2P2电性耦接至常通式开关101的第一端Q1P1于共节点FA。共节点FA是作为半桥电路与外部线路的一个输出点，并与另一个输出点（即，常闭式开关QL的第一端QLP1或第二端QLP2其中的一者）一起连接到外部线路。

图2K是依据本发明第十一实施例绘示的一种功率电路100k的示意图。如图2K所示，以图2B中的功率电路100b为基础更增加准级联功率单元110k。准级联功率单元110k电性耦接至准级联功率单元110b以组成一半桥结构，上述半桥结构并联电压源Vbus。准级联功率单元110b及准级联功率单元100k串联于共节点FA，且共节点FA用以作为上述半桥结构的一输出端。

举例而言，准级联功率单元110b与准级联功率单元110k具有相同的元件。准级联功率单元110k的晶体管QL电性耦接至准级联功率单元110b的晶体管Q1以组成一半桥电路，且形成共节点FA。共节点FA是作为半桥电路与外部线路的输出点。

此外，上述的准级联结构可用于谐振型电路，如串联谐振（LLC）电路，也可用于有反向恢复的电路，如有电流连续（CCM）工作模式的图腾柱（TotemPole）功率因数校正（PFC）电路、升压（Boost）电路及降压（Buck）电路等等。

请参照图3A，图3A是依据本发明实施例绘示的一种控制方法200的流程图。请同时参考图3B，控制方法200可应用于图3B的功率电路210a，且功率电路210a包含准级联功率单元211a。准级联功率单元211a包含常通式开关101、常闭式开关103及控制单元105，常通式开关101电性耦接至常闭式开关103及控制单元105。

此外，应了解到，在本实施方式中所提及的控制方法的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。且此实施方式可以透过上述各功率电路的实施例来实现，但不以此为限。

为方便说明起见，请同时参照图3A及图3B。首先，执行步骤S201：在一第一时段内，控制常闭式开关103关断及常通式开关101导通。接着，执行步骤S203：在一第二时段内，控制常闭式开关103及常通式开关101关断。之后，执行步骤S205：在一第三时段内，控制常闭式开关103导通及常通式开关101工作在一高频开关状态。接着，执行步骤S207：在一第四时段内，控制常闭式开关103及常通式开关101关断。其后，执行步骤S209：在一第五时段内，控制常闭式开关103关断及常通式开关101导通。

请参照图3C，图3C是绘示图3B的功率电路210a的控制时序图。

为方便说明起见，常通式开关101以晶体管Q1为例，其中晶体管Q1可为氮化镓接面场效晶体管。此外，常闭式开关103以为晶体管QL表示，其中晶体管QL可为金属氧化半导体晶体管，然不以此为限制。

于一实施例中，控制方法200于第一时段（时间点t0～t2）内还包含下列步骤。于第一时间点t0至第二时间点t1之间，关闭一第一电压源，并根据具低电位的一控制信号控制常通式开关及常闭式开关。

具体而言，于时间点t1之前，由于电源未供电，电压源Vbus未能建立，因此控制单元105所输出的信号均为零。需说明的是，电压源Vbus代表包含准级联结构的转换器输入电源的供电和断电。

然后，于第二时间点t1至第三时间点t2，拉升电压源Vbus的电位自低电位至一第一电压值，使得常通式开关101的一驱动电压自低电位下降至常通式开关101的一驱动电压阀值。需说明的是，第一电压值为晶体管Q1的工作电压阀值，晶体管Q1的电压阀值为负电压。当电压值低于上述负电压值时（即，更小于上述负电压），晶体管Q1完全关断；相反地，当电压值高于晶体管Q1的电压阀值时，则晶体管Q1开始导通。

换句话说，于时间点t1～t2，系统电源上电，电压源Vbus开始建立。此时，电压源Vbus的电位低于晶体管Q1的电压阀值，电压源Vcc没有建立，晶体管QL的栅极及源极之间的跨压VGSL为关断信号。因此晶体管QL为关断的状态。晶体管Q1的栅极及源极之间的跨压VGS1的绝对值慢慢变大，但始终小于晶体管Q1的电压阀值。因此，晶体管Q1保持导通状态。

需说明的是，电压源Vcc为控制电路105的供电电源，其能量来至于电源变换器的输入电源，或者直接为电压源Vbus。由于电压源Vcc建立时需要过程，因此电压源Vcc滞后于电压源Vbus供电。亦由于电容器储能的作用，因此电容器也会滞后于输入电源关断而消失。

于一实施例中，控制方法200于第二时段（时间点t2～t6）内还包含下列步骤：于第三时间点t2至第四时间点t3之间，拉升电压源Vbus的电位自第一电压值至一第二电压值，使得常通式开关101的驱动电压维持在常通式开关101的驱动电压阀值。

具体而言，于时间点t2～t3，增加电压源Vbus的电位，使得晶体管Q1的跨压VGS1被稳定在晶体管Q1的电压阀值上，以保持晶体管Q1为关断的状态。

接着，于第四时间点t3至第五时间点t4之间，维持电压源Vbus的电位为第二电压值，使得常通式开关101的驱动电压维持在常通式开关101的驱动电压阀值。

换句话说，于时间点t3～t4，维持电压源Vbus的电位为高于晶体管Q1的电压阀值，使得晶体管Q1的跨压VGS1被稳定在晶体管Q1的电压阀值上，以保持晶体管Q1为关断的状态。

之后，于第五时间点t4，将用以提供操作电压给控制单元105的一电压源Vcc自低电位拉升至控制单元105的一工作电压值。

具体而言，于时间点t2～t4，开始建立控制单元105的电压源Vcc，电压源Vcc可以根据实际设计状况，在时间点t2～t3或者时间点t3～t4之间合适的时段建立。

接着，于第五时间点t4至第六时间点t5之间，维持电压源Vbus的电位为第二电压值，使得控制单元105的工作电压值维持不变，且常通式开关101的驱动电压维持在常通式开关101的驱动电压阀值。其后，于第六时间点t5至第七时间点t6之间，维持电压源Vbus的电位为第二电压值，使得控制单元的工作电压值维持不变，且常通式开关的驱动电压下降至一驱动电压值。

具体而言，于时间点t4～t6，电压源Vbus的电位维持为高于晶体管Q1的电压阀值。于电压源Vcc建立后，控制单元105根据电压源Vcc控制晶体管Q1。换句话说，控制单元105即有能力发出关断信号给晶体管Q1。此时，控制单元105发出的跨压VGS1的电压值绝对值要大于晶体管Q1的电压阀值，以保证晶体管Q1完全地处于关断状态。

于一实施例中，控制方法200于第三时段（时间点t6～t8）内还包含下列步骤：于第七时间点t6，通过控制单元105输出具高电位的控制信号至常闭式开关103的控制端，以控制常闭式开关103导通。

换言之，于时间点t6，控制单元105输出具有高电位的控制信号至晶体管QL的栅极，使得晶体管QL导通。

接着，于第七时间点t6至第八时间点t7之间，通过控制单元105输出具高电位的控制信号至常闭式开关103的控制端，并输出一高频开关驱动信号至常通式开关101的控制端。

其后，于第八时间点t7至第九时间点t8之间，下拉电压源Vbus的电位自第二电压值至一欠压保护电压阀值，且通过控制单元105输出具高电位的控制信号至常闭式开关103的控制端并输出高频开关驱动信号至常通式开关101的控制端。需说明的是，欠压保护电压阀值代表输入电压源断开或者过低导致电压源Vbus的电位过低。

具体而言，于时间点t6～t8，由于控制单元105已经有能力控制晶体管Q1，故无需晶体管QL协助关断。因此，可以将跨压VGSL设置为导通的信号，使得晶体管QL处于导通的状态。需说明的是，控制单元105可以依电路工作需要输出导通或者关断信号给跨压VGSL。由于晶体管QL处于导通的状态，因此传统串联结构因其所导致的大驱动损耗、反向恢复损耗及分布参数复杂搭配等等问题均被消除。

于一实施例中，控制方法200于第四时段（时间点t8～t10）内还包含下列步骤：于第九时间点t8至第十时间点t9之间，下拉电压源Vbus的电位自欠压保护电压阀值至一第三电压值。接着，于第九时间点t8，通过控制单元105输出具低电位的控制信号至常闭式开关103的控制端，以控制常闭式开关103关断。之后，于第十时间点，下拉电压源Vcc自控制单元105的工作电压值至低电位，使得常通式开关101的驱动电压上升至常通式开关101的驱动电压阀值。需说明的是，第三电压值代表输入电源断开后，电压源Vcc不能再维持在所需电压值（即，需要关闭控制单元105、控制电路等，以免误动作）时，对应电压源Vbus的电压值。

具体而言，于时间点t8～t9，电压源Vbus降低，通过检测到输入电源关断或者电路不应该继续高频工作，将跨压VGSL的信号重新设置为关断晶体管QL。由于电压源Vcc仍有一定工作能力，控制单元105可以输出关断的控制信号至跨压VGS1，使得晶体管Q1处于深度关断的状态。

其后，于第十时间点t9至第十一时间点t10之间，下拉电压源Vbus的电位自第三电压值至第一电压值，使得常通式开关101的驱动电压维持在常通式开关101的驱动电压阀值。

具体而言，于时间点t9～t10，电压源Vbus的电位下降，晶体管QL的跨压VGSL的电位设置为零伏特，使得晶体管QL处于关断状态。晶体管Q1的跨压VGS1维持在晶体管Q1的电压阀值，晶体管Q1处于关断的状态。

于一实施例中，控制方法200于第五时段（时间点t10～t11）内还包含下列步骤：于第十一时间点t10至第十二时间点t11之间，下拉电压源Vbus自第一电压值至低电位，使得常通式开关101的驱动电压自常通式开关101的驱动电压阀值上升至低电位。

具体而言，于时间点t10之后，电压源Vbus的电位逐渐降低为零伏特，使得晶体管Q1的跨压VGS1由晶体管Q1的电压阀值慢慢增大而处于导通的状态。晶体管QL的跨压VGSL为零伏特，故处于关断的状态。

这样一来，当功率电路210b应用在实际电路中时，只有晶体管Q1在正常工作时处于高频状态，而且可以接受独立的驱动控制信号。因此其特性完全不受晶体管QL的影响，而可以发挥氮化镓元件的全部特性。因此，几乎可以适用于任何电路中。特别的是，上述功率电路可应用在类似于串联谐振（LLC）电路，以及工作于有反向恢复工作状态的电流连续（CCM）工作模式的图腾柱（Totem Pole）功率因数校正（PFC）电路、升压（Boost）电路或降压（Buck）电路时，也没有驱动慢或者反向恢复等问题。

于一实施例中，控制方法200可应用于图3D所示的功率电路210b。

如图3D所示，功率电路210b包含准级联功率单元211b。准级联功率单元211b与常通式开关101b串联以组成一半桥电路，控制单元105电性耦接至常通式开关101a及常闭式开关103，且控制单元107电性耦接至耦接至常通式开关101b。

举例而言，如图3D所示，功率电路210b包含与晶体管QL相互串联的晶体管Q1、晶体管Q2与晶体管QL相互串联，并电性耦接至电压源Vbus。晶体管Q1和晶体管QL组成准级联结构，晶体管Q2则单独工作。控制单元105的输出连接到晶体管Q1的源极及晶体管Q1的栅极。控制单元107的输出连接到晶体管Q2的栅极与晶体管Q2的源极。需说明的是，晶体管Q1及晶体管Q2可为氮化镓接面场效晶体管，晶体管QL可为金属氧化半导体晶体管，然不以此为限。

此外，第一信号Sin1、第二信号Sin2分别电性耦接到控制单元105和控制单元107。电压源Vcc电性耦接到控制单元105和控制单元107。晶体管QL的栅极电性耦接到控制单元105。二极管D1的阳极连接到晶体管Q1的栅极，二极管D1的阴极连接到晶体管QL的源极。电阻器R1连接到晶体管Q1的栅极和源极之间。

需说明的是，第一信号Sin1及第二信号Sin2分别为送到晶体管Q1及晶体管Q2的驱动输入信号。驱动输入信号在正常工作时，通常为高频信号，例如：100000（100K）赫兹。桥臂因为电压源Vbus而不能直通，因此第一信号Sin1及第二信号Sin2为具有死区的互补信号。

由于，桥臂电路为两个主要的晶体管Q1及晶体管Q2所组成，其电压承受能力均至少等于跨接电压源Vbus。因此，只要晶体管QL协助晶体管Q1可靠地关断，就可以承受电压源Vbus的电压，使得晶体管Q1处于导通的状态。如图3D所示，准级联结构用以与晶体管Q2串联，更有利于清楚阐述本发明的准级联结构的操作情况。

请参照图3E，图3E为根据图3D绘示一种功率电路210b的控制时序图。

于一实施例中，控制方法200还包含下列步骤：在第一时段（时间点t0～t2）内，控制常通式开关101b导通。

具体而言，于时间点t0～t1，电压源Vbus未能建立，控制单元105及控制单元107所有产生的信号均为零电位。需说明的是，电压源Vbus为桥臂的跨接电压源，其电压幅值的建立和消除，通常代表桥臂所处的电源变换器的输入电源的供电和断电。举例而言，电压源Vbus可以直接是输入直流（DC）电压源，也可以由输入交流（AC）电压源整流而得到等。根据实际情况，电压源Vbus可以是电压始终不为负的变化电压，例如：400伏特的直流上有40伏特的交流扰动等，而不一定是稳定的直流。

接着，于时间点t1～t2，系统电源上电，电压源Vbus开始建立。此时，电压源Vbus低于晶体管Q1的电压阀值。由于电压源Vcc没有建立，切换信号EN及跨压VGSL被电阻器R1确保为低电位信号，因此为关断信号。

需说明的是，晶体管Q1的电压阀值为负电压，当电压值低于上述负电压值时（即，更小于上述负电压），晶体管Q1完全关断；相反地，当电压值高于晶体管Q1的电压阀值时，则晶体管Q1开始导通。

此外，切换信号EN为晶体管QL的驱动信号，作为工作状态的切换信号。此外，切换信号EN也可以同时作用于控制单元105及控制单元107，以得更优效果。为保证电路可靠地工作，可以在晶体管QL栅极和源极之间并联电阻R1以保证切换信号EN为低电位而保证晶体管QL在电压源Vcc未建立时处于关断状态。电阻R1需要兼顾效果和损耗，为100欧姆以上1000000（1M）欧姆以下。

其次，由于晶体管Q1、晶体管Q2有导通的初始态，而晶体管QL处于关断的状态，电压源Vbus几乎全部降在晶体管QL的漏极与源极之间，即晶体管QL的漏极与源极之间的跨压VDSL约等于电压源Vbus。

需说明的是，跨压VDSL为晶体管QL的漏极到源极之间的电压。由于串联在晶体管Q1的驱动回路中，其工作状态会影响晶体管Q1的驱动电压。

假设二极管D1为理想二极管，跨压VGS1也就等于负的跨压VDSL亦约等于负的电压源Vbus。由于电压源Vbus的幅值低于晶体管Q1的电压阀值，因此晶体管Q1保持导通的状态。

在第二时段（时间点t2～t6）内，于第三时间点t2至第六时间点t5之间，控制常通式开关101b导通，且于第六时间点t5至第七时间点t6之间，控制常通式开关101b关断。

具体而言，于时间点t2～t3，电压源Vbus的电位超过晶体管Q1的电压阀值。此时，晶体管Q1开始工作，跨压VGS1被稳定在晶体管Q1的电压阀值上，也就说跨压VDSL随着电压源Vbus上升超过晶体管Q1的电压阀值后，使得晶体管Q1保持关断状态。

由于跨压VDSL不变，剩下的电压就由晶体管Q1承担，即晶体管Q1的源极与漏极之间的跨压VDS1等于电压源Vbus加上晶体管Q1的电压阀值（晶体管Q1的电压阀值为负电压），因此跨压VDS1小于电压源Vbus。

此外，于时间点t2～t4，电压源Vcc根据实际设计状况，可在时间点t2～t3或者时间点t3～t4之间合适的时段建立。

之后，于时间点t4～t6，电压源Vcc建立后，控制单元105和控制单元107即有能力，依照切换信号EN的信号状态，发出关断信号给晶体管Q1和晶体管Q2。控制单元105和控制单元107分别产生的跨压VGS1和跨压VGS2的绝对值要大于晶体管Q1的电压阀值，以保证晶体管Q1处于完全关断的状态。因此，二极管D1不再需要处于导通状态，晶体管Q1就将控制权交给控制单元105。

需说明的是，跨压VGS1为晶体管Q1的栅极和源极之间的电压。当电压为零或者为正电压时，晶体管Q1处于导通状态；反之，当电压为负电压时，晶体管Q1处于关断状态。类似地，跨压VGS2为晶体管Q2的栅极和源极之间的电压。当电压为零或者为正电压时，晶体管Q2处于导通状态；反之，当电压为负电压时，晶体管Q2处于关断状态。

由于晶体管Q1和Q2完全处于关断的状态，跨压VDS1和跨压VDS2就会重新分配，如果时间足够，电路对称，两者之间的电压差降为很小，接近电压源Vbus减去跨压VDSL的一半。需说明的是，跨压VDS1及跨压VDS2分别为晶体管Q1的漏极与源极间的电压及晶体管Q2的漏极与源极之间的电压。当导通时，电压接近于零，当关断时，电压受外界决定。

由于晶体管Q1、Q2单独有能力承受电压源Vbus，两者并非必须在此期间同时关断。只是两者均处于关断的状态会比较容易设计时序，以保证安全。

在第三时段（时间点t6～t8）内，控制常通式开关101b工作在一高频开关状态。

于时间点t6～t8，控制单元105控制晶体管Q1及晶体管Q2。由于控制单元105和控制单元107已经有能力控制晶体管Q1及晶体管Q2，因此不需要晶体管QL协助使晶体管Q1及晶体管Q2关断。将切换信号EN及跨压VGSL设置为导通信号，使得晶体管QL处于常通状态。切换信号EN同时给予控制单元105和控制单元107，因此晶体管Q1及晶体管Q2分别接收到控制单元105及控制单元107给予的第一信号Sin1和第二信号Sin2的控制信号。由于晶体管QL处于常通状态，传统准级联结构因晶体管QL而导致的大控制损耗及反向恢复损耗问题均被消除。

在第四时段（时间点t8～t10）内，于第九时间点t8至第十时间点t9之间，控制常通式开关101b关断，且于第十时间点t9至第十一时间点t10之间，控制常通式开关101b导通。

具体而言，于时间点t8～t9，通过检测到输入电源关断或者电路不应该继续高频工作后，将切换信号EN及跨压VGSL的信号重新设置为关断晶体管QL及“不能”控制单元制单元105和控制单元107。由于电压源Vcc仍有一定工作能力，可以回应关断信号，使得晶体管Q1、晶体管Q2、晶体管QL同时处于关断的状态，并同时分担电压源Vbus。

此外，于时间点t9～t10，电压源Vcc不再有能力持续，控制单元105和控制单元107不工作，晶体管Q2重新回到导通的状态，晶体管Q1重新被晶体管QL控制以协助关断。

在第五时段（时间点t10～t11）内，控制常通式开关101b导通。

具体而言，于时间点t10以后，由于电压源Vbus电压低于晶体管Q1的电压阀值，晶体管Q1也处于导通的状态，所有电压源Vbus直接降至晶体管QL之上，直至为零，恢复到电源上电之前的状态。

如图3E的所示，本发明用于桥式电路时，各时序的保障非常重要。因此，为了降低时序控制的难度，氮化镓元件的驱动能力建立应当在尽量短的时间内完成。此外，由于期望氮化镓元件应用于高频工作的情况下，意味着高的du/dt，传统的自举供电不光在时序上难以保证驱动电源的快速建立，也难以抵抗高的du/dt。因此，若要更好发挥本发明，上桥臂晶体管Q2，应当选择使用变压器同时传递能量和信号的驱动电路，可以在信号的第一周就建立驱动能力。这类由变压器驱动的驱动电路本身很普及，并无特殊之处，这里就不再累述。为了桥臂电路工作一致性，下桥臂晶体管Q1也由变压器驱动为优。

于一实施例中，控制方法200还可应用于如图2B所示的功率电路100b。

举例而言，晶体管Q1为高压常通元件，晶体管QL为低压常闭式元件，晶体管Q1与晶体管QL串联连接。控制信号连接到晶体管QL的栅极与源极之间，可以控制晶体管QL的导通和关断。控制单元105通过第二开关单元S2连接到晶体管Q1的源极。

第一开关单元S1连接到晶体管Q1的栅极与晶体管QL的源极之间。第一开关单元S1的导通和关断可以受切换信号EN控制，也可以不受切换信号EN控制。第二开关单元S2可以受控制单元105和切换信号EN同时控制，也可以只受控制单元105的控制。其中，晶体管QL的耐压低于晶体管Q1的耐压的50%。第一开关单元S1及第二开关单元S2至少包含一个主动或者被动开关元件。

请一并参照图2B及图3E。具体而言，于时间点t0～t1，控制单元105的输出信号均为零伏特。

于时间点t1～t2，设置切换信号EN为关断信号，第一开关单元S1接收切换信号EN而导通，第二开关单元S2受切换信号EN及驱动信号的控制关断。因为切换信号EN为关断信号，晶体管QL处于关断状态。因为第二开关单元S2关断，故晶体管Q1不受控制单元105控制。

由于第一开关单元S1导通，晶体管Q1的栅极透过源极与晶体管QL的源极电性连接而使得跨压VGS1为一负电压。此时，电压源Vbus较小，晶体管Q1的跨压VGS1的负电压大于晶体管Q1的电压阀值，使得晶体管Q1为导通状态。

于时间点t2～t3，设置切换信号EN为关断信号，第一开关单元S1受切换信号EN的控制而导通，且第二开关单元S2受切换信号EN及驱动信号的控制而关断。因切换信号EN为关断信号，晶体管QL处于关断状态。因为第二开关单元S2关断，故晶体管Q1不受控制单元105控制。因为第一开关单元S1导通，晶体管Q1的栅极透过源极与晶体管QL的源极电性连接而使得VGS1为一负电压。

此外，电压源Vbus的电位一直增加，晶体管Q1的跨压VGS1被稳定在晶体管Q1的电压阀值上，使得晶体管Q1为关断状态。晶体管QL的漏极与源极之间的电压稳定为电压阀值，使得晶体管Q1的漏极与源极之间承受的电压等于施加到晶体管Q1的漏极与晶体管QL的源极之间电压减去晶体管Q1的电压阀值，进而保证相对低压元件不会承受高压。

于时间点t2～t4，电压源Vcc根据实际设计状况，在时间点t2～t3或者时间点t3～t4之间合适的时刻建立。

于时刻t4～t6，电压源Vcc建立后，控制单元105即有能力发出关断信号给晶体管Q1。第二开关单元S2受控制单元105控制而导通。控制单元105发出的控制信号加在晶体管Q1的栅极与源极之间。因此，控制单元105发出的控制信号的绝对值要大于晶体管Q1的电压阀值，故晶体管Q1完全关断。需说明的是，电压源Vcc为控制单元105的供电电压源。

于时间点t6～t8，将切换信号EN设置为导通信号，使得晶体管QL处于常通的状态。第一开关单元S1关断，第二开关单元S2导通，控制单元105依电路工作需要输出导通或者关断信号给晶体管QL。

于时间点t8～t9，通过检测输入电源关断或者电路不应该继续高频工作，将切换信号EN置为关断信号。由于电压源Vcc仍有一定工作能力，控制单元105仍可以输出关断信号。第二开关单元S2受控制单元105信号控制而导通，使得晶体管Q1关断。第一开关单元S1受控制信号控制导通。

于时间点t9～t10，电压源Vcc逐渐降为零伏特，将切换信号EN设置为关断信号，使得第二开关单元S2受控制单元105的控制信号而关断及第一开关单元S1受控制单元105的控制信号而导通。此时，晶体管QL处于关断状态，晶体管Q1的跨压VGS1维持在晶体管Q1的电压阀值，使得晶体管Q1处于关断状态。

于时间点t10以后，切换信号EN设置为关断信号，第二开关单元S2为关断，第一开关单元S1为导通。晶体管Q1的跨压VGS1由晶体管Q1的电压阀值慢慢增大，晶体管Q1处于导通状态，而晶体管QL处于关断状态。

请参照图4A，图4A是依据本发明实施例绘示的一种电源系统300的示意图。

如图4A所示，电源系统300包含变换单元301、电压调整单元303。变换单元301包含一输入端及一输出端。变换单元301的输入端用以电性耦接一输入电源Vin，变换单元301可为整流单元，也可为逆变单元。电压调整单元303包含一输入端及一输出端。电压调整单元303的输入端电性耦接至变换单元301的输出端。电压调整单元303的输出端用以电性耦接负载305。

此外，输入电源Vin经过变换单元301，连接至电压调整单元303，电压调整单元303根据负载305的需要将接收到的电压进行大小或者信号形状的调整，以输出一定的电压供负载305使用。负载305可以是直流负载，也可以是交流负载，且变换单元301包含了至少一个上述实施例中所示的准级联功率单元。

图4B为根据本发明第十二实施例绘示一种准级联功率单元310b的示意图。上述变换单元301可包含准级联功率单元310b。如图4B所示，准级联功率单元310b包含晶体管Q1、晶体管QL及控制单元105。晶体管QL以串联方式电性耦接至晶体管Q1。

于本实施例中，控制单元105包含第一开关单元S1及第二开关单元S2，即第一开关单元S1及第二开关单元S2是整合于控制单元105中。控制单元105包含一第一端P1、一第二端P2、一第三端P3及一第四端P4，并用以分别独立控制晶体管Q1及晶体管QL。控制单元105的第一端P1电性耦接至晶体管QL的栅极，控制单元105的第三端P3电性耦接至常通式开关QL的栅极。

其次，晶体管Q1的源极与晶体管QL的漏极电性耦接，且晶体管Q1的漏极与晶体管QL的源极用以连接至一外部电路。控制单元105用以输出控制信号以控制晶体管QL及晶体管Q1的栅极与源极之间的电压，据以实现控制晶体管QL及晶体管Q1导通及关断。

当准级联功率单元310b需要长期关断时，即希望晶体管Q1于较长时间承受高压阻断，控制单元105输出切换信号EN使晶体管QL关断。当准级联功率单元310b需要运作时，控制单元105输出切换信号EN使晶体管QL一直处于导通的状态。

此外，常通式开关101可以是氮化镓元件，也可以是碳化硅等其他宽禁带半导体材元件。常闭式开关一般为硅元件。在某些情况下，常通式开关101接收控制单元105控制。如图4C所示，图4C为根据本发明第十三实施例绘示一种功率电路320的示意图。功率电路320的控制单元105输出驱动信号以控制晶体管Q1。

图4D为根据本发明第十四实施例绘示一种准级联功率单元310d的示意图。准级联功率单元310d可应用于前述变换单元301。如图4D所示，与图4B不同之处在于，准级联功率单元310d除了包含晶体管Q1、晶体管QL、控制单元105以外还包含电容器C1，其中电容器C1与晶体管QL并联耦接。

举例而言，当准级联功率单元310d运作时，晶体管QL始终处于导通的状态，因此可以在晶体管QL的漏极和源极之间并联电容器C1来降低晶体管QL所带来的回路电感。需说明的是，准级联功率单元310d可以包含至少一个电容器C1，或者是多数个电容器C1，还可以用多个电容器C1以串联、并联或串并联方式组合。此外，电容器C1为外加电容器，不是晶体管QL的寄生电容。

图4E为根据本发明第十五实施例绘示一种准级联功率单元310e的示意图。准级联功率单元310e可应用于前述变换单元301。如图4E所示，与图4D不同之处在于，准级联功率单元310e除了包含晶体管Q1、晶体管QL、控制单元105、电容器C1以外还包含二极管D1。二极管D1的阴极电性耦接至晶体管QL的源极。图4E所示电路结构可应用于降压（Buck）电路。

图4F为根据图4A绘示一种电源系统300的电路示意图。如图4F所示，电压调整单元303包含电容器C2及电感器L1。电容器C2与负载L1并联耦接，且电感器L1电性耦接于电容器C2和晶体管QL的源极之间。当输入电源Vin连接至电源系统300的变换单元301时，变换单元301将输入电源Vin作转换而输出转换后的电压，而转换后的电压由电感器L1及电容器C2组成的电压调整单元303作调整，且电压调整单元303输出调整后的电压到负载305。

图4G为根据本发明第十六实施例绘示一种变换单元301的示意图。如图4G所示，变换单元301可包含两个准级联功率单元串联的桥式电路，且可进一步在晶体管QL1及晶体管QL2的两端分别以并联方式电性耦接电容器C1及电容器C2，据此降低回路电感。

举例而言，电压源Vbus用以提供输入电源Vin，输入电容器Cin为电压源Vbus的退耦电容，半桥电路包含了准级联功率单元311a及准级联功率单元311b。电容器C1以并联方式电性耦接至晶体管QL1的漏极和源极之间。另一方面，电容器C2以并联方式电性耦接至晶体管QL2的漏极和源极之间。两个准级联结构串联于一共节点FA，共节点FA用以与外部电路连接。

此外，在半桥电路的应用中，晶体管QL1的源极或漏极可作为另外一个连接共节点，用以连接到外部电路。电容器C1并联晶体管QL1的源极及漏极，为了有实际效果，电容器C1的电容量应该符合尖峰抑制的要求，其电容量应当大于晶体管QL1的源极及漏极之间的寄生电容10倍为最佳。此外，电容器C2的电容量亦可大于晶体管QL2的源极及漏极之间的寄生电容的10倍。

图4H为根据本发明第十七实施例绘示一种变换单元301的示意图。如图4H所示，与图4G不同之处在于，变换单元301中除了可以在准级联结构311d中的晶体管QL2两端以并联方式电性耦接电容器C2以外，还可以电性耦接电容器C1于晶体管Q2的漏极及晶体管Q1的源极。具体而言，电容器C1具有第一端及第二端，电容器C1的第一端电性耦接至晶体管QL1的漏极，电容器C1的第二端电性耦接至晶体管Q2的漏极。需说明的是，电容器C1系以串联方式电性耦接至电容Cin，于此情况下，串联的电容器C1及电容Cin电性耦接于晶体管QL1的漏极和源极之间。

图4I为根据本发明第十八实施例绘示一种变换单元301的示意图。如图4I所示，与图4H不同之处在于，变换单元301的桥式结构包含一个准级联结构311c和一个常通式开关101a串联，其中准级联结构311c包含晶体管Q1及晶体管QL，且常通式开关101a包含晶体管Q2。电容器C1以并联方式电性耦接至级联结构311c中晶体管QL的漏极和源极之间。电容器Cin为电压源Vbus的退耦电容。晶体管Q2以串联方式电性耦接至晶体管Q1。晶体管Q2与晶体管Q1及晶体管QL形成一半桥电路。晶体管Q2的源极与晶体管Q1的漏极电性耦接于共节点FA点，再由共节点FA连接到外部电路。在半桥电路的应用中，晶体管QL的源极或漏极可作为另外一个连接共节点，用以连接到外部电路。

图4J为根据本发明第十九实施例绘示一种变换单元301的示意图。如图4J所示，与图4I不同之处在于，变换单元301中的电容器C1可与电容器Cin串联后，再并联至晶体管QL的漏极及源极之间。具体而言，在电压源Vbus供电时，电容器C1的初始态为低电压，而晶体管QL处于关断的状态。在电压源Vbus的电压上升时，电容器C1的等效阻抗小于晶体管QL的关断阻抗，电压源Vbus的电压会降在晶体管QL上，导致晶体管QL过压危险。因此，上述电容器C1的电容量应当适可而止，不宜过大，如在10微法拉（uF）以下为佳，其容量只要保证电路高频工作时，其上的电压纹动小于总电压的1%即可。同时，图4H中的电容器C1的电容量取值也适用同样的范围。此外，可应用下述图4K～图4M所示实施例来避免上述情形发生。

图4K为根据本发明第二十实施例绘示一种变换单元301的示意图。如图4K所示，与图4J不同之处在于，变换单元301还包含稳压箝位装置ZQL，且稳压箝位装置ZQL并联晶体管QL。具体而言，稳压箝位装置ZQL可对晶体管QL进行过压保护，即当电压升到某一个值时，进行电压箝位，将晶体管QL的电压限制在一个安全值以内。换句话说，通过稳压箝位装置ZQL协助晶体管QL工作在可靠的电压下。

然而，由于稳压箝位装置ZQL需要具备一定的电流耐受力，这样会增加成本。因此，也可以通过控制电路，将晶体管QL控制在一定电压下，并即时检测晶体管QL的漏极和源极之间的跨压VDSL。当跨压VDSL电压高于某一个值时，即提供控制信号给晶体管QL的栅极，使其导通而将跨压VDSL稳定在一特定值内。

图4L为根据本发明第二十一实施例绘示一种变换单元301的示意图。如图4L所示，与图4K不同之处在于稳压箝位装置ZQL电性耦接晶体管QL的栅极及漏极。举例而言，当准级联功率单元310的电压上升时，晶体管QL的漏极和源极之间的跨压VDSL会自动箝位在稳压箝位装置ZQL的稳压值加上晶体管QL的驱动电压阀值。

图4M为根据本发明第二十二实施例绘示一种变换单元301的示意图。如图4M所示，与图4L不同之处在于，变换单元301还包含电容器C2。电容器C2具有第一端及第二端，且电容器C2并联耦接晶体管QL的第一端及第二端。变换单元301中的晶体管QL以并联方式电性耦接至电容器C2，使得电容器C2与电容器Cin分压后，晶体管QL的电压降可处于安全范围。只要保证并联的电容器C2的电容值与电容器C1相匹配，就可以保证晶体管QL的安全。

举例而言，假设QL的最高工作电压为VdsQLmax，那么保证电容器C2的电容值大于电压源Vbus减去晶体管QL的最高工作电压VdsQLmax除上晶体管QL的最高工作电压VdsQLmax再乘上电容器C1的电容值，即C2>((Vbus-VdsQLmax)/VdsQLmax)*C1。当然，电容器C1未必是直接以并联的方式电性耦接，具有等效分压效果均可。

图4N为根据本发明第二十三实施例绘示一种变换单元301的示意图。如图4N所示，与图4J不同之处在于，变换单元301还包含开关QS1，开关QS1电性耦接于晶体管Q2的栅极与电压源Vs之间。准级联功率单元310包含电压源Vs，电压源Vs通过开关QS1接至晶体管Q1的栅极。当切换信号EN控制晶体管QL，并使晶体管QL处于关断的状态时，开关QS1则被控制信号ENV控制为导通的状态。

相反地，当切换信号EN控制晶体管QL，并使晶体管QL处于导通的状态时，开关QS1则被控制信号ENV控制为关断。于操作上，主要是通过利用共节点FA对地的高电压来关断晶体管Q2。此外，若电压源Vs等于零伏特，则相当于电压源Vs处于短路状态。若电压源Vs增大，则更利于关断晶体管Q2。

图4O为根据本发明第二十四实施例绘示一种变换单元301的示意图。如图4O所示，与图4J不同之处在于，变换单元301包含全桥电路，其中一桥臂是由两常通开关组成。具体而言，晶体管Q3及晶体管Q4串联耦接，晶体管Q3的漏极电性耦接晶体管Q4的源极于共节点FB。共节点FB及共节点FA可一起连接到外部电路。控制单元109用以控制晶体管Q3的栅极至源极之间的电位，控制单元111用以控制晶体管Q4的栅极至源极之间的电位。

于操作上，两个桥臂各自只需一个晶体管处于关闭的状态，即可保证安全。晶体管QL的漏极与源极之间的跨压VDSL会因为四个晶体管Q1、Q2、Q3、Q4处于导通的状态而上升。假设因为元件一致性的原因，晶体管Q1及晶体管Q3对应的关断栅极电压分别是-25伏特和-30伏特。那么，当晶体管QL的跨压VDSL上升到25伏特时，晶体管Q1因栅极电压为-25V而关断。但由于晶体管Q3及晶体管Q4仍处于导通的状态，跨压VDSL会继续上升至30伏特，晶体管Q3如上述原因而关断。据此，可使电路稳定，即完成由低压元件保护多个桥臂的功能。此外，亦可以在电路中加入电容器C1等退耦电容来有效降低回路电感。

请参照图5A，图5A为根据本发明第二十五实施例绘示一种功率电路（如图2F所示）的封装结构400的剖面图。

在本实施例中，封装结构400包含第一常闭式开关SD1、第二常闭式开关SD2及常通式开关101。第一常闭式开关SD1包含源极S、漏极D及栅极G，其中第一常闭式开关SD1的漏极D、源极S及栅极G分别为第一常闭式开关SD1的第一端、一第二端及一控制端，且第一常闭式开关SD1的漏极D形成一第一接脚。第二常闭式开关SD2包含源极S、漏极D及栅极G，其中第二常闭式开关SD2的漏极D、源极S及栅极G分别为第二常闭式开关SD2的第一端、一第二端及一控制端，且第二常闭式开关SD2的源极S电性耦接第一常闭式开关SD1的漏极D。第二常闭式开关SD2的栅极G电性耦接第一常闭式开关SD1的栅极G以形成一第二接脚，且第二常闭式开关SD2漏极D的源极S形成一第三接脚。

此外，常通式开关101与第一常闭式开关SD1和第二常闭式开关SD2集成。常通式开关101包含一源极S、一漏极D及一栅极G，其中常通式开关101的漏极D、源极S及栅极G分别为常通式开关101的第一端、一第二端及一控制端，且常通式开关101的栅极G电性耦接第二常闭式开关SD2的漏极D。常通式开关101的源极S电性耦接第一常闭式开关SD1的漏极D以形成一第四接脚，且常通式开关101的漏极D形成一第五接脚。上述第一接脚、第二接脚及第三接脚分别用以接收一控制信号，且上述第四接脚及第五接脚用以与一外部电路连接。

如图5A所示，第一常闭式开关SD1及第二常闭式开关SD2集成于芯片413，且常通式开关101集成于芯片411。据此，将芯片411及芯片413集成于一个封装结构中可以大幅降低驱动回路的驱动感抗。

需说明的是，第一常闭式开关SD1与第二常闭式开关SD2可以组成一图腾柱（totem pole）结构。此外，常通式开关101可包含碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaN JFET）。

由于图5A的封装结构与图5B～图5F的封装结构近似，以下将仅描述图5A的实施例与图5B～图5F的实施例之间的差异。

请参照图5B是根据本发明第二十六实施例绘示的一种功率电路的封装结构400的剖面图。如图5B所示，与图5A不同之处在于，芯片413是堆叠于芯片411上。如此一来，可避免芯片411及芯片413摆放空隙所带来的回路影响。

请参照图5C是根据本发明第二十七实施例绘示的一种功率电路的封装结构400的剖面图。如图5C所示，与图5B不同之处在于，封装结构400还包含电容器CVDD。电容器CVDD是堆叠于芯片413上。如此一来，可使图腾柱的回路影响有效降低。

请参照图5D是根据本发明第二十八实施例绘示的一种功率电路的封装结构400的剖面图。如图5D所示，与图5A不同之处在于，第一常闭式开关SD1与第二常闭式开关SD2集成一半导体结构，且上述半导体结构与常通式开关101集成于同一集成电路芯片上。

请参照图5E是根据本发明第二十九实施例绘示的一种功率电路的封装结构400的剖面图。如图5E所示，与图5D不同之处在于，上述半导体结构包含碳化硅（SiC）晶体管、硅（Si）晶体管或氮化镓（GaN）晶体管。如此一来，可以与常通式开关101的芯片411使用同一芯片，并在上面分别制作硅（Si）驱动图腾柱的组合体，或者是常闭式宽禁带材料（例如：碳化硅或氮化镓）的图腾柱的组合体。

请参照图5F是根据本发明第三十实施例绘示的一种功率电路的封装结构400的剖面图。如图5F所示，与图5E不同之处在于，封装结构400还包含电容器CVDD，且电容器CVDD是堆叠于上述半导体结构上。如此一来，可实现较优的驱动性能，使得氮化镓元件发挥较好的高频特性。

由上可知，前述图5D～图5F所示实施例可通过半导体结构生产来实现，而无需封装结构来支持。

简言之，上述图腾柱可直接与常通式开关101集成于一个封装结构中，或者堆叠在其之上，甚至直接在常通式开关101同一芯片上集成常闭式开关SD1、SD2的图腾柱。将图腾柱组合体和被控制的常通式开关101的氮化镓芯片集成在一个封装体之中，以降低驱动回路的驱动感抗。此外，亦将组合体直接堆叠在被控制的常通式开关101的氮化镓芯片之上，可以避免两个芯片摆放空隙带来的驱动回路的驱动感抗。另外，更可将组合体上方再堆叠电容器CVDD，使得图腾柱的驱动回路的驱动感抗有效地降低。

请参照图6A，图6A是根据本发明第三十一实施例绘示的一种功率电路500的示意图。

对于传统串联结构和未经优化的准级联结构组成的桥臂而言，由于两个平面型的氮化镓晶体管之间总是有硅晶体管存在，使得在封装上必须处理不同工艺形成的元件之间的连结。因此，造成封装难度和封装连结所带来的成本、损耗及电感等问题。通过上述实施例对准级联结构电路的一再优化，在众多应用实施例中，桥臂为两个氮化镓元件串联，并允许直接与退偶电容形成最短回路而无其他元件穿插于其中。

如图6A所示，功率电路500包含一常通式开关101b（即，晶体管Q2）、常通式开关101a（即，晶体管Q1）和常闭式开关103（即，晶体管QL）构成的准级联结构及电容器C1。常通式开关101a包含第一端Q1P1、第二端Q1P2及控制端Q1P3，常通式开关101a和常闭式开关103串联连接构成准级联结构。常通式开关101b包含第一端Q2P1、第二端Q2P2及控制端Q2P3。常通式开关101b的第二端Q2P2电性耦接至常通式开关101a的第一Q1P1。此外，电容器C1包含一第一端及一第二端。电容器C1的第一端电性耦接至常通式开关101b的第一端Q2P1，且电容器C1的第二端电性耦接至常通式开关101a的第二端Q1P2。

由常闭式开关103和常通式开关101a组成的准级联结构与常通式开关101b串联，组成一个桥臂，常通式开关101b的第二端Q2P2和常通式开关101a的第一端Q1P1连接于共节点FA，共节点FA与外部电路相连。在半桥电路的应用中，常闭式开关103的源极SL或漏极DL可作为另外一个连接点，连接到外部电路上。通过上述实施例对准级联电路的一再优化，桥臂中直接有两个氮化镓常通式开关串联，并允许直接与一退偶电容形成最短回路而无其他器件穿插其中

请参照图6B，图6B为根据图6A绘示的一种功率电路500的封装结构的剖面图。

于本实施例中，如图6B所示，功率电路500的常通式开关101a及常通式开关101b紧邻配置并集成于一集成电路芯片511中。常通式开关101a及常通式开关101b分别包含晶体管Q1及晶体管Q2，常通式开关101b的控制端Q2P3形成一第一接脚，常通式开关101a的第一端Q1P1电性耦接至常通式开关101b的第二端Q2P2以形成一第二接脚，常通式开关101a的控制端Q1P3形成一第三接脚，电容器C1的第一端电性耦接至常通式开关101b的第一端Q2P1以形成一第四接脚，电容器C1的第二端电性耦接至常通式开关101a的第二端Q1P2以形成一第五接脚。上述第一接脚及第三接脚分别用以接收第一控制信号及第二控制信号，且上述第二接脚、第四接脚及第五接脚用以与一外部电路连接。

此外，晶体管QL和晶体管Q1组成的准级联结构与晶体管Q2串联，组成一个桥臂。电容器C1的一端与晶体管Q2的漏极D22电性耦接，电容器C1的另一端与晶体管Q1的源极S11电性耦接。晶体管Q2的源极S22与晶体管Q1的漏极D11连接于共节点FA，其中共节点FA与外部电路相连。此外，在半桥线路的应用中，晶体管QL的源极SL或漏极DL可作为另外一个连接共节点，用以连接到外部电路上。

举例而言，由于氮化镓元件是平面型结构，因此桥臂中的氮化镓元件可以被制做于一个芯片中，且两者相邻分布。此外，可将晶体管Q2的源极及晶体管Q1的漏极直接电性耦接，并整合成共节点FA，使得两者相连以形成几乎为零的电感。

其次，电容器C1是堆叠于集成电路芯片511上并与集成电路芯片511紧邻集成。举例而言，电容器C1可就近放置于集成电路芯片511中，电容器C1的第一端直接与晶体管Q2的漏极电性耦接，即形成第四接脚连接电压源Vbus，使得相连形成的电感也几乎为零。类似地，晶体管Q1的源极与电容器C1的第二端电性耦接，即形成第五接脚连接电压源VSS，其相连形成的电感也几乎为零。因此晶体管Q1、晶体管Q2与电容器C1形成的回路影响可以是非常的小。

请参照图6C，图6C为根据图6A绘示的一种功率电路500封装的俯视图。

于一实施例中，若电容器C1直接紧置于芯片的上方，则可以实现非常小的回路影响。此回路影响甚至可小于nH级别，使得集成元件的适用频率范围可以提升到1000000（1M）HZ级以上甚至10000000（10M）HZ级以上。不难理解，若将芯片布线成更多小回路单元后再并联，则可以成倍地进一步降低回路电感，进一步提升频率范围，甚至达到100000000（100M）HZ级别。

此外，宽禁带半导体（例如：氮化镓或碳化硅）的高频特性的真正实现，提供了具体可行性。需说明的是，虽然集成方案也适用于常闭式宽禁带半导体组成的桥臂应用，但正由于本发明对前面常通式元件的不断优化使用，才使得封装方式得以应用于常通式元件。并且，由于优化使得两个器件在同一芯片上，既减少了切割、打线等制造成本，更提升了可靠性，也确保了两个宽禁带半导体器件的平整度尺寸精确度。此外，可更容易地自动化高精度贴装电容，并得到非常高的一致性，为元件的应用提供了高性能的同时也提供了高便利性。

其次，芯片级集成的尺寸非常小。举例而言，当应用于1500瓦特（W）的LLC半桥电路时，其尺寸可小于0.5厘米（cm）乘1厘米，远远小于1厘米乘1.5厘米的TO-220封装，更何况传统串联结构至少需要两个TO-220。因此，准级联结构相对串联结构的尺寸不到其六分之一，故可进一步提升其在高频功率密度场合的竞争力。

不难理解，上述封装思路很容易被拓展至多桥臂集成或者多电平桥臂的集成。请参照图6D，图6D为根据本发明第三十二实施例绘示的一种功率电路510的示意图。相较图6A所绘示的功率电路500，图6D所绘示的功率电路510还包含常通式开关101c及常通式开关101d，以下将仅描述图6D的实施例与图6A的实施例之间的差异。

具体而言，常通式开关101d包含第一端Q4P1、第二端Q4P2及控制端Q4P3。且常通式开关101d的第一端Q4P1与常通式开关101b的第一端Q1P1电性耦接。

常通式开关101c包含第一端Q3P1、第二端Q3P2及控制端Q3P3。常通式开关101c的第一端Q3P1电性耦接至常通式开关101d的第二端Q4P2。常通式开关101c的第二端Q3P2与常通式开关101a的第二端Q2P2电性耦接。

换句话说，图6D是以图6A为基础更增加了一组由两个晶体管Q3和晶体管Q4串联组成的桥臂，晶体管Q3的漏极与晶体管Q4的源极连接于一共节点FB，晶体管Q4的漏极与晶体管Q2的漏极电性耦接。晶体管Q3的源极与晶体管Q1的源极电性耦接，再由共节点FB及共节点FA连接到外部电路。全桥电路的四颗元件同样可以设置于一个芯片中，通过类似于单桥臂的方式来进行集成，且更多桥臂和多电平桥臂等思路的方式雷同，故于此不再赘述。

请参照图6E，图6E为根据图6D绘示的一种功率电路510的封装结构的剖面图。

于一实施例中，常通式开关101c及常通式开关101d相邻配置，并集成于集成电路芯片511中，常通式开关101c的控制端Q3P3及常通式开关101d的控制端Q4P3分别形成第八接脚及第六接脚，共节点FB形成第七接脚，常通式开关101d的第一端Q4P1连接于第四接脚，常通式开关101c的第二端Q3P2连接于第五接脚，且上述第六接脚及第八接脚分别用以接收第三控制信号及第四控制信号。此外，电容器C1是堆叠于集成电路芯片511上并与集成电路芯片511紧邻集成。

需说明的是，集成电路芯片511包含硅（Si）基板或碳化硅（SiC）基板，且硅（Si）基板或碳化硅（SiC）基板与第四接脚、第五接脚或一接地端电性耦接，然不以此为限。

举例而言，为了使得宽禁带半导体的特性更加优秀，上述封装中，集成电路芯片511的硅基板（也可以是碳化硅基板等）被耦接于电压源Vbus、电压源VSS或者是接地端（GND）等近地点之一，以保证宽禁带半导体的内部工作电场最优化。

请参照图6F，图6F为根据图6D绘示一种功率电路510封装的俯视图。如图6F所示，电容器C1是设置于晶体管Q1、晶体管Q2、晶体管Q3及晶体管Q4之间。

请参考图6G，图6G是根据图6B绘示的一种功率电路510的封装结构的剖面图。

于本实施例中，与图6B不同之处在于，图6G的封装结构还包含常闭式开关SD1及常闭式开关SD2，常闭式开关SD1及常闭式开关SD2的连接关系和前述相同，故于此不再赘述。

如图6G所示，常闭式开关SD1与常闭式开关SD2集成于半导体结构513，且半导体结构513集成于集成电路芯片511中。

因此，通过将常闭式开关SD1、常闭式开关SD2、晶体管Q1、晶体管Q2及电容器C1集成在一起以得到更优的频率特性。

请参考图6H，图6H是以图6G的封装结构为基础将电容器CVDD堆叠于半导体结构513上。

具体而言，与图6G不同之处在于，图6H的封装结构还包含电容器CVDD。通过将常闭式开关SD1及常闭式开关SD2中的电容器CVDD集成在一起以得到更优的频率特性。

需说明的是，常通式开关101a、常通式开关101b、常通式开关101c及常通式开关101d中任一者可以为碳化硅接面场效晶体管（SiC JFET）或氮化镓接面场效晶体管（GaN JFET），但不以此为限。

由上述各实施例的说明可知，本发明提供一相对低压的常闭式开关，以协助至少一相对高压的常通式开关在无控制信号时，确实地被阻断，而且在控制信号工作时，仅高压的常通式开关进行高频地开关工作，并使相对低压的常闭式开关保持导通状态，借此解决控制损耗增大、回路电感增大、反向恢复损秏增大及氮化镓元件特性被限制等问题。此外，本发明更可用以提升电源变换器功率密度或效率以获得更佳的电性能、高频性能与可靠性。其次，本发明可充分的使用元件的特性，所采用封装方案在使用上非常方便，且非常有利于提高变换器功率密度或效率，因此适合用以提升电源变换器的整体性能。

虽然本案已以实施例揭露如上，然其并非用以限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (69)

1.一种功率电路，其特征在于，该功率电路包含一第一准级联功率单元，该第一准级联功率单元包含：

一常通式开关，包含一第一端、一第二端及一控制端；

一常闭式开关，以串联方式电性耦接至该常通式开关，包含一第一端、一第二端及一控制端；

一控制单元，包含一第一端、一第二端、一第三端及一第四端，其中该控制单元的该第一端电性耦接至该常闭式开关的该控制端，该控制单元的该第三端电性耦接至该常通式开关的该控制端；

一第一开关单元，包含一第一端及一第二端，其中该第一开关单元的该第一端电性耦接至该常通式开关的该控制端，该第一开关单元的该第二端电性耦接至该常闭式开关的该第二端；以及

一第二开关单元，包含一第一端及一控制端，其中该第二开关单元的该控制端电性耦接至该控制单元的该第二端，该第二开关单元的该第一端电性耦接至该常通式开关的该第二端。

2.根据权利要求1所述的功率电路，其特征在于，该第一开关单元还包括一控制端，该控制端电性耦接至该控制单元的该第一端以接收该控制单元传送的一切换信号。

3.根据权利要求1所述的功率电路，其特征在于，该控制单元包含一第一控制器及一第二控制器，该第一控制器包含一第一端及一第二端，该第二控制器包含一第一端及一第二端，该第一控制器的该第一端及该第二端分别为该控制单元的该第一端及该第四端，该第二控制器的该第一端为该控制单元的该第三端、该第二控制器的第二端为该控制单元的该第二端。

4.根据权利要求1所述的功率电路，其特征在于，该第一开关单元为一二极管，该第一开关单元的该第一端为该二极管的阳极，该第一开关单元的该第二端为该二极管的阴极。

5.根据权利要求1所述的功率电路，其特征在于，还包含：

一电阻器，电性耦接于该常闭式开关的该控制端及该第二端之间。

6.根据权利要求5所述的功率电路，其特征在于，该电阻器的阻值介于100欧姆与1000000欧姆之间。

7.根据权利要求1所述的功率电路，其特征在于，还包含：

一二极管，其中该二极管的阳极电性耦接该控制单元，该二极管的阴极电性耦接该常通式开关的第二端。

8.根据权利要求1所述的功率电路，其特征在于，该第二开关单元还包括一第二控制端，该第二控制端电性耦接至该控制单元的该第一端以接收该控制单元传送的一切换信号。

9.根据权利要求8所述的功率电路，其特征在于，该第二开关单元包括一第一常闭式开关、一第二常闭式开关、一第三常闭式开关及一电压源，该第一常闭式开关、该第二常闭式开关和该第三常闭式开关中每一者包含一第一端、一第二端及一控制端，该第三常闭式开关的该控制端自该控制单元的第一端接收该切换信号，该第一常闭式开关的该控制端及该第二常闭式开关的该控制端自该控制单元的第二端接收一驱动信号，其中该电压源的负极电性耦接至该控制单元的该第三端，该电压源的正极电性耦接至该第一常闭式开关的该第二端。

10.根据权利要求1所述的功率电路，其特征在于，该第二开关单元包含一第一常闭式开关、一第二常闭式开关、一电阻器、一电容器及一二极管，该第一常闭式开关及该第二常闭式开关中每一者包含一第一端、一第二端及一控制端，该电阻器电性耦接于该控制单元的该第二端与该第三端之间，该第一常闭式开关的该控制端及第二常闭式开关的该控制端用以自该控制单元的该第二端接收一驱动信号，该第一常闭式开关的该第二端电性耦接至该二极管的阴极，该电容器电性耦接于该控制单元的第三端及该二极管的阴极之间，该二极管的阳极电性耦接至一电压源。

11.根据权利要求1所述的功率电路，其特征在于，该第二开关单元是整合于该控制单元中。

12.根据权利要求1所述的功率电路，其特征在于，还包含：

一二极管，电性耦接于该常通式开关的该第一端及该第二端之间，其中该二极管的阳极电性耦接至该常通式开关的该第二端，该二极管的阴极电性耦接至该常通式开关的该第一端。

13.根据权利要求1所述的功率电路，其特征在于，该控制单元包含一第五端，该第五端电性耦接至该常通式开关的该第一端以检测该常通式开关的电流方向。

14.根据权利要求1所述的功率电路，其特征在于，还包含一第二常通式开关，其中该第二常通式开关以串联方式电性耦接至该第一准级联功率单元以形成一半桥结构，该半桥结构并联一电压源，该第二常通式开关与该第一准级联功率单元串联连接于一共节点，其中该共节点用以作为该半桥结构的一输出端。

15.根据权利要求1所述的功率电路，其特征在于，还包含一第二准级联功率单元，其中该第二准级联功率单元电性耦接至该第一准级联功率单元以组成一半桥结构，该半桥结构并联一电压源，该第一准级联功率单元及该第二准级联功率单元串联于一共节点，其中该共节点用以作为该半桥结构的一输出端。

16.根据权利要求1至15中任一者所述的功率电路，其特征在于，当该常闭式开关接收一控制信号而导通时，该常通式开关接收一高频开关信号而工作于一高频开关状态下。

17.根据权利要求1至15中任一者所述的功率电路，其特征在于，该常闭式开关具有一第一耐压及该常通式开关具有一第二耐压，且该常闭式开关的该第一耐压低于该常通式开关的该第二耐压的50％。

18.根据权利要求1至15中任一者所述的功率电路，其特征在于，该常通式开关包含碳化硅接面场效晶体管或氮化镓接面场效晶体管。

19.根据权利要求1至15中任一者所述的功率电路，其特征在于，该常闭式开关包含金属氧化半导体晶体管或绝缘栅晶体管。

20.根据权利要求1至15中任一者所述的功率电路，其特征在于，该第一准级联功率单元应用于串联谐振电路、电流连续工作模式的图腾柱功率因数校正电路、升压电路或降压电路其中之一。

21.一种控制方法，其特征在于，应用于一准级联功率单元，该准级联功率单元包含一控制单元以及串联连接的一常通式开关及一常闭式开关，该控制单元电性耦接至该常通式开关及该常闭式开关，该控制方法包含：

在一第一时段内，控制该常闭式开关关断及该常通式开关导通；

在一第二时段内，控制该常闭式开关及该常通式开关关断；

在一第三时段内，控制该常闭式开关导通及该常通式开关工作在一高频开关状态；

在一第四时段内，控制该常闭式开关及该常通式开关关断；以及

在一第五时段内，控制该常闭式开关关断及该常通式开关导通。

22.根据权利要求21所述的控制方法，其特征在于，在该第一时段内，还包含下列步骤：

关闭一第一电压源，并根据具低电位的一控制信号控制该常通式开关及该常闭式开关；以及

拉升该第一电压源的电位自低电位至一第一电压值，使得该常通式开关的一驱动电压自低电位下降至该常通式开关的一驱动电压阀值。

23.根据权利要求21所述的控制方法，其特征在于，在该第二时段内，还包含下列步骤：

拉升该第一电压源的电位自该第一电压值至一第二电压值，使得该常通式开关的驱动电压维持在该常通式开关的该驱动电压阀值；

维持该第一电压源的电位为该第二电压值，使得该常通式开关的该驱动电压维持在该常通式开关的该驱动电压阀值；

将用以提供操作电压给该控制单元的一第二电压源自低电位拉升至该控制单元的一工作电压值；

维持该第一电压源的电位为该第二电压值，使得该控制单元的该工作电压值维持不变，且该常通式开关的该驱动电压维持在该常通式开关的该驱动电压阀值；以及

维持该第一电压源的电位为该第二电压值，使得该控制单元的该工作电压值维持不变，且该常通式开关的该驱动电压下降至一驱动电压值。

24.根据权利要求21所述的控制方法，其特征在于，在该第三时段内，还包含下列步骤：

通过该控制单元输出具高电位的一控制信号至该常闭式开关的该控制端，以控制该常闭式开关导通；

通过该控制单元输出具高电位的该控制信号至该常闭式开关的该控制端，并输出一高频开关驱动信号至该常通式开关的该控制端；以及

下拉该第一电压源的电位自该第二电压值至一欠压保护电压阀值，且通过该控制单元输出具高电位的该控制信号至该常闭式开关的该控制端并输出该高频开关驱动信号至该常通式开关的该控制端。

25.根据权利要求21所述的控制方法，其特征在于，在该第四时段内，还包含下列步骤：

下拉该第一电压源的电位自该欠压保护电压阀值至一第三电压值；

通过该控制单元输出具低电位的该控制信号至该常闭式开关的该控制端，以控制该常闭式开关关断；

下拉该第二电压源自该控制单元的该工作电压值至低电位，使得该常通式开关的该驱动电压上升至该常通式开关的该驱动电压阀值；以及

下拉该第一电压源的电位自第三电压值至该第一电压值，使得该常通式开关的驱动电压维持在该常通式开关的该驱动电压阀值。

26.根据权利要求21所述的控制方法，其特征在于，在该第五时段内，还包含下列步骤：

下拉该第一电压源自该第一电压值至该低电位，使得该常通式开关的该驱动电压自该常通式开关的该驱动电压阀值上升至该低电位；以及

断开该第一电压源，并通过具低电位的该控制信号控制该常通式开关及该常闭式开关。

27.根据权利要求21所述的控制方法，其特征在于，该准级联功率单元与一第二常通式开关串联以组成一半桥电路，该控制单元电性耦接至该准级联压功率单元的该常通式开关及该常闭式开关及该第二常通式开关，该控制方法还包含下列步骤：

在该第一时段内，控制该第二常通式开关导通；

在该第二时段内，于第三时间点至第六时间点之间，控制该第二常通式开关导通，且于第六时间点至第七时间点之间，控制该第二常通式开关关断；

在第三时段内，控制该第二常通式开关工作在一高频开关状态；

在第四时段内，于第九时间点至第十时间点之间，控制该第二常通式开关关断，且于第十时间点至第十一时间点之间，控制该第二常通式开关导通；以及

第五时段内，控制该第二常通式开关导通。

28.一种电源系统，其特征在于，包含：

一变换单元，包含一输入端及一输出端，其中该变换单元的该输入端用以电性耦接至一输入电源；

一电压调整单元，包含一输入端及一输出端，其中该电压调整单元的该输入端电性耦接至该变换单元的该输出端，该电压调整单元的该输出端用以电性耦接一负载；

其中该变换单元包含一第一准级联功率单元，该第一准级联功率单元包含：

一第一常通式开关，包含一第一端、一第二端及一控制端；

一第一常闭式开关，以串联方式电性耦接至该常通式开关，包含一第一端、一第二端及一控制端；

一控制单元，包含一第一端、一第二端、一第三端及一第四端，并用以分别独立控制该第一常通式开关及该第一常闭式开关，其中该控制单元的该第一端电性耦接至该常闭式开关的该控制端，该控制单元的该第三端电性耦接至该常通式开关的该控制端。

29.根据权利要求28所述的电源系统，其特征在于，该第一准级联功率单元还包含一电容器，其中该电容器与该常闭式开关并联耦接。

30.根据权利要求28所述的电源系统，其特征在于，该第一准级联功率单元还包含一二极管，其中该二极管的阴极电性耦接至该第一常闭式开关的该第二端。

31.根据权利要求30所述的电源系统，其特征在于，该电压调整单元包含一电容器及一电感器，该电容器与该负载并联耦接，该电感器电性耦接于该电容器和该第一常闭式开关的该第二端之间。

32.根据权利要求28所述的电源系统，其特征在于，该变换单元还包含一第二准级联功率单元，其中该第一准级联功率单元串联耦接至该第二准级联功率单元，该第二准级联功率单元包含一第二常通式开关及一第二常闭式开关，该第一准级联功率单元及该第二准级联功率单元分别包含一第一电容器及一第二电容器，该第一电容器并联该第一常闭式开关，该第二电容器并联该第二常闭式开关。

33.根据权利要求32所述的电源系统，其特征在于，该第一电容器的容量大于该第一常闭式开关的该第一端及该第二端之间的寄生电容的10倍，该第二电容器的容量大于该第二常闭式开关的该第一端及该第二端之间的寄生电容的10倍。

34.根据权利要求28所述的电源系统，其特征在于，该变换单元还包含一第一电容器、一输入电容器及一第二准级联功率单元，该第二准级联功率单元包含一第二常通式开关及一第二常闭式开关，其中该第一准级联功率单元串联耦接于该第二准级联功率单元，该第二准级联功率单元包含一第二电容器，该第二电容器并联该第二常闭式开关，该第一电容器电性耦接于该第一常闭式开关的该第一端及该第二常通式开关的一第一端之间，该输入电容器电性耦接于该第一常闭式开关的该第二端及该第二常通式开关的一第一端之间。

35.根据权利要求28所述的电源系统，其特征在于，该变换单元还包含一第二常通式开关及一电容器，该第二常通式开关串联耦接至该第一准级联功率单元，并与该第一准级联功率单元组成一半桥电路，该电容器并联该第一准级联功率单元中的第一常闭式开关。

36.根据权利要求35所述的电源系统，其特征在于，该电容器的容量大于该第一常闭式开关的该第一端及该第二端之间的寄生电容的10倍。

37.根据权利要求28所述的电源系统，其特征在于，该变换单元还包含一第二常通式开关、一输入电容器及一电容器，该第二常通式开关串联耦接至该第一准级联功率单元，与该第一准级联功率单元组成一半桥电路，该电容器电性耦接于该第一常闭式开关的该第一端及该第二常通式开关的该第一端之间，该输入电容器电性耦接于该第一常闭式开关的该第二端及该第二常通式开关的一第一端之间。

38.根据权利要求34和37中任一项所述的电源系统，其特征在于，该电容器的容量为10微法拉以下。

39.根据权利要求37所述的电源系统，其特征在于，该变换单元还包含一稳压箝位装置，该稳压箝位装置并联该第一常闭式开关。

40.根据权利要求37所述的电源系统，其特征在于，该变换单元还包含一稳压箝位装置，该稳压箝位装置电性耦接于该第一常闭式开关的该控制端及该第一常闭式开关的该第一端之间。

41.根据权利要求40所述的电源系统，其特征在于，该变换单元还包含一第二电容器，该第二电容器并联耦接该第一常闭式开关的该第一端及该第二端。

42.根据权利要求37所述的电源系统，其特征在于，该变换单元还包含一开关，该开关电性耦接于该第二常通式开关的该控制端与一电压源之间。

43.根据权利要求37所述的电源系统，其特征在于，该变换单元还包含一第三常通式开关及一第四常通式开关，该第三常通式与该第四常通式开关串联耦接，该第三常通式开关的一第二端电性耦接至该第一常通式开关的该第二端，且该第四常通式开关的一第一端电性耦接该第二常通式开关的该第一端。

44.根据权利要求28所述的电源系统，其特征在于，该控制单元包含一第一控制器及一第二控制器，该第一控制器包含一第一端及一第二端，该第二控制器包含一第一端及一第二端，该第一控制器的该第一端及该第二端分别为该控制单元的该第一端及该第四端，以及该第二控制器的该第一端及该第二端分别为该控制单元的该第三端及该第二端。

45.根据权利要求28所述的电源系统，其特征在于，该常闭式开关具有一第一耐压及该常通式开关具有一第二耐压，且该常闭式开关的该第一耐压低于该常通式开关的该第二耐压的50％。

46.根据权利要求28所述的电源系统，其特征在于，该常通式开关包含碳化硅接面场效晶体管或氮化镓接面场效晶体管。

47.根据权利要求28所述的电源系统，其特征在于，该常闭式开关包含金属氧化半导体或绝缘栅晶体管。

48.一种功率电路的封装结构，其特征在于，包含：

一第一常闭式开关，包含一第一端、一第二端及一控制端，其中该第一常闭式开关的该第一端形成一第一接脚；

一第二常闭式开关，包含一第一端、一第二端及一控制端，其中该第二常闭式开关的该第二端电性耦接该第一常闭式开关的该第一端，该第二常闭式开关的该控制端电性耦接该第一常闭式开关的该控制端以形成一第二接脚，且该第二常闭式开关的该第一端形成一第三接脚；以及

一常通式开关，与该第一常闭式开关和该第二常闭式开关集成，并包含一第一端、一第二端及一控制端，其中该常通式开关的该控制端电性耦接该第二常闭式开关的该第一端，该常通式开关的该第二端电性耦接该第二常闭式开关的该第二端以形成一第四接脚，且该常通式开关的该第一端形成一第五接脚；

其中该第一接脚、该第二接脚及该第三接脚分别用以接收一控制信号，该第四接脚及该第五接脚用以与一外部电路连接。

49.根据权利要求48所述的封装结构，其特征在于，该第一常闭式开关与该第二常闭式开关集成于一第一芯片，该常通式开关集成于一第二芯片。

50.根据权利要求49所述的封装结构，其特征在于，该第一芯片堆叠于该第二芯片上。

51.根据权利要求50所述的封装结构，其特征在于，还包含一电容器，其中该电容器是堆叠于该第一芯片上。

52.根据权利要求49所述的封装结构，其特征在于，还包含一电容器，其中该电容器是堆叠于该第一芯片上。

53.根据权利要求48所述的封装结构，其特征在于，该第一常闭式开关与该第二常闭式开关集成为一半导体结构，该半导体结构与该常通式开关集成于同一集成电路芯片。

54.根据权利要求53所述的封装结构，其特征在于，该半导体结构包含碳化硅晶体管、硅晶体管或氮化镓晶体管。

55.根据权利要求53所述的封装结构，其特征在于，还包含一电容器，其特征在于，该电容器是堆叠于该半导体结构上。

56.根据权利要求48至55中任一者所述的封装结构，其特征在于，该第一常闭式开关与该第二常闭式开关组成一图腾柱结构。

57.根据权利要求48至55中任一者所述的封装结构，其特征在于，该常通式开关包含碳化硅接面场效晶体管或氮化镓接面场效晶体管。

58.一种功率电路的封装结构，其特征在于，包含：

一集成电路芯片；

一第一常通式开关，包含一第一端、一第二端及一控制端，其中该第一常通式开关的该控制端形成一第一接脚；

一第二常通式开关，包含一第一端、一第二端及一控制端，其中该第二常通式开关的该第一端电性耦接至该第一常通式开关的该第二端以形成一第二接脚，且该第二常通式开关的该控制端形成一第三接脚；

一电容器，包含一第一端及一第二端，其中该电容器的该第一端电性耦接至该第一常通式开关的该第一端以形成一第四接脚，且该电容器的该第二端电性耦接至该第二常通式开关的该第二端以形成一第五接脚；

其中该第一常通式开关及该第二常通式开关紧邻配置并集成于该集成电路芯片中，该第一接脚及该第三接脚分别用以接收一第一控制信号及一第二控制信号，且该第二接脚、该第四接脚及该第五接脚用以与一外部电路连接。

59.根据权利要求58所述的封装结构，其特征在于，该电容器堆叠于该集成电路芯片上并与该集成电路芯片紧邻集成。

60.根据权利要求58所述的封装结构，其特征在于，还包含：

一第三常通式开关，包含一第一端、一第二端及一控制端，其中该第三常通式开关的该控制端形成一第六接脚，该第一端与该第四接脚电性耦接；

一第四常通式开关，包含一第一端、一第二端及一控制端，其中该第四常通式开关的该第一端电性耦接至该第三常通式开关的该第二端以形成一第七接脚，该第二端与第五接脚电性耦接，且该第四常通式开关的该控制端形成一第八接脚；

其中该第三常通式开关及该第四常通式开关形成于该集成电路芯片中，该第六接脚及该第八接脚分别用以接收一第三控制信号及一第四控制信号。

61.根据权利要求60所述的封装结构，其特征在于，该第三常通式开关及该第四常通式开关相邻配置并集成于该集成电路芯片中。

62.根据权利要求61所述的封装结构，其特征在于，该电容器堆叠于该集成电路芯片上并与该集成电路芯片紧邻集成。

63.根据权利要求58所述的封装结构，其特征在于，还包含一第一常闭式开关及一第二常闭式开关，其中该第一常闭式开关与该第二常闭式开关集成为一半导体结构，该半导体结构集成于该集成电路芯片中。

64.根据权利要求63所述的封装结构，其特征在于，还包含一电容器，其中该电容器堆叠于该半导体结构上。

65.根据权利要求63至64中任一者所述的封装结构，其特征在于，该第一常闭式开关与该第二常闭式开关组成一图腾柱结构。

66.根据权利要求60至64中任一者所述的封装结构，其特征在于，该第一常通式开关、该第二常通式开关、该第三常通式开关及该第四常通式开关中任一者包含碳化硅接面场效晶体管或氮化镓接面场效晶体管。

67.根据权利要求58至64中任一者所述的封装结构，其特征在于，该第一常通式开关及该第二常通式开关中任一者包含碳化硅接面场效晶体管或氮化镓接面场效晶体管。

68.根据权利要求58所述的封装结构，其特征在于，该集成电路芯片包括一硅基板或一碳化硅基板。

69.根据权利要求68所述的封装结构，其特征在于，该硅基板或该碳化硅基板与该第四接脚、该第五接脚或一地端电性耦接。