TWI509961B - 功率電路、控制方法、電源系統及功率電路的封裝結構 - Google Patents

功率電路、控制方法、電源系統及功率電路的封裝結構 Download PDF

Info

Publication number
TWI509961B
TWI509961B TW103127004A TW103127004A TWI509961B TW I509961 B TWI509961 B TW I509961B TW 103127004 A TW103127004 A TW 103127004A TW 103127004 A TW103127004 A TW 103127004A TW I509961 B TWI509961 B TW I509961B
Authority
TW
Taiwan
Prior art keywords
switch
normally closed
control
closed switch
item
Prior art date
Application number
TW103127004A
Other languages
English (en)
Other versions
TW201526499A (zh
Inventor
Jianhong Zeng
Fang Luo
Original Assignee
Delta Electronics Shanghai Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Shanghai Co filed Critical Delta Electronics Shanghai Co
Publication of TW201526499A publication Critical patent/TW201526499A/zh
Application granted granted Critical
Publication of TWI509961B publication Critical patent/TWI509961B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

功率電路、控制方法、電源系統及功率電路的封裝結構 【0001】
本案是關於一種功率電路、控制方法、電源系統及功率電路的封裝結構，且特別是關於一種具有準級聯架構的功率電路、控制方法、電源系統及功率電路的封裝結構 。
 【0002】
高效率和高功率密度一直是業界對電源變換裝置的要求。高效率代表著減少能量損耗，並有效地利用能源以利於節能減碳與保護環境。高功率密度則代表著體積小、重量輕，減少空間需求，進而減少成本。
【0003】
作為開關電源的重要組成元件之一，有源功率元件的特性對電源的性能具有非常關鍵性的作用。隨著半導體業的持續進步，且基於矽（Si）材料的有源功率元件特性已經接近理論極限，電源特性也因此被提升到相當高的程度。基於碳化矽（SiC）及氮化鎵（GaN）等寬禁帶材料的功率有源元件有機會具備更小內部阻抗、更小開關損耗及更高的工作溫度，可提升效率和功率密度而越來越被關注。
【0004】
碳化矽及氮化鎵元件等包含常通型（即，閘極電壓為零時，元件導通；閘極電壓為負時，元件關斷）和常閉型（即，閘極電壓為正時，元件導通；閘極電壓為零時，元件關斷）兩種。然而，常通型元件的一個最明顯的問題，就是如何解決啟動的問題。
【0005】
如第1A圖所示，降壓式（Buck）電路10中的開關元件為常通式開關。舉例來說，常通式開關（例如：電晶體Q1及電晶體Q2）在閘極電壓為零時，為導通狀態，而在閘極為負壓時為關斷。由於在電路的初始狀態（即，電路還未供電的時段；輸入電源Vin=0），電晶體Q1及電晶體Q2的閘極電壓為零伏特，因此電晶體Q1及電晶體Q2處於導通狀態。在電路上電時，即輸入電源Vin不等於零時，則電晶體Q1及電晶體Q2會貫穿而導致損壞。
【0006】
如第1B圖所示，即在降壓式電路11的輸入電源Vin加入常閉式開關（例如：電晶體Qin）。由於供電前，電晶體Qin的閘極電壓為零伏特，所以處於關斷狀態。當輸入電源Vin供電時，常閉式開關Qin負責阻斷，即可保證安全。當常通式開關的控制信號開始正常工作後，使得電晶體Qin長期導通，這樣就實現了安全啟動。但不足的是，電晶體Qin的電壓應力與電晶體Q1及電晶體Q2一樣，均為輸入電源Vin。此外，電晶體Qin通常為矽金屬氧化物（Si MOS）半導體電晶體，在與 氮化鎵 功率元件的電壓等級一樣的情況下，電晶體Qin的通態電阻造成的損耗不容忽視，因此較難普及。
【0007】
如第1C圖所示，降壓式電路12為串聯（Cascade）結構，為較普遍地被設計在氮化鎵（GaN）元件的應用中，特別是在電壓較高的情況，例如：耐壓600伏特。高壓元件串聯低壓元件（例如：耐壓40伏特的元件）形成的結構，可以具備類似於傳統矽元件的常閉式元件的較佳控制特性。
【0008】
然而，由於氮化鎵元件和矽元件均工作在高頻狀態，因此控制的損耗是兩者相加，也就是，控制的損耗增大。此外，由於矽元件是以串聯方式加入，且工作於高頻狀態，因此直接導致分佈電感增大，產生更多電磁幹擾。再者，氮化鎵元件是依據關斷電流來決定關斷控制，因此關斷電流越大，關斷的控制就越快；相對地，關斷電流越小，關斷控制就越慢，因此無法發揮氮化鎵的最佳特性。另外，氮化鎵元件本身是沒有反向恢復的，但是與其串聯的矽元件的二極體具有較大反向恢復，因此會消去氮化鎵元件沒有反向恢復的優勢，使氮化鎵元件不適用於反向恢復大的情況。
【0009】
綜上所述，如何提升氮化鎵元件的能力，以解決控制損耗增大、回路電感增大、反向恢復損秏增大及氮化鎵元件特性被限制等問題，進而提升電源變換裝置的功率密度或者是變換效率，確實為所屬技術領域中亟需克服的重要課題。
 【0010】
為解決上述的問題，本揭示內容提供相對低壓的常閉式開關，以協助至少一相對高壓的常通式開關在無控制信號時，確實地被阻斷，而且在控制信號工作時，僅高壓的常通式開關進行高頻地開關工作，並使相對低壓的常閉式開關保持導通狀態，藉此解決控制損耗增大、回路電感增大、反向恢復損秏增大及氮化鎵元件特性被限制等問題，進而提升電源變換裝置的功率密度或者是變換效率。
【0011】
本揭示內容之一態樣是關於一種功率電路，包含一第一準級聯功率單元。第一準級聯功率單元包含一常通式開關、一常閉式開關、一控制單元、一第一開關單元及一第二開關單元。常通式開關包含一第一端、一第二端及一控制端。常閉式開關以串聯方式電性耦接至常通式開關，包含一第一端、一第二端及一控制端。控制單元包含一第一端、一第二端、一第三端及一第四端，其中控制單元的第一端電性耦接至常閉式開關的控制端，控制單元的第三端電性耦接至常通式開關的控制端。第一開關單元包含一第一端及一第二端，其中第一開關單元的第一端電性耦接至常通式開關的控制端，第一開關單元的第二端電性耦接至常閉式開關的第二端。第二開關單元包含一第一端及一控制端，其中第二開關單元的控制端電性耦接至控制單元的第二端，且第二開關單元的第二端電性耦接至常通式開關的第二端。
【0012】
依據本發明一實施例，其中第一開關單元更包括一控制端，控制端電性耦接至控制單元的第一端以接收控制單元傳送的一切換信號。
【0013】
依據本發明一實施例，其中控制單元包含一第一控制器及一第二控制器，第一控制器包含一第一端及一第二端，第二控制器包含一第一端及一第二端，第一控制器的第一端及第二端分別為控制單元的第一端及第四端，第二控制器的第一端為控制單元的第三端、第二控制器的第二端為控制單元的第二端。
【0014】
依據本發明一實施例，其中第一開關單元為一二極體，第一開關單元的第一端為二極體的陽極，第一開關單元的第二端為二極體的陰極。
【0015】
依據本發明一實施例，準級聯功率電路更包含一電阻器，電性耦接於常閉式開關的控制端及第二端之間。
【0016】
依據本發明一實施例，其中電阻器的阻值介於100歐姆與1000000歐姆之間。
【0017】
依據本發明一實施例，功率電路更包含一二極體，其中二極體的陽極電性耦接控制單元，二極體的陰極電性耦接常通式開關的第二端。
【0018】
依據本發明一實施例，其中該第二開關單元更包括一第二控制端，第二控制端電性耦接至控制單元的第一端以接收控制單元傳送的一切換信號。
【0019】
依據本發明一實施例，其中第二開關單元包括一第一常閉式開關、一第二常閉式開關、一第三常閉式開關及一電壓源，第一常閉式開關、第二常閉式開關和第三常閉式開關中每一者包含一第一端、一第二端及一控制端，第三常閉式開關的控制端自控制單元的第一端接收切換信號，第一常閉式開關的控制端及第二常閉式開關的控制端自控制單元的第二端接收一驅動信號，其中電壓源的負極電性耦接至控制單元的第三端，電壓源的正極電性耦接至第一常閉式開關的第二端。
【0020】
依據本發明一實施例，其中第二開關單元包含一第一常閉式開關、一第二常閉式開關、一電阻器、一電容器及一二極體，第一常閉式開關及第二常閉式開關中每一者包含一第一端、一第二端及一控制端，電阻器電性耦接於控制單元的第二端與第三端之間，第一常閉式開關的控制端及第二常閉式開關的控制端用以自控制單元的第二端接收一驅動信號，第一常閉式開關的第二端電性耦接至二極體的陰極，電容器電性耦接於控制單元的第三端及二極體的陰極之間，二極體的陽極電性耦接至一電壓源。
【0021】
依據本發明一實施例，其中第二開關單元是整合於控制單元中。
【0022】
依據本發明一實施例，功率電路更包含一二極體，電性耦接於常通式開關的第一端及第二端之間，其中二極體的陽極電性耦接至常通式開關的第二端，二極體的陰極電性耦接至常通式開關的第一端。
【0023】
依據本發明一實施例，其中控制單元包含一第五端，第五端電性耦接至常通式開關的第一端以檢測常通式開關的電流方向。
【0024】
依據本發明一實施例，功率電路更包含一第二常通式開關，其中第二常通式開關以串聯方式電性耦接至第一準級聯功率單元以形成一半橋結構，半橋結構並聯一電壓源，第二常通式開關與第一準級聯功率單元串聯連接於一共節點，其中共節點用以作為半橋結構的一輸出端。
【0025】
依據本發明一實施例，功率電路更包含一第二準級聯功率單元，其中第二準級聯功率單元電性耦接至第一準級聯功率單元以組成一半橋結構，半橋結構並聯一電壓源，第一準級聯功率單元及第二準級聯功率單元串聯於一共節點，其中共節點用以作為半橋結構的一輸出端。
【0026】
依據本發明一實施例，其中當常閉式開關接收一控制信號而導通時，常通式開關接收一高頻開關信號而工作於一高頻開關狀態下。
【0027】
依據本發明一實施例，其中常閉式開關具有一第一耐壓及常通式開關具有一第二耐壓，且常閉式開關的第一耐壓低於常通式開關的第二耐壓的50％。
【0028】
依據本發明一實施例，其中常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
【0029】
依據本發明一實施例，其中常閉式開關包含金屬氧化物（MOS）半導體電晶體或絕緣閘雙極型電晶體（IGBT）。
【0030】
依據本發明一實施例，其中第一準級聯功率單元應用於串聯諧振電路、電流連續（CCM）工作模式的圖騰柱（Totem Pole）功率因數校正（PFC）電路、升壓（Boost）電路或降壓（Buck）電路其中之一。
【0031】
本揭示內容之另一態樣是關於一種控制方法，應用於一準級聯功率單元，準級聯功率單元包含一控制單元以及串聯連接的一常通式開關及一常閉式開關，控制單元電性耦接至常通式開關及常閉式開關。控制方法包含：在一第一時段內，控制常閉式開關關斷及常通式開關導通；在一第二時段內，控制常閉式開關及常通式開關關斷；在一第三時段內，控制常閉式開關導通及常通式開關工作在一高頻開關狀態；在一第四時段內，控制常閉式開關及常通式開關關斷；以及在一第五時段內，控制常閉式開關關斷及常通式開關導通。
【0032】
依據本發明一實施例，在第一時段內，控制方法更包下列步驟：關閉一第一電壓源，並根據具低電位的一控制信號控制常通式開關及常閉式開關；以拉升第一電壓源的電位自低電位至一第一電壓值，使得常通式開關的一驅動電壓自低電位下降至常通式開關的一驅動電壓閥值。
【0033】
依據本發明一實施例，在第二時段內，更包含下列步驟：拉升第一電壓源的電位自第一電壓值至一第二電壓值，使得常通式開關的驅動電壓維持在常通式開關的驅動電壓閥值；維持第一電壓源的電位為第二電壓值，使得常通式開關的驅動電壓維持在常通式開關的驅動電壓閥值；將用以提供操作電壓給控制單元之一第二電壓源自低電位拉升至控制單元的一工作電壓值；維持第一電壓源的電位為第二電壓值，使得控制單元的工作電壓值維持不變，且常通式開關的驅動電壓維持在常通式開關的驅動電壓閥值；以及維持第一電壓源的電位為第二電壓值，使得控制單元的工作電壓值維持不變，且常通式開關的驅動電壓下降至一驅動電壓值。
【0034】
依據本發明一實施例，在第三時段內，更包含下列步驟：藉由控制單元輸出具高電位的一控制信號至常閉式開關的控制端，以控制常閉式開關導通；藉由控制單元輸出具高電位的控制信號至常閉式開關的控制端，並輸出一高頻開關驅動信號至常通式開關的控制端；以下拉第一電壓源的電位自第二電壓值至一欠壓保護電壓閥值，且藉由控制單元輸出具高電位的控制信號至常閉式開關的控制端並輸出高頻開關驅動信號至常通式開關的控制端。
【0035】
依據本發明一實施例，在第四時段內，更包含下列步驟：下拉第一電壓源的電位自欠壓保護電壓閥值至一第三電壓值；藉由控制單元輸出具低電位的控制信號至常閉式開關的控制端，以控制常閉式開關關斷；下拉第二電壓源自控制單元的工作電壓值至低電位，使得常通式開關的驅動電壓上升至常通式開關的驅動電壓閥值；以及下拉第一電壓源的電位自第三電壓值至第一電壓值，使得常通式開關的驅動電壓維持在常通式開關的驅動電壓閥值。
【0036】
依據本發明一實施例，在第五時段內，更包含下列步驟：下拉第一電壓源自第一電壓值至低電位，使得常通式開關的驅動電壓自常通式開關的驅動電壓閥值上升至低電位；以及斷開第一電壓源，並藉由具低電位的控制信號控制常通式開關及常閉式開關。
【0037】
依據本發明一實施例，其中準級聯功率單元與一第二常通式開關串聯以組成一半橋電路，控制單元電性耦接至準級聯壓功率單元的常通式開關及常閉式開關及第二常通式開關，控制方法更包含下列步驟：在第一時段內，控制第二常通式開關導通；在第二時段內，於第三時間點至第六時間點之間，控制第二常通式開關導通，且於第六時間點至第七時間點之間，控制第二常通式開關關斷；在第三時段內，控制第二常通式開關工作在一高頻開關狀態；在第四時段內，於第九時間點至第十時間點之間，控制第二常通式開關關斷，且於第十時間點至第十一時間點之間，控制第二常通式開關導通；以及第五時段內，控制第二常通式開關導通。
【0038】
本揭示內容之另一態樣是關於一種電源系統。電源系統包含一變換單元及一電壓調整單元。變換單元包含一輸入端及一輸出端，其中開關單元之輸入端用以電性耦接至一輸入電源。電壓調整單元包含一輸入端及一輸出端，其中電壓調整單元之輸入端電性耦接至變換單元之輸出端，電壓調整單元之輸出端用以電性耦接一負載。變換單元包含一第一準級聯功率單元。第一準級聯功率單元包含一第一常通式開關，包含一第一端、一第二端及一控制端。第一常閉式開關以串聯方式電性耦接至常通式開關，包含一第一端、一第二端及一控制端。控制單元包含一第一端、一第二端、一第三端及一第四端，並用以分別獨立控制第一常通式開關及第一常閉式開關。控制單元的第一端電性耦接至常閉式開關的控制端，控制單元的第三端電性耦接至常通式開關的控制端。
【0039】
依據本發明一實施例，其中其中第一準級聯功率單元更包含一電容器，其中電容器與常閉式開關並聯耦接。
【0040】
依據本發明一實施例，其中第一準級聯功率單元更包含一二極體，其中二極體的陰極電性耦接至第一常閉式開關的第二端。
【0041】
依據本發明一實施例，其中電壓調整單元包含一電容器及一電感器，電容器與負載並聯耦接，電感器電性耦接於電容器和第一常閉式開關的第二端之間。
【0042】
依據本發明一實施例，其中變換單元更包含一第二準級聯功率單元，其中第一準級聯功率單元串聯耦接至第二準級聯功率單元，第二準級聯功率單元包含一第二常通式開關及一第二常閉式開關，第一準級聯功率單元及第二準級聯功率單元分別包含一第一電容器及一第二電容器，第一電容器並聯第一常閉式開關，第二電容器並聯第二常閉式開關。
【0043】
依據本發明一實施例，其中第一電容器的容量大於第一常閉式開關的第一端及第二端之間的寄生電容的10倍，第二電容器的容量大於第二常閉式開關的第一端及第二端之間的寄生電容的10倍。
【0044】
依據本發明一實施例，其中變換單元更包含一第一電容器、一輸入電容器及一第二準級聯功率單元，第二準級聯功率單元包含一第二常通式開關及一第二常閉式開關，其中第一準級聯功率單元串聯耦接於第二準級聯功率單元，第二準級聯功率單元包含一第二電容器，第二電容器並聯第二常閉式開關，第一電容器電性耦接於第一常閉式開關的第一端及第二常通式開關的一第一端之間，輸入電容器電性耦接至第一常閉式開關的第二端及第二常通式開關的第一端之間。
【0045】
依據本發明一實施例，其中變換單元更包含一第二常通式開關及一電容器，第二常通式開關串聯耦接至第一準級聯功率單元，並與第一準級聯功率單元組成一半橋電路，電容器並聯第一準級聯功率單元中的第一常閉式開關。
【0046】
依據本發明一實施例，其中電容器的容量大於第一常閉式開關的第一端及第二端之間的寄生電容的10倍。
【0047】
依據本發明一實施例，其中變換單元更包含一第二常通式開關、一輸入電容器及一電容器，第二常通式開關串聯耦接至第一準級聯功率單元，與第一準級聯功率單元組成一半橋電路，電容器電性耦接於第一常閉式開關的第一端及第二常通式開關的第一端之間，輸入電容器電性耦接至第一常閉式開關的第二端及第二常通式開關的第一端之間。
【0048】
依據本發明一實施例，其中電容器的容量為10微法拉以下。
【0049】
依據本發明一實施例，其中變換單元更包含一穩壓管或一穩壓箝位裝置，穩壓管或穩壓箝位裝置並聯第一常閉式開關。
【0050】
依據本發明一實施例，其中變換單元更包含一穩壓箝位裝置，穩壓管或穩壓箝位裝置電性耦接於第一常閉式開關的控制端及第一常閉式開關的第一端之間。
【0051】
依據本發明一實施例，其中變換單元更包含一第二電容器，第二電容器並聯耦接第一常閉式開關的第一端及第二端。
【0052】
依據本發明一實施例，其中變換單元更包含一開關，開關電性耦接於第二常通式開關的控制端與一電壓源之間。
【0053】
依據本發明一實施例，其中變換單元更包含一第三常通式開關及一第四常通式開關，第三常通式與第四常通式開關串聯耦接，第三常通式開關的一第二端電性耦接至第一常通式開關的第二端，且第四常通式開關的一第一端電性耦接第二常通式開關的第一端。
【0054】
依據本發明一實施例，其中控制單元包含一第一控制器及一第二控制器，第一控制器包含一第一端及一第二端，第二控制器包含一第一端及一第二端，第一控制器的第一端及第二端分別為控制單元的第一端及第四端，以及第二控制器的第一端及第二端分別為控制單元的第三端及第二端。
【0055】
依據本發明一實施例，其中常閉式開關具有一第一耐壓及常通式開關具有一第二耐壓，且常閉式開關的第一耐壓低於常通式開關的第二耐壓的50％。
【0056】
依據本發明一實施例，其中常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
【0057】
依據本發明一實施例，其中常閉式開關包含金屬氧化物（MOS）半導體或絕緣閘雙極型電晶體（IGBT）。
【0058】
本揭示內容之另一態樣是關於一種功率電路的封裝結構，包含一第一常閉式開關、一第二常閉式開關及一常通式開關。第一常閉式開關包含一第一端、一第二端及一控制端，其中第一常閉式開關的第一端形成一第一接腳。第二常閉式開關包含一第一端、一第二端及一控制端，其中第二常閉式開關的第二端電性耦接第一常閉式開關的第一端，第二常閉式開關的控制端電性耦接第一常閉式開關的控制端以形成一第二接腳，且第二常閉式開關的第一端形成一第三接腳。常通式開關與第一常閉式開關和第二常閉式開關集成，並包含一第一端、一第二端及一控制端。常通式開關的控制端電性耦接第二常閉式開關的第一端，常通式開關的第二端電性耦接第二常閉式開關的第二端以形成一第四接腳，且常通式開關的第一端形成一第五接腳。第一接腳、第二接腳及第三接腳分別用以接收一控制信號，第四接腳及第五接腳用以與一外部電路連接。
【0059】
依據本發明一實施例，其中第一常閉式開關與第二常閉式開關集成於一第一晶片，常通式開關集成於一第二晶片。
【0060】
依據本發明一實施例，其中第一晶片堆疊於第二晶片上。
【0061】
依據本發明一實施例，封裝結構更包含一電容器，其中電容器是堆疊於第一晶片上。
【0062】
依據本發明一實施例，封裝結構更包含一電容器，其中電容器是堆疊於第一晶片上。
【0063】
依據本發明一實施例，其中第一常閉式開關與第二常閉式開關集成為一半導體結構，半導體結構與常通式開關集成於同一集成電路晶片。
【0064】
依據本發明一實施例，其中半導體結構包含碳化矽（SiC）電晶體、矽（Si）電晶體或氮化鎵（GaN）電晶體。
【0065】
依據本發明一實施例，封裝結構更包含一電容器，其中電容器是堆疊於半導體結構上。
【0066】
依據本發明一實施例，其中第一常閉式開關與第二常閉式開關組成一圖騰柱（totem pole）結構。
【0067】
依據本發明一實施例，其中常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
【0068】
本揭示內容之另一態樣是關於一種功率電路的封裝結構，包含一集成電路晶片、一第一常通式開關、一第二常通式開關及一電容器。第一常通式開關包含一第一端、一第二端及一控制端，其中第一常通式開關的控制端形成一第一接腳。第二常通式開關包含一第一端、一第二端及一控制端，其中第二常通式開關的第一端電性耦接至第一常通式開關的第二端以形成一第二接腳，且第二常通式開關的控制端形成一第三接腳。電容器包含一第一端及一第二端，其中電容器的第一端電性耦接至第一常通式開關的第一端以形成一第四接腳，且電容器的第二端電性耦接至第二常通式開關的第二端以形成一第五接腳。第一常通式開關及第二常通式開關緊鄰配置並集成於集成電路晶片中。第一接腳及第三接腳分別用以接收一第一控制信號及一第二控制信號，且第二接腳、第四接腳及第五接腳用以與一外部電路連接。
【0069】
依據本發明一實施例，電容器堆疊於集成電路晶片上並與集成電路晶片緊鄰集成。
【0070】
依據本發明一實施例，封裝結構更包含一第三常通式開關及一第四常通式開關。第三常通式開關包含一第一端、一第二端及一控制端，其中第三常通式開關的控制端形成一第六接腳，第一端與第四接腳電性耦接。第四常通式開關包含一第一端、一第二端及一控制端，其中第四常通式開關的第一端電性耦接至第三常通式開關的第二端以形成一第七接腳。第二端與第五接腳電性耦接，且第四常通式開關的控制端形成一第八接腳。第三常通式開關及第四常通式開關形成於集成電路晶片中。第六接腳及第八接腳分別用以接收一第三控制信號及一第四控制信號。
【0071】
依據本發明一實施例，其中第三常通式開關及第四常通式開關相鄰配置並集成於集成電路晶片。
【0072】
依據本發明一實施例，其中電容器堆疊於集成電路晶片上並與集成電路晶片緊鄰集成。
【0073】
依據本發明一實施例，封裝結構更包含一第一常閉式開關及一第二常閉式開關，其中第一常閉式開關與第二常閉式開關集成為一半導體結構，半導體結構集成於集成電路晶片中。
【0074】
依據本發明一實施例，更包含一電容器，其中電容器堆疊於半導體結構上。
【0075】
依據本發明一實施例，其中第一常閉式開關與第二常閉式開關組成一圖騰柱（totem pole）結構。
【0076】
依據本發明一實施例，其中第一常通式開關、第二常通式開關、第三常通式開關及第四常通式開關中任一者包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
【0077】
依據本發明一實施例，其中第一常通式開關及第二常通式開關中任一者包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
【0078】
依據本發明一實施例，其中晶片包括一矽（Si）基板或一碳化矽（SiC）基板。
【0079】
依據本發明一實施例，其中矽（Si）基板或碳化矽（SiC）基板與第四接腳、第五接腳或一地端電性耦接。
 【0278】
10、11、12‧‧‧降壓式電路
100a~100k‧‧‧功率電路
110a‧‧‧準級聯功率單元
110b‧‧‧準級聯功率單元
110k‧‧‧準級聯功率單元
101‧‧‧常通式開關
101a‧‧‧常通式開關
101b‧‧‧常通式開關
101c‧‧‧常通式開關
101d‧‧‧常通式開關
103‧‧‧常閉式開關
105a‧‧‧第一控制器
105b‧‧‧第二控制器
105、107‧‧‧控制單元
109、111‧‧‧控制單元
200‧‧‧流程圖
210a、210b‧‧‧功率電路
211a‧‧‧準級聯功率單元
211b‧‧‧準級聯功率單元
300‧‧‧電源系統
301‧‧‧變換單元
303‧‧‧電壓調整單元
305‧‧‧負載
310b‧‧‧準級聯功率單元
310d‧‧‧準級聯功率單元
310e‧‧‧準級聯功率單元
311a‧‧‧準級聯功率單元
311b‧‧‧準級聯功率單元
311c‧‧‧準級聯結構
311d‧‧‧準級聯結構
320‧‧‧功率電路
400‧‧‧封裝結構
411、413‧‧‧晶片
511‧‧‧集成電路晶片
513‧‧‧半導體結構
500、510‧‧‧功率電路
Q1P1、Q2P1‧‧‧第一端
Q3P1、Q4P1‧‧‧第一端
QLP1‧‧‧第一端
Q1P2、Q2P2‧‧‧第二端
Q3P2、Q4P2‧‧‧第二端
QLP2‧‧‧第二端
Q1P3、Q2P3‧‧‧控制端
Q3P3、Q4P3‧‧‧控制端
QLP3‧‧‧控制端
Co‧‧‧電容器
L1‧‧‧電感器
Qin‧‧‧電晶體
Vin‧‧‧輸入電源
Q1、Q2‧‧‧電晶體
Q3、Q4‧‧‧電晶體
QL‧‧‧電晶體
QL1、QL2‧‧‧電晶體
D1、D2‧‧‧二極體
DQ1‧‧‧二極體
S1‧‧‧第一開關單元
S2‧‧‧第二開關單元
SD1‧‧‧第一常閉式開關
SD2‧‧‧第二常閉式開關
SD3‧‧‧第三常閉式開關
Sin1‧‧‧第一信號
Sin2‧‧‧第二信號
t0~t11‧‧‧時間點
VDS1、VDS2、VDSL‧‧‧跨壓
VGS1、VGS2、VGSL‧‧‧跨壓
C1、C2‧‧‧電容器
CVDD‧‧‧電容器
Cin‧‧‧電容器
EN‧‧‧信號
ENV‧‧‧信號
FA、FB‧‧‧共節點
QS1‧‧‧開關
ZQL‧‧‧穩壓箝位裝置
VSS、Vcc‧‧‧電壓源
Vbus、VDD‧‧‧電壓源
Vs‧‧‧電壓源
R1、R2‧‧‧電阻器
S、S11、S22‧‧‧源極
S3、S4‧‧‧源極
D、D11、D22‧‧‧汲極
D3、D4‧‧‧汲極
G、G1、G2‧‧‧閘極
G3、G4‧‧‧閘極
GND‧‧‧接地端
P1‧‧‧第一端
P2‧‧‧第二端
P3‧‧‧第三端
P4‧‧‧第四端
P5‧‧‧第五端
【0080】
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1A~1C圖為繪示一種傳統降壓式電路的示意圖；
第2A圖為根據本發明第一實施例繪示一種功率電路的示意圖；
第2B圖為根據本發明第二實施例繪示一種功率電路的示意圖；
第2C圖為根據本發明第三實施例繪示一種功率電路的示意圖；
第2D圖為根據本發明第四實施例繪示一種功率電路的示意圖；
第2E圖為根據本發明第五實施例繪示一種功率電路的示意圖；
第2F圖為根據本發明第六實施例繪示一種功率電路的示意圖；
第2G圖為根據本發明第七實施例繪示一種功率電路的示意圖；
第2H圖為根據本發明第八實施例繪示一種功率電路的示意圖；
第2I圖為根據本發明第九實施例繪示一種功率電路的示意圖；
第2J圖為根據本發明第十實施例繪示一種功率電路的示意圖；
第2K圖為根據本發明第十一實施例繪示一種功率電路的示意圖；
第3A圖為根據本發明實施例繪示一種功率電路的控制方法的流程圖；
第3B圖為根據本發明實施例繪示一種功率電路的示意圖；
第3C圖為根據本第3B圖繪示一種功率電路的控制時序圖；
第3D圖為根據本發明實施例繪示一種功率電路的示意圖；
第3E圖為根據第3D圖繪示一種功率電路的控制時序圖；
第4A圖為根據本發明實施例繪示一種電源系統的示意圖；
第4B圖為根據本發明第十二實施例繪示一種準級聯功率單元的示意圖；
第4C圖為根據本發明第十三實施例繪示一種功率電路的示意圖；
第4D圖為根據本發明第十四實施例所繪示一種準級聯功率單元的示意圖；
第4E圖為根據本發明第十五實施例所繪示一種準級聯功率單元的示意圖；
第4F圖為根據本發明實施例所繪示一種電源系統的電路示意圖；
第4G圖為根據本發明第十六實施例所繪示一種變換單元的示意圖；
第4H圖為根據本發明第十七實施例所繪示一種變換單元的示意圖；
第4I圖為根據本發明第十八實施例所繪示一種變換單元的示意圖；
第4J圖為根據本發明第十九實施例所繪示一種準變換單元的示意圖；
第4K圖為根據本發明第二十實施例所繪示一種變換單元的示意圖；
第4L圖為根據本發明第二十一實施例所繪示一種變換單元的示意圖；
第4M圖為根據本發明第二十二實施例所繪示一種變換單元的示意圖；
第4N圖為根據本發明第二十三實施例所繪示一種變換單元的示意圖；
第4O圖為根據本發明第二十四實施例所繪示一種變換單元的示意圖；
第5A圖為根據本發明第二十五實施例繪示一種功率電路的封裝結構的剖面圖；
第5B圖為根據本發明第二十六實施例繪示一種功率電路的封裝結構的剖面圖；
第5C圖為根據本發明第二十七實施例繪示一種功率電路的封裝結構的剖面圖；
第5D圖為根據本發明第二十八實施例繪示一種功率電路的封裝結構的剖面圖；
第5E圖為根據本發明第二十九實施例繪示一種功率電路的封裝結構的剖面圖；
第5F圖為根據本發明第三十實施例繪示一種功率電路的封裝結構的剖面圖；
第6A圖為根據本發明第三十一實施例繪示一種功率電路的示意圖；
第6B圖為根據第6A圖繪示一種功率電路的封裝結構的剖面圖；
第6C圖為根據第6A圖繪示一種功率電路封裝的俯視圖；
第6D圖為根據本發明第三十二實施例繪示一種功率電路的示意圖；
第6E圖為根據第6D圖繪示一種功率電路封裝的剖面圖；
第6F圖為根據第6D圖繪示一種功率電路封裝的俯視圖；
第6G圖為根據本發明第6D圖繪示一種功率電路封裝的剖面圖；以及
第6H圖為根據本發明第6G圖繪示一種功率電路封裝的剖面圖。
 【0081】
本揭示的內容可透過以下實施例來解釋，但揭示的實施例並非用以限制本發明必須在如以下實施例中所述的任何特定的環境、應用或方式方能實施。因此，以下實施例的說明僅在於闡釋本發明，而非用以限制本發明。在以下實施例及圖式中，與本發明非直接相關的元件已省略而未繪示，且繪示於圖式中的各元件之間的尺寸比例僅為便於理解，而非用以限制為本發明實際的實施比例。
【0082】
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本案，其僅為了區別以相同技術用語描述的元件或操作。
【0083】
關於本文中所使用之『電性耦接』，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『電性耦接』還可指二或多個元件元件相互操作或動作。
【0084】
第2A圖為依據本發明第一實施例繪示的一種功率電路100a的示意圖。
【0085】
如第2A圖所示，功率電路100a包含準級聯功率單元110a。準級聯功率單元110a包含常通式（Normally on）開關101、常閉式（Normally off）開關103、控制單元105、第一開關單元S1及第二開關單元S2。
【0086】
於本實施例中，常通式開關101包含第一端Q1P1、第二端Q1P2及控制端Q1P3。常閉式開關103包含第一端QLP1、第二端QLP2及控制端QLP3，且常閉式開關103是以串聯方式電性耦接至常通式開關101，常通式開關101的第二端Q1P2電性耦接至常閉式開關103的第一端QLP1。
【0087】
此外，控制單元105包含第一端P1、第二端P2、第三端P3及第四端P4。控制單元105的第三端P3及第一端P1分別電性耦接常通式開關101的控制端Q1P3及常閉式開關103的控制端QLP3。控制單元105的第四端P4電性耦接常閉式開關103的第二端QLP2。
【0088】
第一開關單元S1及第二開關單元S2分別包含第一端及第二端。第一開關單元S1的第一端電性耦接至常通式開關101的控制端Q1P3，第一開關單元S1的第二端電性耦接至常閉式開關103的第二端QLP2。第二開關單元S2的控制端電性耦接至控制單元105的第二端P2，第二開關單元S2的第一端電性耦接至常通式開關101的第二端Q1P2。第二開關單元S2的控制端用以接收控制單元105傳送的控制信號。
【0089】
其次，常閉式開關103可為電晶體QL，其中電晶體QL可為金屬氧化物半導體場效電晶體（MOSFET）或絕緣閘雙極型電晶體（IGBT）。換句話說，常閉式開關103的第一端QLP1可為電晶體QL的汲極（drain electrode）。常閉式開關103的第二端QLP2可為電晶體QL的源極（source electrode）。常閉式開關103的控制端QLP3可為電晶體QL的閘極（gate electrode）。
【0090】
另一方面，常通式開關101為電晶體Q1，其中電晶體Q1可為碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。換句話說，常通式開關101的第一端Q1P1可為電晶體Q1的汲極。常通式開關101的第二端Q1P2可為電晶體Q1的源極。常通式開關101的控制端Q1P3可為電晶體Q1的閘極。
【0091】
在沒有控制信號時，常通式開關101處於導通狀態，此時如僅有常通式開關101將導致功率電路100a失控。因此，當無控制信號時，需使用常閉式開關103來保證功率電路100a的安全。此外，當控制信號工作時，常通式開關101是可以依需要自主開關工作。
【0092】
因此，本發明的主要概念在於，在無控制信號時，利用相對低壓的常閉式開關103來協助至少一相對高壓的常通式開關101的可靠關斷。此外，在控制信號工作時，僅常通式開關101進行高頻開關工作，而常閉式開關103保持導通狀態。
【0093】
如第2A圖所示，常通式開關101與常閉式開關103串聯連接，控制單元105輸出控制信號控制常通式開關101及常閉式開關103的導通及關斷。電壓源Vcc連接到控制單元105，為控制單元105提供供電電壓源。常通式開關101為常通式高壓元件，例如：耐壓600伏特（V）的碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）等；常閉式開關103為常閉型低壓元件，例如：耐壓40伏特的金屬氧化物半導體場效電晶體（MOSFET）或絕緣閘雙極型電晶體（IGBT）等。需說明的是，上述電晶體可為P型或N型。
【0094】
舉例而言，常通式開關101可為碳化矽（SiC）電晶體。控制端Q1P3為電晶體的閘極，第二端Q1P2為電晶體的源極，其閘極到源極之間的信號設定為跨壓VGS1，當跨壓VGS1為0伏特或者正電壓時，電晶體導通；相反地，為負電壓時，電晶體關斷。常閉式開關103中電晶體的閘極到源極之間的信號設定為跨壓VGSL，控制單元105輸出控制信號以控制跨壓VGSL及跨壓VGS1。
【0095】
此外，當常閉式開關103具有第一耐壓，且常通式開關101具有第二耐壓時，常閉式開關103的第一耐壓低於常通式開關101的第二耐壓的50％。
【0096】
需說明的是，常通式開關101與常閉式開關103串聯耦接的電路結構可稱為準級聯（Quasi-Cascade）結構。於操作上，當常通式開關101需要長期關斷時，即希望常通式開關101較長時間承受高壓（例如：400伏特）阻斷時，常閉式開關103關斷。當準級聯結構需要開關工作時，即希望常閉式開關103一直處於導通狀態，常通式開關101依高頻控制信號而導通或關斷。
【0097】
這樣一來，既實現了用低壓元件來使常通型器件可靠操作的初衷，也由於在高頻工作時，低壓元件處於常通狀態，使得整體的驅動損耗降低、反向恢復損耗減少甚至為零。此外，由於常通式開關101直接接收驅動信號，傳遞函數簡單，更易實現達成最優性能，加上後續談及的應用回路電感也會因為低壓元件於常通工作情況下而明顯降低，使得前述之缺點全部被有效彌補。
【0098】
需說明的是，藉由常通式開關101與常閉式開關103串聯耦接構成的準級聯（Quasi-Cascade）結構，可使用低頻（例如：直流或100Hz以下）的工作元件（例如：常閉式開關103）來協助高頻（例如：10KHZ以上）的工作元件（例如：常通式開關101）可安全地啟動和保護。
【0099】
於本實施例中，常通式開關101可以為氮化鎵（GaN）接面場效電晶體或碳化矽接面場效電晶體（SiC JFET），且常閉式開關103可以為金屬氧化物（MOS）半導體電晶體或絕緣閘雙極型電晶體（IGBT）。需說明的是，上述僅是用以說明本發明的一種實施態樣，非用以限制本發明。
【0100】
第2B圖~第2K圖所示的功率電路與第2A圖所示的功率電路相似，因此以下僅描述其中差異，第2B圖~第2K圖所包含與第2A圖所示的相同的元件及說明將不再贅述。
【0101】
第2B圖是依據本發明第二實施例繪示的一種功率電路100b的示意圖。如第2B圖所示，功率電路100b包含準級聯功率單元110b。準級聯功率單元110b包含常通式開關101、常閉式開關103、控制單元105、第一開關單元S1及第二開關單元S2。
【0102】
於本實施例中，如第2B圖所示，控制單元105包含第一控制器105a及第二控制器105b。第一控制器105a包含第一端及第二端，第二控制器105b包含第一端及第二端。第一控制器105a的第一端及第二端分別為控制單元105的第一端P1及第四端P4，且第二控制器105b的第一端及第二端分別為控制單元105的第三端P3及第二端P2。
【0103】
第一控制器105a可於第一端P1輸出切換（On/Off）信號EN控制常閉式開關103，第二控制器105b可於第三端P3輸出開關信號控制常通式開關101。於本實施例中，當常閉式開關103接收開關信號而導通時，常通式開關101接收高頻開關信號而工作於一高頻開關狀態。
【0104】
舉例而言，當無控制信號時，電晶體Q1保持導通。當第一開關單元S1導通且第二開關單元S2關斷時，第二控制器105b將無法控制電晶體Q1的閘極與源極電位差，即第二控制器105b無法控制常通式開關101。此外，當第一開關單元S1關斷且第二開關單元S2導通時，第一控制器105a輸出控制電壓使電晶體QL持續維持在導通狀態，且第二控制器105b輸出高頻開關信號至電晶體Q1使得電晶體Q1工作於高頻開關狀態。
【0105】
第2C圖是依據本發明第三實施例繪示的一種功率電路100c的示意圖。如第2C圖所示，相較於第2B圖，功率電路100c更包括電阻器R1，其中電阻器R1電性耦接於常閉式開關103的控制端QLP3及第二端QLP2之間。
【0106】
舉例而言，電晶體QL的閘極及源極之間耦接電阻器R1，在電壓源Vcc未提供電壓之前可確保電晶體QL處於關斷的狀態。此外，由於電阻器R1的選用需要兼顧效果和損耗，因此電阻器R1的阻值可在100歐姆與1000000（1M）歐姆之間。
【0107】
另外，第一開關單元S1可以包括主動開關元件，也可以包括被動開關元件。舉例而言，如第2C圖所示，第一開關單元S1可為二極體D1，其中第一開關單元S1的第一端為二極體D1的陽極，第一開關單元S1的第二端為二極體D1的陰極，在此情形下，第一開關單元S1可以不受控制單元105的控制。於另一實施例中，第一開關單元S1可以包括主動開關元件，上述主動開關元件的控制端接受自控制單元105的第一端P1輸出的切換（On/Off）信號EN。
【0108】
第2D圖是依據本發明第四實施例繪示的一種功率電路100d的示意圖。如第2D圖所示，與第2C圖不同之處在於，功率電路100d更包含二極體D2。二極體D2的陽極電性耦接控制單元105的一端，且二極體D2的陰極電性耦接常通式開關101的第二端Q1P2。如此一來，二極體D2可作為導通控制單元105與電晶體Q1的第二端Q1P2的元件，以使第二開關單元S2不再受控制單元105輸出的控制信號控制。
【0109】
第2E圖是依據本發明第五實施例繪示的一種功率電路100e的示意圖。如第2E圖所示，功率電路100e的第二開關單元S2包含第一常閉式開關SD1、第二常閉式開關SD2及第三常閉式開關SD3及電壓源VDD。
【0110】
舉例而言，第一常閉式開關SD1及第三常閉式開關SD3可以是P型金屬氧化物半導體場效電晶體（P MOSFET），且第二常閉式開關SD2可以是N型金屬氧化物半導體場效電晶體（N MOSFET）。在此情形下，第一常閉式開關SD1、第二常閉式開關SD2及第三常閉式開關SD3中每一者包含源極、汲極及閘極。第三常閉式開關SD3的閘極自控制單元105的第一端P1接收切換信號EN，且第一常閉式開關SD1的閘極及第二常閉式開關SD2的閘極自控制單元的第二端P2接收驅動信號。此外，電壓源VDD的負極電性耦接至控制單元105的第三端P3，且電壓源VDD的正極電性耦接至第一常閉式開關SD1的源極。
【0111】
其次，於本實施例中，第一常閉式開關SD1與第二常閉式開關SD2組成圖騰柱（Totem Pole）控制電路，並與常通式開關101電性耦接。第三常閉式開關SD3用以控制第一常閉式開關SD1及/或第二常閉式開關SD2的工作狀態。
【0112】
舉例而言，當第三常閉式開關SD3的閘極接收低電位信號時，第三常閉式開關SD3導通，藉此控制第二常閉式開關SD2，使第二常閉式開關SD2處於關斷的狀態。如此一來，常通式開關101就不會因為控制單元105的狀態變化而藉由第二常閉式開關SD2的開啟而導通。此時，常通式開關101是處於關斷的狀態。
【0113】
再者，可透過導通第一常閉式開關SD1，且藉由電壓源VDD使常通式開關101處於關斷狀態。或者是，在電壓源VDD未提供電壓時，用串聯結構的工作原理，提升常閉式開關103的第一端QLP1及第二端QLP2之間的跨壓，使常通式開關101關斷。因此，即可實現在電壓源VDD未提供電壓時，保證常通式開關101處於關斷的狀態。此外，為了確保實現上述控制情況，第二常閉式開關SD2可以用N型元件來實現，以具有較佳的功效。
【0114】
其次，當第三常閉式開關SD3的閘極接收高電位信號時，第三常閉式開關SD3會處於關斷的狀態，且失去對其他元件的控制能力。在此情形下，控制單元105可以選擇性地透過第一常閉式開關SD1及第二常閉式開關SD2來控制常通式開關101處於導通或關斷的狀態。
【0115】
第2F圖是依據本發明第六實施例繪示的一種功率電路100f的示意圖。如第2F圖所示，第二開關單元S2包含第一常閉式開關SD1、第二常閉式開關SD2、電阻器R2、電容器CVDD及二極體D2。
【0116】
舉例而言，第一常閉式開關SD1及第二常閉式開關SD2分別可以為P型金屬氧化半導體場效電晶體及N型金屬氧化半導體場效電晶體。電阻器R2電性耦接於控制單元105的第二端P2與第三端P3之間。第一常閉式開關SD1的控制端及第二常閉式開關SD2的控制端用以自控制單元105的第二端P2接收驅動信號。第一常閉式開關SD1的源極電性耦接至二極體D2的陰極。電容器CVDD電性耦接於控制單元105的第三端P3及二極體D2的陰極之間，且二極體D2的陽極電性耦接至電壓源VDD。
【0117】
需說明的是，為了確保控制單元105在不具備控制能力（此時控制信號為關斷信號）時，常通式開關101仍可以透過常閉式開關103的操作而關斷，圖騰柱中第二常閉式開關SD2被設定為N型金屬氧化半導體場效電晶體，且第一常閉式開關SD1被設定為P型金屬氧化半導體場效電晶體。
【0118】
此外，當控制單元105的第二端P2輸出低電位信號時，第二常閉式開關SD2關斷，第一常閉式開關SD1導通且輸出高電位信號，使得常通式開關101的第二端Q1P2（源極）與控制端Q1P3（閘極）之間為正電壓，因此常通式開關101為關斷的狀態。另一方面，當控制單元105的第二端P2輸出為高電位信號時，第一常閉式開關SD1關斷，第二常閉式開關SD2導通且輸出低電位信號，常通式開關101的第二端與控制端之間的電壓接近於零，則常通式開關101為導通的狀態。
【0119】
此外，控制單元105的第三端P3及第二端P2之間電性耦接電阻器R2。當電壓源Vcc未供電（如例：電壓源Vcc和電壓源VDD均為零電壓）時，電阻器R2可確保第二常閉開關SD2處於關斷的狀態，使得常閉式開關103的第一端QLP1（汲極）與第二端QLP2（源極）之間的跨壓透過二極體D1對常通式開關101的第二端Q1P2（源極）與控制端Q1P3（閘極）之間的跨壓充電至關斷閥值。據此，不會因為第二常閉式開關SD2（先前技術中是P型金屬氧化半導體場效電晶體），而阻礙常通式開關101的第二端Q1P2（源極）與控制端Q1P3（閘極）之間的跨壓的建立。此時，由於常通式開關101的第二端Q1P2（源極）與控制端Q1P3（閘極）之間的跨壓上升，以P型金屬氧化半導體場效電晶體實現的第一常閉式開關SD1會處於導通的狀態，但不會影響常通式開關101的第二端Q1P2（源極）與控制端Q1P3（閘極）之間的跨壓的最終建立。
【0120】
由於常通式開關元件的米勒效應比較大，要實現常通式開關元件的快速開關，需要極為低阻抗的驅動電路。如第2F圖所示，可以藉由選用優秀的第一常閉式開關SD1及第二常閉式開關SD2來減少驅動本身的阻抗，從而使得驅動與常通式開關101之間連接線形成的感抗成為主導因素。
【0121】
第2G圖是依據本發明第七實施例繪示的一種功率電路100g的示意圖。相較於第2C圖的功率電路100c，如第2G圖所示，以第2C圖的功率電路為基礎，將第2C圖中的第二開關單元S2是整合於控制單元105中。
【0122】
舉例而言，因為控制信號的設置與控制單元105是否具有驅動能力相關，因此將第二開關單元S2整合於控制單元105中，使得控制單元105具有檢測驅動電壓的能力，例如：針對電壓源VDD的低電壓保護。顯然地，低電壓保護值大於常通式開關101的負電壓閥值。在控制單元105藉由檢測到的控制能力的情況下，設置相應導通或關斷的控制信號。上述相應導通或關斷的控制信號可以給控制單元105自身使用，或者提供給矽（Si）元件或其他電路使用。上述相應導通或關斷的控制信號更可以依靠檢測溫度、常通式開關101的電流及其他信號而設置。
【0123】
第2H圖是依據本發明第八實施例繪示的一種功率電路100h的示意圖。如第2H圖所示，功率電路100h更包含二極體DQ1，電性耦接於常通式開關101的第一端Q1P1及第二端Q1P2之間。二極體DQ1的陽極電性耦接常通式開關101的第二端Q1P2，二極體DQ1的陰極電性耦接常通式開關101的第一端Q1P1。換句話說，可在電晶體Q1上並聯二極體DQ1，以幫助有效地降低反向的壓降。由於二極體DQ1通常需要在高頻的情況下工作，因此應當選擇反向恢復特性較好的元件，如碳化矽二極體（SiC Diode）或者氮化鎵二極體（GaN Diode）。
【0124】
第2I圖是依據本發明第九實施例繪示的一種功率電路100i的示意圖。如第2I圖所示，控制單元105包含第五端P5，且控制單元105的第五端P5電性耦接常通式開關101（電晶體Q1）的第一端Q1P1以檢測常通式開關101的電流方向。
【0125】
舉例而言，控制單元105透過第五端P5檢測流經電晶體Q1的電流方向，當需要流經反向電流時，則將電晶體Q1導通，以進行類似於同步整流的工作方式。反向電流的同步整流偵測器可以檢測電晶體QL的汲極與源極之間的跨壓，也可以檢測電晶體Q1的汲極與源極之間的跨壓。
【0126】
當電晶體Q1的汲極與源極之間的跨壓為負電壓時，使電晶體Q1導通以降低損耗。另一方面，當電晶體Q1的汲極與源極之間的跨壓不為負電壓時，使電晶體Q1處於關斷的狀態。此外，更可以藉由調整控制單元105的控制信號來控制電晶體Q1在電流反向時進行導通工作。
【0127】
第2J圖是依據本發明第十實施例繪示的一種功率電路100j的示意圖。如第2J圖所示，以第2B圖中的功率電路100b為基礎更增加常通式開關101a。具體而言，功率電路100j包含準級聯功率單元110b及常通式開關101a。準級聯功率單元110b包含常通式開關101、常閉式開關103及控制單元105。常通式開關101a以串聯方式電性耦接準級聯功率單元110b以形成一半橋結構。上述半橋結構並聯電壓源Vbus。常通式開關101a與準級聯功率單元110b串聯連接於一共節點FA，且共節點FA用以作為上述半橋結構的一輸出端。
【0128】
舉例而言，如第2J圖所示，常通式開關101a以串聯方式電性耦接至常通式開關101與常閉式開關103所組成的準級聯結構，且常通式開關101a的第一端Q2P1及常閉式開關103的第二端QLP2耦接至電壓源Vbus。控制單元107用以提供控制信號至常通式開關101a，且常通式開關101a的第二端Q2P2電性耦接至常通式開關101的第一端Q1P1於共節點FA。共節點FA是作為半橋電路與外部線路的一個輸出點，並與另一個輸出點（即，常閉式開關QL的第一端QLP1或第二端QLP2其中之一者）一起連接到外部線路。
【0129】
第2K圖是依據本發明第十一實施例繪示的一種功率電路100k的示意圖。如第2K圖所示，以第2B圖中的功率電路100b為基礎更增加準級聯功率單元110k。準級聯功率單元110k電性耦接至準級聯功率單元110b以組成一半橋結構，上述半橋結構並聯電壓源Vbus。準級聯功率單元110b及準級聯功率單元100k串聯於共節點FA，且共節點FA用以作為上述半橋結構的一輸出端。
【0130】
舉例而言，準級聯功率單元110b與準級聯功率單元110k具有相同的元件。準級聯功率單元110k的電晶體QL電性耦接至準級聯功率單元110b的電晶體Q1以組成一半橋電路，且形成共節點FA。共節點FA是作為半橋電路與外部線路的輸出點。
【0131】
此外，上述的準級聯結構可用於諧振型電路，如串聯諧振電路，也可用於有反向恢復的電路，如有電流連續（CCM）工作模式的圖騰柱（Totem Pole）功率因數校正（PFC）電路、升壓（Boost）電路及降壓（Buck）電路等等。
【0132】
請參照第3A圖，第3A圖是依據本發明實施例繪示的一種控制方法200的流程圖。請同時參考第3B圖，控制方法200可應用於第3B圖的功率電路210a，且功率電路210a包含準級聯功率單元211a。準級聯功率單元211a包含常通式開關101、常閉式開關103及控制單元105，常通式開關101電性耦接至常閉式開關103及控制單元105。
【0133】
此外，應瞭解到，在本實施方式中所提及的控制方法的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。且此實施方式可以透過上述各功率電路的實施例來實現，但不以此為限。
【0134】
為方便說明起見，請同時參照第3A圖及第3B圖。首先，執行步驟S201：在一第一時段內，控制常閉式開關103關斷及常通式開關101導通。接著，執行步驟S203：在一第二時段內，控制常閉式開關103及常通式開關101關斷。之後，執行步驟S205：在一第三時段內，控制常閉式開關103導通及常通式開關101工作在一高頻開關狀態。接著，執行步驟S207：在一第四時段內，控制常閉式開關103及常通式開關101關斷。其後，執行步驟S209：在一第五時段內，控制常閉式開關103關斷及常通式開關101導通。
【0135】
請參照第3C圖，第3C圖是繪示第3B圖的功率電路210a的控制時序圖。
【0136】
為方便說明起見，常通式開關101以電晶體Q1為例，其中電晶體Q1可為氮化鎵接面場效電晶體。此外，常閉式開關103以為電晶體QL表示，其中電晶體QL可為金屬氧化半導體電晶體，然不以此為限制。
【0137】
於一實施例中，控制方法200於第一時段（時間點t0~t2）內更包含下列步驟。於第一時間點t0至第二時間點t1之間，關閉一第一電壓源，並根據具低電位的一控制信號控制常通式開關及常閉式開關。
【0138】
具體而言，於時間點t1之前，由於電源未供電，電壓源Vbus未能建立，因此控制單元105所輸出的信號均為零。需說明的是，電壓源Vbus代表包含準級聯結構的轉換器輸入電源的供電和斷電。
【0139】
然後，於第二時間點t1至第三時間點t2，拉升電壓源Vbus的電位自低電位至一第一電壓值，使得常通式開關101的一驅動電壓自低電位下降至常通式開關101的一驅動電壓閥值。需說明的是，第一電壓值為電晶體Q1的工作電壓閥值，電晶體Q1的電壓閥值為負電壓。當電壓值低於上述負電壓值時（即，更小於上述負電壓），電晶體Q1完全關斷；相反地，當電壓值高於電晶體Q1的電壓閥值時，則電晶體Q1開始導通。
【0140】
換句話說，於時間點t1~t2，系統電源上電，電壓源Vbus開始建立。此時，電壓源Vbus的電位低於電晶體Q1的電壓閥值，電壓源Vcc沒有建立，電晶體QL的閘極及源極之間的跨壓VGSL為關斷信號。因此電晶體QL為關斷的狀態。電晶體Q1的閘極及源極之間的跨壓VGS1的絕對值慢慢變大，但始終小於電晶體Q1的電壓閥值。因此，電晶體Q1保持導通狀態。
【0141】
需說明的是，電壓源Vcc為控制電路105的供電電源，其能量來至於電源變換器的輸入電源，或者直接為電壓源Vbus。由於電壓源Vcc建立時需要過程，因此電壓源Vcc滯後於電壓源Vbus供電。亦由於電容器儲能的作用，因此電容器也會滯後於輸入電源關斷而消失。
【0142】
於一實施例中，控制方法200於第二時段（時間點t2~t6）內更包含下列步驟：於第三時間點t2至第四時間點t3之間，拉升電壓源Vbus的電位自第一電壓值至一第二電壓值，使得常通式開關101的驅動電壓維持在常通式開關101的驅動電壓閥值。
【0143】
具體而言，於時間點t2~t3，增加電壓源Vbus的電位，使得電晶體Q1的跨壓VGS1被穩定在電晶體Q1的電壓閥值上，以保持電晶體Q1為關斷的狀態。
【0144】
接著，於第四時間點t3至第五時間點t4之間，維持電壓源Vbus的電位為第二電壓值，使得常通式開關101的驅動電壓維持在常通式開關101的驅動電壓閥值。
【0145】
換句話說，於時間點t3~t4，維持電壓源Vbus的電位為高於電晶體Q1的電壓閥值，使得電晶體Q1的跨壓VGS1被穩定在電晶體Q1的電壓閥值上，以保持電晶體Q1為關斷的狀態。
【0146】
之後，於第五時間點t4，將用以提供操作電壓給控制單元105之一電壓源Vcc自低電位拉升至控制單元105的一工作電壓值。
【0147】
具體而言，於時間點t2~t4，開始建立控制單元105的電壓源Vcc，電壓源Vcc可以根據實際設計狀況，在時間點t2~t3或者時間點t3~t4之間合適的時段建立。
【0148】
接著，於第五時間點t4至第六時間點t5之間，維持電壓源Vbus的電位為第二電壓值，使得控制單元105的工作電壓值維持不變，且常通式開關101的驅動電壓維持在常通式開關101的驅動電壓閥值。其後，於第六時間點t5至第七時間點t6之間，維持電壓源Vbus的電位為第二電壓值，使得控制單元的工作電壓值維持不變，且常通式開關的驅動電壓下降至一驅動電壓值。
【0149】
具體而言，於時間點t4~t6，電壓源Vbus的電位維持為高於電晶體Q1的電壓閥值。於電壓源Vcc建立後，控制單元105根據電壓源Vcc控制電晶體Q1。換句話說，控制單元105即有能力發出關斷信號給電晶體Q1。此時，控制單元105發出的跨壓VGS1的電壓值絕對值要大於電晶體Q1的電壓閥值，以保證電晶體Q1完全地處於關斷狀態。
【0150】
於一實施例中，控制方法200於第三時段（時間點t6~t8）內更包含下列步驟：於第七時間點t6，藉由控制單元105輸出具高電位的控制信號至常閉式開關103的控制端，以控制常閉式開關103導通。
【0151】
換言之，於時間點t6，控制單元105輸出具有高電位的控制信號至電晶體QL的閘極，使得電晶體QL導通。
【0152】
接著，於第七時間點t6至第八時間點t7之間，藉由控制單元105輸出具高電位的控制信號至常閉式開關103的控制端，並輸出一高頻開關驅動信號至常通式開關101的控制端。
【0153】
其後，於第八時間點t7至第九時間點t8之間，下拉電壓源Vbus的電位自第二電壓值至一欠壓保護電壓閥值，且藉由控制單元105輸出具高電位的控制信號至常閉式開關103的控制端並輸出高頻開關驅動信號至常通式開關101的控制端。需說明的是，欠壓保護電壓閥值代表輸入電壓源斷開或者過低導致電壓源Vbus的電位過低。
【0154】
具體而言，於時間點t6~t8，由於控制單元105已經有能力控制電晶體Q1，故無需電晶體QL協助關斷。因此，可以將跨壓VGSL設置為導通的信號，使得電晶體QL處於導通的狀態。需說明的是，控制單元105可以依電路工作需要輸出導通或者關斷信號給跨壓VGSL。由於電晶體QL處於導通的狀態，因此傳統串聯結構因其所導致的驅動損耗大、反向恢復損耗及分佈參數複雜搭配等等問題均被消除。
【0155】
於一實施例中，控制方法200於第四時段（時間點t8~t10）內更包含下列步驟：於第九時間點t8至第十時間點t9之間，下拉電壓源Vbus的電位自欠壓保護電壓閥值至一第三電壓值。接著，於第九時間點t8，藉由控制單元105輸出具低電位的控制信號至常閉式開關103的控制端，以控制常閉式開關103關斷。之後，於第十時間點，下拉電壓源Vcc自控制單元105的工作電壓值至低電位，使得常通式開關101的驅動電壓上升至常通式開關101的驅動電壓閥值。需說明的是，第三電壓值代表輸入電源斷開後，電壓源 Vcc不能再維持在所需電壓值（即，需要關閉控制單元105、控制電路等，以免誤動作）時，對應電壓源Vbus的電壓值。
【0156】
具體而言，於時間點t8~t9，電壓源Vbus降低，藉由檢測到輸入電源關斷或者電路不應該繼續高頻工作，將跨壓VGSL的信號重新設置為關斷電晶體QL。由於電壓源Vcc仍有一定工作能力，控制單元105可以輸出關斷的控制信號至跨壓VGS1，使得電晶體Q1處於深度關斷的狀態。
【0157】
其後，於第十時間點t9至第十一時間點t10之間，下拉電壓源Vbus的電位自第三電壓值至第一電壓值，使得常通式開關101的驅動電壓維持在常通式開關101的驅動電壓閥值。
【0158】
具體而言，於時間點t9~t10，電壓源Vbus的電位下降，電晶體QL的跨壓VGSL的電位設置為零伏特，使得電晶體QL處於關斷狀態。電晶體Q1的跨壓VGS1維持在電晶體Q1的電壓閥值，電晶體Q1處於關斷的狀態。
【0159】
於一實施例中，控制方法200於第五時段（時間點t10~t11）內更包含下列步驟：於第十一時間點t10至第十二時間點t11之間，下拉電壓源Vbus自第一電壓值至低電位，使得常通式開關101的驅動電壓自常通式開關101的驅動電壓閥值上升至低電位。
【0160】
具體而言，於時間點t10之後，電壓源Vbus的電位逐漸降低為零伏特，使得電晶體Q1的跨壓VGS1由電晶體Q1的電壓閥值慢慢增大而處於導通的狀態。電晶體QL的跨壓VGSL為零伏特，故處於關斷的狀態。
【0161】
這樣一來，當功率電路210b應用在實際電路中時，只有電晶體Q1在正常工作時處於高頻狀態，而且可以接受獨立的驅動控制信號。因此其特性完全不受電晶體QL的影響，而可以發揮氮化鎵元件之全部特性。因此，幾乎可以適用於任何電路中。特別的是，上述功率電路可應用在類似於串聯諧振電路，以及工作於有反向恢復工作狀態的電流連續（CCM）工作模式的圖騰柱（Totem Pole）功率因數校正（PFC）電路、升壓（Boost）電路或降壓（Buck）電路時，也沒有驅動慢或者反向恢復等問題。
【0162】
於一實施例中，控制方法200可應用於第3D圖所示的功率電路210b。
【0163】
如第3D圖所示，功率電路210b包含準級聯功率單元211b。準級聯功率單元211b與常通式開關101b串聯以組成一半橋電路，控制單元105電性耦接至常通式開關101a及常閉式開關103，且控制單元107電性耦接至耦接至常通式開關101b。
【0164】
舉例而言，如第3D圖所示，功率電路210b包含與電晶體QL相互串聯的電晶體Q1、電晶體Q2，電晶體Q1、電晶體Q2電性耦接至電壓源Vbus。電晶體Q1和電晶體QL組成準級聯結構，電晶體Q2則單獨工作。控制單元105的輸出連接到電晶體Q1的源極及電晶體Q1的閘極。控制單元107的輸出連接到電晶體Q2的閘極與電晶體Q2的源極。需說明的是，電晶體Q1及電晶體Q2可為氮化鎵接面場效電晶體，電晶體QL可為金屬氧化半導體電晶體，然不以此為限。
【0165】
此外，第一信號Sin1、第二信號Sin2分別電性耦接到控制單元105和控制單元107。電壓源Vcc電性耦接到控制單元105和控制單元107。電晶體QL的閘極電性耦接到控制單元105。二極體D1的陽極連接到電晶體Q1的閘極，二極體D1的陰極連接到電晶體QL的源極。電阻器R1連接到電晶體Q1的閘極和源極之間。
【0166】
需說明的是，第一信號Sin1及第二信號Sin2分別為送到電晶體Q1及電晶體Q2的驅動輸入信號。驅動輸入信號在正常工作時，通常為高頻信號，例如：100000（100K）赫茲。橋臂因為電壓源Vbus而不能直通，因此第一信號Sin1及第二信號Sin2為具有死區的互補信號。
【0167】
由於，橋臂電路主要由電晶體Q1及電晶體Q2所組成，其電壓承受能力均至少等於跨接電壓源Vbus。因此，只要電晶體QL協助電晶體Q1可靠地關斷，就可以承受電壓源Vbus的電壓，使得電晶體Q1處於導通的狀態。如第3D圖所示，準級聯結構用以與電晶體Q2串聯，更有利於清楚闡述本發明的準級聯結構的操作情況。
【0168】
請參照第3E圖，第3E圖為根據第3D圖繪示一種功率電路210b的控制時序圖。
【0169】
於一實施例中，控制方法200更包含下列步驟：在第一時段（時間點t0~t2）內，控制常通式開關101b導通。
【0170】
具體而言，於時間點t0~t1，電壓源Vbus未能建立，控制單元105及控制單元107所有產生的信號均為零電位。需說明的是，電壓源Vbus為橋臂的跨接電壓源，其電壓幅值的建立和消除，通常代表橋臂所處的電源變換器之輸入電源的供電和斷電。舉例而言，電壓源Vbus可以直接是輸入直流（DC）電壓源，也可以由輸入交流（AC）電壓源整流而得到等。根據實際情況，電壓源Vbus可以是電壓始終不為負的變化電壓，例如：400伏特的直流上有40伏特的交流擾動等，而不一定是穩定的直流。
【0171】
接著，於時間點t1~t2，系統電源上電，電壓源Vbus開始建立。此時，電壓源Vbus低於電晶體Q1的電壓閥值。由於電壓源Vcc沒有建立，切換信號EN及跨壓VGSL被電阻器R1確保為低電位信號，因此為關斷信號。
【0172】
需說明的是，電晶體Q1的電壓閥值為負電壓，當電壓值低於上述負電壓值時（即，更小於上述負電壓），電晶體Q1完全關斷；相反地，當電壓值高於電晶體Q1的電壓閥值時，則電晶體Q1開始導通。
【0173】
此外，切換信號EN為電晶體QL的驅動信號，作為工作狀態的切換信號。此外，切換信號EN也可以同時作用於控制單元105及控制單元107，以得更優效果。為保證電路可靠地工作，可以在電晶體QL閘極和源極之間並聯電阻R1以保證切換信號EN為低電位而保證電晶體QL在電壓源Vcc未建立時處於關斷狀態。電阻R1需要兼顧效果和損耗，為100歐姆以上1000000（1M）歐姆以下。
【0174】
其次，由於電晶體Q1、電晶體Q2有導通的初始態，而電晶體QL處於關斷的狀態，電壓源Vbus幾乎全部降在電晶體QL的汲極與源極之間，即電晶體QL的汲極與源極之間的跨壓VDSL約等於電壓源Vbus。
【0175】
需說明的是，跨壓VDSL為電晶體QL的汲極到源極之間的電壓。由於串聯在電晶體Q1的驅動回路中，其工作狀態會影響電晶體Q1的驅動電壓。
【0176】
假設二極體D1為理想二極體，跨壓VGS1也就等於負的跨壓VDSL亦約等於負的電壓源Vbus。由於電壓源Vbus的幅值低於電晶體Q1的電壓閥值，因此電晶體Q1保持導通的狀態。
【0177】
在第二時段（時間點t2~t6）內，於第三時間點t2至第六時間點t5之間，控制常通式開關101b導通，且於第六時間點t5至第七時間點t6之間，控制常通式開關101b關斷。
【0178】
具體而言，於時間點t2~t3，電壓源Vbus的電位超過電晶體Q1的電壓閥值。此時，電晶體Q1開始工作，跨壓VGS1被穩定在電晶體Q1的電壓閥值上，也就說跨壓VDSL隨著電壓源Vbus上升超過電晶體Q1的電壓閥值後，使得電晶體Q1保持關斷狀態。
【0179】
由於跨壓VDSL不變，剩下的電壓就由電晶體Q1承擔，即電晶體Q1的源極與汲極之間的跨壓VDS1等於電壓源Vbus加上電晶體Q1的電壓閥值（電晶體Q1的電壓閥值為負電壓），因此跨壓VDS1小於電壓源Vbus。
【0180】
此外，於時間點t2~t4，電壓源Vcc根據實際設計狀況，可在時間點t2~t3或者時間點t3~t4之間合適的時段建立。
【0181】
之後，於時間點t4~t6，電壓源Vcc建立後，控制單元105和控制單元107即有能力依照切換信號EN的信號狀態，發出關斷信號給電晶體Q1和電晶體Q2。控制單元105和控制單元107分別產生的跨壓VGS1和跨壓VGS2的絕對值要大於電晶體Q1的電壓閥值，以保證電晶體Q1處於完全關斷的狀態。因此，二極體D1不再需要處於導通狀態，電晶體Q1就將控制權交給控制單元105。
【0182】
需說明的是，跨壓VGS1為電晶體Q1的閘極和源極之間的電壓。當電壓為零或者為正電壓時，電晶體Q1處於導通狀態；反之，當電壓為負電壓時，電晶體Q1處於關斷狀態。類似地，跨壓VGS2為電晶體Q2的閘極和源極之間的電壓。當電壓為零或者為正電壓時，電晶體Q2處於導通狀態；反之，當電壓為負電壓時，電晶體Q2處於關斷狀態。
【0183】
由於電晶體Q1和Q2完全處於關斷的狀態，跨壓VDS1和跨壓VDS2就會重新分配，如果時間足夠，電路對稱，兩者之間的電壓差降為很小，接近電壓源Vbus減去跨壓VDSL的一半。需說明的是，跨壓VDS1及跨壓VDS2分別為電晶體Q1的汲極與源極間的電壓及電晶體Q2的汲極與源極之間的電壓。當導通時，電壓接近於零，當關斷時，電壓受外界決定。
【0184】
由於電晶體Q1、Q2單獨有能力承受電壓源Vbus，兩者並非必須在此期間同時關斷。只是兩者均處於關斷的狀態會比較容易設計時序，以保證安全。
【0185】
在第三時段（時間點t6~t8）內，控制常通式開關101b工作在一高頻開關狀態。
【0186】
於時間點t6~t8，控制單元105控制電晶體Q1及電晶體Q2。由於控制單元105和控制單元107已經有能力控制電晶體Q1及電晶體Q2，因此不需要電晶體QL協助使電晶體Q1及電晶體Q2關斷。將切換信號EN及跨壓VGSL設置為導通信號，使得電晶體QL處於常通狀態。切換信號EN同時給予控制單元105和控制單元107，因此電晶體Q1及電晶體Q2分別接收到控制單元105及控制單元107給予的第一信號Sin1和第二信號Sin2的控制信號。由於電晶體QL處於常通狀態，傳統準級聯結構因電晶體QL而導致的大控制損耗及反向恢復損耗問題均被消除。
【0187】
在第四時段（時間點t8~t10）內，於第九時間點t8至第十時間點t9之間，控制常通式開關101b關斷，且於第十時間點t9至第十一時間點t10之間，控制常通式開關101b導通。
【0188】
具體而言，於時間點t8~t9，藉由檢測到輸入電源關斷或者電路不應該繼續高頻工作後，將切換信號EN及跨壓VGSL的信號重新設置為關斷電晶體QL及“不能”控制單元制單元105和控制單元107。由於電壓源Vcc仍有一定工作能力，可以回應關斷信號，使得電晶體Q1、電晶體Q2、電晶體QL同時處於關斷的狀態，並同時分擔電壓源Vbus。
【0189】
此外，於時間點t9~t10，電壓源Vcc不再有能力持續，控制單元105和控制單元107不工作，電晶體Q2重新回到導通的狀態，電晶體Q1重新被電晶體QL控制以協助關斷。
【0190】
在第五時段（時間點t10~t11）內，控制常通式開關101b導通。
【0191】
具體而言，於時間點t10以後，由於電壓源Vbus電壓低於電晶體Q1的電壓閥值，電晶體Q1也處於導通的狀態，所有電壓源Vbus直接降至電晶體QL之上，直至為零，恢復到電源上電之前的狀態。
【0192】
如第3E圖的所示，本發明用於橋式電路時，各時序的保障非常重要。因此，為了降低時序控制的難度，氮化鎵元件的驅動能力建立應當在儘量短的時間內完成。此外，由於期望氮化鎵元件應用於高頻工作的情況下，意味著高的du/dt，傳統的自舉供電不光在時序上難以保證驅動電源的快速建立，也難以抵抗高的du/dt。因此，若要更好發揮本發明，上橋臂電晶體Q2，應當選擇使用變壓器同時傳遞能量和信號的驅動電路，可以在信號的第一周就建立驅動能力。這類由變壓器驅動的驅動電路本身很普及，並無特殊之處，這裏就不再累述。為了橋臂電路工作一致性，下橋臂電晶體Q1也由變壓器驅動為優。
【0193】
於一實施例中，控制方法200更可應用於如第2B圖所示的功率電路100b。
【0194】
舉例而言，電晶體Q1為高壓常通元件，電晶體QL為低壓常閉式元件，電晶體Q1與電晶體QL串聯連接。控制訊號連接到電晶體QL的閘極與源極之間，可以控制電晶體QL的導通和關斷。控制單元105通過第二開關單元S2連接到電晶體Q1的源極。
【0195】
第一開關單元S1連接到電晶體Q1的閘極與電晶體QL的源極之間。第一開關單元S1的導通和關斷可以受切換信號EN控制，也可以不受切換信號EN控制。第二開關單元S2可以受控制單元105和切換信號EN同時控制，也可以只受控制單元105的控制。其中，電晶體QL的耐壓低於電晶體Q1的耐壓的50%。第一開關單元S1及第二開關單元S2至少包含一個主動或者被動開關元件。
【0196】
請一併參照第2B圖及第3E圖。具體而言，於時間點t0~t1，控制單元105的輸出信號均為零伏特。
【0197】
於時間點t1~t2，設置切換信號EN為關斷信號，第一開關單元S1接收切換信號EN而導通，第二開關單元S2受切換信號EN及驅動信號的控制關斷。因為切換信號EN為關斷信號，電晶體QL處於關斷狀態。因為第二開關單元S2關斷，故電晶體Q1不受控制單元105控制。
【0198】
由於第一開關單元S1導通，電晶體Q1的閘極透過源極與電晶體QL的源極電性連接而使得跨壓VGS1為一負電壓。此時，電壓源Vbus較小，電晶體Q1的跨壓VGS1的負電壓大於電晶體Q1的電壓閥值，使得電晶體Q1為導通狀態。
【0199】
於時間點t2~t3，設置切換信號EN為關斷信號，第一開關單元S1受切換信號EN的控制而導通，且第二開關單元S2受切換信號EN及驅動信號的控制而關斷。因切換信號EN為關斷信號，電晶體QL處於關斷狀態。因為第二開關單元S2關斷，故電晶體Q1不受控制單元105控制。因為第一開關單元S1導通，電晶體Q1的閘極透過源極與電晶體QL的源極電性連接而使得VGS1為一負電壓。
【0200】
此外，電壓源Vbus的電位一直增加，電晶體Q1的跨壓VGS1被穩定在電晶體Q1的電壓閥值上，使得電晶體Q1為關斷狀態。電晶體QL的汲極與源極之間的電壓穩定為電壓閥值，使得電晶體Q1的汲極與源極之間承受的電壓等於施加到電晶體Q1的汲極與電晶體QL的源極之間電壓減去電晶體Q1的電壓閥值，進而保證相對低壓元件不會承受高壓。
【0201】
於時間點t2~t4，電壓源Vcc根據實際設計狀況，在時間點t2~t3或者時間點t3~t4之間合適的時刻建立。
【0202】
於時刻t4~t6，電壓源Vcc建立後，控制單元105即有能力發出關斷信號給電晶體Q1。第二開關單元S2受控制單元105控制而導通。控制單元105發出的控制信號加在電晶體Q1的閘極與源極之間。因此，控制單元105發出的控制信號的絕對值要大於電晶體Q1的電壓閥值，故電晶體Q1完全關斷。需說明的是，電壓源Vcc為控制單元105的供電電壓源。
【0203】
於時間點t6~t8，將切換信號EN設置為導通信號，使得電晶體QL處於常通的狀態。第一開關單元S1關斷，第二開關單元S2導通，控制單元105依電路工作需要輸出導通或者關斷信號給電晶體QL。
【0204】
於時間點t8~t9，藉由檢測輸入電源關斷或者電路不應該繼續高頻工作，將切換信號EN置為關斷信號。由於電壓源Vcc仍有一定工作能力，控制單元105仍可以輸出關斷信號。第二開關單元S2受控制單元105信號控制而導通，使得電晶體Q1關斷。第一開關單元S1受控制信號控制導通。
【0205】
於時間點t9~t10，電壓源Vcc逐漸降為零伏特，將切換信號EN設置為關斷信號，使得第二開關單元S2受控制單元105的控制信號而關斷及第一開關單元S1受控制單元105的控制信號而導通。此時，電晶體QL處於關斷狀態，電晶體Q1的跨壓VGS1維持在電晶體Q1的電壓閥值，使得電晶體Q1處於關斷狀態。
【0206】
於時間點t10以後，切換信號EN設置為關斷信號，第二開關單元S2為關斷，第一開關單元S1為導通。電晶體Q1的跨壓VGS1由電晶體Q1的電壓閥值慢慢增大，電晶體Q1處於導通狀態，而電晶體QL處於關斷狀態。
【0207】
請參照第4A圖，第4A圖是依據本發明實施例繪示的一種電源系統300的示意圖。
【0208】
如第4A圖所示，電源系統300包含變換單元301、電壓調整單元303。變換單元301包含一輸入端及一輸出端。變換單元301的輸入端用以電性耦接一輸入電源Vin，變換單元301可為整流單元，也可為逆變單元。電壓調整單元303包含一輸入端及一輸出端。電壓調整單元303的輸入端電性耦接至變換單元301的輸出端。電壓調整單元303的輸出端用以電性耦接負載305。
【0209】
此外，輸入電源Vin經過變換單元301，連接至電壓調整單元303，電壓調整單元303根據負載305的需要將接收到的電壓進行大小或者信號形狀的調整，以輸出一定的電壓供負載305使用。負載305可以是直流負載，也可以是交流負載，且變換單元301包含了至少一個上述實施例中所示的準級聯功率單元。
【0210】
第4B圖為根據本發明第十二實施例繪示一種準級聯功率單元310b的示意圖。上述變換單元301可包含準級聯功率單元310b。如第4B圖所示，準級聯功率單元310b包含電晶體Q1、電晶體QL及控制單元105。電晶體QL以串聯方式電性耦接至電晶體Q1。
【0211】
於本實施例中，控制單元105包含第一開關單元S1及第二開關單元S2，即第一開關單元S1及第二開關單元S2是整合於控制單元105中。控制單元105包含一第一端P1、一第二端P2、一第三端P3及一第四端P4，並用以分別獨立控制電晶體Q1及電晶體QL。控制單元105的第一端P1電性耦接至電晶體QL的閘極，控制單元105的第三端P3電性耦接至常通式開關QL的閘極。
【0212】
其次，電晶體Q1的源極與電晶體QL的汲極電性耦接，且電晶體Q1的汲極與電晶體QL的源極用以連接至一外部電路。控制單元105用以輸出控制信號以控制電晶體QL及電晶體Q1的閘極與源極之間的電壓，據以實現控制電晶體QL及電晶體Q1導通及關斷。
【0213】
當準級聯功率單元310b需要長期關斷時，即希望電晶體Q1於較長時間承受高壓阻斷，控制單元105輸出切換信號EN使電晶體QL關斷。當準級聯功率單元310b需要運作時，控制單元105輸出切換信號EN使電晶體QL一直處於導通的狀態。
【0214】
此外，常通式開關101可以是氮化鎵元件，也可以是碳化矽等其他寬禁帶半導體材元件。常閉式開關一般為矽元件。在某些情況下，常通式開關101接收控制單元105控制。如第4C圖所示，第4C圖為根據本發明第十三實施例繪示一種功率電路320的示意圖。功率電路320的控制單元105輸出驅動信號以控制電晶體Q1。
【0215】
第4D圖為根據本發明第十四實施例繪示一種準級聯功率單元310d的示意圖。準級聯功率單元310d可應用於前述變換單元301。如第4D圖所示，與第4B圖不同之處在於，準級聯功率單元310d除了包含電晶體Q1、電晶體QL、控制單元105以外更包含電容器C1，其中電容器C1與電晶體QL並聯耦接。
【0216】
舉例而言，當準級聯功率單元310d運作時，電晶體QL始終處於導通的狀態，因此可以在電晶體QL的汲極和源極之間並聯電容器C1來降低電晶體QL所帶來的回路電感。需說明的是，準級聯功率單元310d可以包含至少一個電容器C1，或者是多數個電容器C1，更可以用多個電容器C1以串聯、並聯或串並聯方式組合。此外，電容器C1為外加電容器，不是電晶體QL的寄生電容。
【0217】
第4E圖為根據本發明第十五實施例繪示一種準級聯功率單元310e的示意圖。準級聯功率單元310e可應用於前述變換單元301。如第4E圖所示，與第4D圖不同之處在於，準級聯功率單元310e除了包含電晶體Q1、電晶體QL、控制單元105、電容器C1以外更包含二極體D1。二極體D1的陰極電性耦接至電晶體QL的源極。第4E圖所示電路結構可應用於降壓（Buck）電路。
【0218】
第4F圖為根據第4A圖繪示一種電源系統300的電路示意圖。如第4F圖所示，電壓調整單元303包含電容器C2及電感器L1。電容器C2與負載L1並聯耦接，且電感器L1電性耦接於電容器C2和電晶體QL的源極之間。當輸入電源Vin連接至電源系統300的變換單元301時，變換單元301將輸入電源Vin作轉換而輸出轉換後的電壓，而轉換後的電壓由電感器L1及電容器C2組成的電壓調整單元303作調整，且電壓調整單元303輸出調整後的電壓到負載305。
【0219】
第4G圖為根據本發明第十六實施例繪示一種變換單元301的示意圖。如第4G圖所示，變換單元301可包含兩個準級聯功率單元串聯的橋式電路，且可進一步在電晶體QL1及電晶體QL2的兩端分別以並聯方式電性耦接電容器C1及電容器C2，據此降低回路電感。
【0220】
舉例而言，電壓源Vbus用以提供輸入電源Vin，輸入電容器Cin為電壓源Vbus的退耦電容，半橋電路包含了準級聯功率單元311a及準級聯功率單元311b。電容器C1以並聯方式電性耦接至電晶體QL1的汲極和源極之間。另一方面，電容器C2以並聯方式電性耦接至電晶體QL2的汲極和源極之間。兩個準級聯結構串聯於一共節點FA，共節點FA用以與外部電路連接。
【0221】
此外，在半橋電路的應用中，電晶體QL1的源極或汲極可作為另外一個連接共節點，用以連接到外部電路。電容器C1並聯電晶體QL1的源極及汲極，為了有實際效果，電容器C1的電容量應該符合尖峰抑制的要求，其電容量應當大於電晶體QL1的源極及汲極之間的寄生電容10倍為最佳。此外，電容器C2的電容量亦可大於電晶體QL2的源極及汲極之間的寄生電容的10倍。
【0222】
第4H圖為根據本發明第十七實施例繪示一種變換單元301的示意圖。如第4H圖所示，與第4G圖不同之處在於，變換單元301中除了可以在準級聯結構311d中的電晶體QL2兩端以並聯方式電性耦接電容器C2以外，更可以電性耦接電容器C1於電晶體Q2的汲極及電晶體Q1的源極。具體而言，電容器C1具有第一端及第二端，電容器C1的第一端電性耦接至電晶體QL1的汲極，電容器C1的第二端電性耦接至電晶體Q2的汲極。需說明的是，電容器C1係以串聯方式電性耦接至電容器Cin，於此情況下，串聯的電容器C1及電容器Cin電性耦接於電晶體QL1的汲極和源極之間。
【0223】
第4I圖為根據本發明第十八實施例繪示一種變換單元301的示意圖。如第4I圖所示，與第4H圖不同之處在於，變換單元301的橋式結構包含一個準級聯結構311c和一個常通式開關101a串聯，其中準級聯結構311c包含電晶體Q1及電晶體QL，且常通式開關101a包含電晶體Q2。電容器C1以並聯方式電性耦接至級聯結構311c中電晶體QL的汲極和源極之間。電容器Cin為電壓源Vbus的退耦電容。電晶體Q2以串聯方式電性耦接至電晶體Q1。電晶體Q2與電晶體Q1及電晶體QL形成一半橋電路。電晶體Q2的源極與電晶體Q1的汲極電性耦接於共節點FA點，再由共節點FA連接到外部電路。在半橋電路的應用中，電晶體QL的源極或汲極可作為另外一個連接共節點，用以連接到外部電路。
【0224】
第4J圖為根據本發明第十九實施例繪示一種變換單元301的示意圖。如第4J圖所示，與第4I圖不同之處在於，變換單元301中的電容器C1可與電容器Cin串聯後，再並聯至電晶體QL的汲極及源極之間。具體而言，在電壓源Vbus供電時，電容器C1的初始態為低電壓，而電晶體QL處於關斷的狀態。在電壓源Vbus的電壓上升時，電容器C1的等效阻抗小於電晶體QL的關斷阻抗，電壓源Vbus的電壓會降在電晶體QL上，導致電晶體QL過壓危險。因此，上述電容器C1的電容量應當適可而止，不宜過大，如在10微法拉（uF）以下為佳，其容量只要保證電路高頻工作時，其上的電壓紋動小於總電壓的1%即可。同時，第4H圖中的電容器C1的電容量取值也適用同樣的範圍。此外，可應用下述第4K～4M圖所示實施例來避免上述情形發生。
【0225】
第4K圖為根據本發明第二十實施例繪示一種變換單元301的示意圖。如第4K圖所示，與第4J圖不同之處在於，變換單元301更包含穩壓箝位裝置ZQL，且穩壓箝位裝置ZQL並聯電晶體QL。具體而言，穩壓箝位裝置ZQL可對電晶體QL進行過壓保護，即當電壓升到某一個值時，進行電壓箝位，將電晶體QL的電壓限制在一個安全值以內。換句話說，藉由穩壓箝位裝置ZQL協助電晶體QL工作在可靠的電壓下。
【0226】
然而，由於穩壓箝位元元裝置ZQL需要具備一定的電流耐受力，這樣會增加成本。因此，也可以通過控制電路，將電晶體QL控制在一定電壓下，並即時檢測電晶體QL 的汲極和源極之間的跨壓VDSL。當跨壓VDSL電壓高於某一個值時，即提供控制信號給電晶體QL的閘極，使其導通而將跨壓VDSL穩定在一特定值內。
【0227】
第4L圖為根據本發明第二十一實施例繪示一種變換單元301的示意圖。如第4L圖所示，與4K圖不同之處在於穩壓箝位裝置ZQL電性耦接電晶體QL的閘極及汲極。舉例而言，當準級聯功率單元310的電壓上升時，電晶體QL 的汲極和源極之間的跨壓VDSL會自動箝位在穩壓箝位裝置ZQL的穩壓值加上電晶體QL的驅動電壓閥值。
【0228】
第4M圖為根據本發明第二十二實施例繪示一種變換單元301的示意圖。如第4M圖所示，與第4L圖不同之處在於，變換單元301更包含電容器C2。電容器C2具有第一端及第二端，且電容器C2並聯耦接電晶體QL的第一端及第二端。變換單元301中的電晶體QL以並聯方式電性耦接至電容器C2，使得電容器C2與電容器Cin分壓後，電晶體QL的電壓降可處於安全範圍。只要保證並聯的電容器C2的電容值與電容器C1相匹配，就可以保證電晶體QL的安全。
【0229】
舉例而言，假設QL的最高工作電壓為VdsQLmax，那麼保證電容器C2的電容值大於電壓源Vbus減去電晶體QL的最高工作電壓VdsQLmax除上電晶體QL的最高工作電壓VdsQLmax再乘上電容器C1的電容值，即C2>((Vbus-VdsQLmax)/ VdsQLmax)*C1。當然，電容器C1未必是直接以並聯的方式電性耦接，具有等效分壓效果均可。
【0230】
第4N圖為根據本發明第二十三實施例繪示一種變換單元301的示意圖。如第4N圖所示，與第4J圖不同之處在於，變換單元301更包含開關QS1，開關QS1電性耦接於電晶體Q2的閘極與電壓源Vs之間。準級聯功率單元310包含電壓源Vs，電壓源Vs通過開關QS1接至電晶體Q1的閘極。當切換信號EN控制電晶體QL，並使電晶體QL處於關斷的狀態時，開關QS1則被控制信號ENV控制為導通的狀態。
【0231】
相反地，當切換信號EN控制電晶體QL，並使電晶體QL處於導通的狀態時，開關QS1則被控制信號ENV控制為關斷。於操作上，主要是藉由利用共節點FA對地的高電壓來關斷電晶體Q2。此外，若電壓源Vs等於零伏特，則相當於電壓源Vs處於短路狀態。若電壓源Vs增大，則更利於關斷電晶體Q2。
【0232】
第4O圖為根據本發明第二十四實施例繪示一種變換單元301的示意圖。如第4O圖所示，與第4J圖不同之處在於，變換單元301包含全橋電路，其中一橋臂是由兩常通開關組成。具體而言，電晶體Q3及電晶體Q4串聯耦接，電晶體Q3的汲極電性耦接電晶體Q4的源極於共節點FB。共節點FB及共節點FA可一起連接到外部電路。控制單元109用以控制電晶體Q3的閘極至源極之間的電位，控制單元111用以控制電晶體Q4的閘極至源極之間的電位。
【0233】
於操作上，兩個橋臂各自只需一個電晶體處於關閉的狀態，即可保證安全。電晶體QL的汲極與源極之間的跨壓VDSL會因為四個電晶體Q1、Q2、Q3、Q4處於導通的狀態而上升。假設因為元件一致性的原因，電晶體Q1及電晶體Q3 對應的關斷閘極電壓分別是-25伏特和-30伏特。那麼，當電晶體QL的跨壓VDSL上升到25伏特時，電晶體Q1因閘極電壓為-25V而關斷。但由於電晶體Q3及電晶體Q4仍處於導通的狀態，跨壓VDSL會繼續上升至30伏特，電晶體Q3如上述原因而關斷。據此，可使電路穩定，即完成由低壓元件保護多個橋臂的功能。此外，亦可以在電路中加入電容器C1等退耦電容來有效降低回路電感。
【0234】
請參照第5A圖，第5A圖為根據本發明第二十五實施例繪示一種功率電路（如第2F圖所示）的封裝結構400的剖面圖。
【0235】
在本實施例中，封裝結構400包含第一常閉式開關SD1、第二常閉式開關SD2及常通式開關101。第一常閉式開關SD1包含源極S、汲極D及閘極G，其中第一常閉式開關SD1的汲極D、源極S及閘極G分別為第一常閉式開關SD1的第一端、一第二端及一控制端，且第一常閉式開關SD1的汲極D形成一第一接腳。第二常閉式開關SD2包含源極S、汲極D及閘極G，其中第二常閉式開關SD2的汲極D、源極S及閘極G分別為第二常閉式開關SD2的第一端、一第二端及一控制端，且第二常閉式開關SD2的源極S電性耦接第一常閉式開關SD1的汲極D。第二常閉式開關SD2的閘極G電性耦接第一常閉式開關SD1的閘極G以形成一第二接腳，且第二常閉式開關SD2汲極D的源極S形成一第三接腳。
【0236】
此外，常通式開關101與第一常閉式開關SD1和第二常閉式開關SD2集成。常通式開關101包含一源極S、一汲極D及一閘極G，其中常通式開關101的汲極D、源極S及閘極G分別為常通式開關101的第一端、一第二端及一控制端，且常通式開關101的閘極G電性耦接第二常閉式開關SD2的汲極D。常通式開關101的源極S電性耦接第一常閉式開關SD1的汲極D以形成一第四接腳，且常通式開關101的汲極D形成一第五接腳。上述第一接腳、第二接腳及第三接腳分別用以接收一控制信號，且上述第四接腳及第五接腳用以與一外部電路連接。
【0237】
如第5A圖所示，第一常閉式開關SD1及第二常閉式開關SD2集成於晶片413，且常通式開關101集成於晶片411。據此，將晶片411及晶片413集成於一個封裝結構中可以大幅降低驅動回路的驅動感抗。
【0238】
需說明的是，第一常閉式開關SD1與第二常閉式開關SD2可以組成一圖騰柱（totem pole）結構。此外，常通式開關101可包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）,但本發明並不以此為限。
【0239】
由於第5A圖的封裝結構與第5B~5F圖的封裝結構近似，以下將僅描述第5A圖的實施例與第5B~5F圖的實施例之間的差異。
【0240】
請參照第5B圖是根據本發明第二十六實施例繪示的一種功率電路的封裝結構400的剖面圖。如第5B圖所示，與第5A圖不同之處在於，晶片413是堆疊於晶片411上。如此一來，可避免晶片411及晶片413擺放空隙所帶來的回路影響。
【0241】
請參照第5C圖是根據本發明第二十七實施例繪示的一種功率電路的封裝結構400的剖面圖。如第5C圖所示，與第5B圖不同之處在於，封裝結構400更包含電容器CVDD。電容器CVDD是堆疊於晶片413上。如此一來，可使圖騰柱的回路影響有效降低。
【0242】
請參照第5D圖是根據本發明第二十八實施例繪示的一種功率電路的封裝結構400的剖面圖。如第5D圖所示，與第5A圖不同之處在於，第一常閉式開關SD1與第二常閉式開關SD2集成一半導體結構，且上述半導體結構與常通式開關101集成於同一集成電路晶片上。
【0243】
請參照第5E圖是根據本發明第二十九實施例繪示的一種功率電路的封裝結構400的剖面圖。如第5E圖所示，與第5D圖不同之處在於，上述半導體結構包含碳化矽（SiC）電晶體、矽（Si）電晶體或氮化鎵（GaN）電晶體。如此一來，可以與常通式開關101的晶片411使用同一晶片，並在上面分別製作矽（Si）驅動圖騰柱的組合體，或者是常閉式寬禁帶材料（例如：碳化矽或氮化鎵）的圖騰柱的組合體。
【0244】
請參照第5F圖是根據本發明第三十實施例繪示的一種功率電路的封裝結構400的剖面圖。如第5F圖所示，與第5E圖不同之處在於，封裝結構400更包含電容器CVDD，且電容器CVDD是堆疊於上述半導體結構上。如此一來，可實現較優的驅動性能，使得氮化鎵元件發揮較好的高頻特性。
【0245】
由上可知，前述第5D圖～第5F圖所示實施例可藉由半導體結構生產來實現，而無需封裝結構來支持。
【0246】
簡言之，上述圖騰柱可直接與常通式開關101集成於一個封裝結構中，或者堆疊在其之上，甚至直接在常通式開關101同一晶片上集成常閉式開關SD1、SD2的圖騰柱。將圖騰柱組合體和被控制的常通式開關101的氮化鎵晶片集成在一個封裝體之中，以降低驅動回路的驅動感抗。此外，亦將組合體直接堆疊在被控制的常通式開關101的氮化鎵晶片之上，可以避免兩個晶片擺放空隙帶來的驅動回路的驅動感抗。另外，更可將組合體上方再堆疊電容器CVDD，使得圖騰柱的驅動回路的驅動感抗有效地降低。
【0247】
請參照第6A圖，第6A圖是根據本發明第三十一實施例繪示的一種功率電路500的示意圖。
【0248】
對於傳統串聯結構和未經優化的準級聯結構組成的橋臂而言，由於兩個平面型的氮化鎵電晶體之間總是有矽電晶體存在，使得在封裝上必須處理不同工藝形成的元件之間的連結。因此，造成封裝難度和封裝連結所帶來的成本、損耗及電感等問題。藉由上述實施例對準級聯結構電路的一再優化，在眾多應用實施例中，橋臂為兩個氮化鎵元件串聯，並允許直接與退偶電容形成最短回路而無其他元件穿插於其中。
【0249】
如第6A圖所示，功率電路500包含一常通式開關101b（即，電晶體Q2）、常通式開關101a（即，電晶體Q1）和常閉式開關103（即，電晶體QL）構成的準級聯結構及電容器C1。常通式開關101a包含第一端Q1P1、第二端Q1P2及控制端Q1P3，常通式開關101a和常閉式開關103串聯連接構成準級聯結構。常通式開關101b包含第一端Q2P1、第二端Q2P2及控制端Q2P3。常通式開關101b的第二端Q2P2電性耦接至常通式開關101a的第一Q1P1。此外，電容器C1包含一第一端及一第二端。電容器C1的第一端電性耦接至常通式開關101b的第一端Q2P1，且電容器C1的第二端電性耦接至常通式開關101a的第二端Q1P2。
【0250】
由常閉式開關103和常通式開關101a組成的準級聯結構與常通式開關101b串聯，組成一個橋臂，常通式開關101b的第二端Q2P2和常通式開關101a的第一端Q1P1連接於共節點FA，共節點FA與外部電路相連。在半橋電路的應用中，常閉式開關103的源極SL或漏極DL可作為另外一個連接點，連接到外部電路上。藉由上述實施例對準級聯電路的一再優化，橋臂中直接有兩個氮化鎵常通式開關串聯，並允許直接與一退偶電容形成最短回路而無其他器件穿插其中。
【0251】
請參照第6B圖，第6B圖為根據第6A圖繪示的一種功率電路500的封裝結構的剖面圖。
【0252】
於本實施例中，如第6B圖所示，功率電路500的常通式開關101a及常通式開關101b緊鄰配置並集成於一集成電路晶片511中。常通式開關101a及常通式開關101b分別包含電晶體Q1及電晶體Q2，常通式開關101b的控制端Q2P3形成一第一接腳，常通式開關101a的第一端Q1P1電性耦接至常通式開關101b的第二端Q2P2以形成一第二接腳，常通式開關101a的控制端Q1P3形成一第三接腳，電容器C1的第一端電性耦接至常通式開關101b的第一端Q2P1以形成一第四接腳，電容器C1的第二端電性耦接至常通式開關101a的第二端Q1P2以形成一第五接腳。上述第一接腳及第三接腳分別用以接收第一控制信號及第二控制信號，且上述第二接腳、第四接腳及第五接腳用以與一外部電路連接。
【0253】
此外，電晶體QL和電晶體Q1組成的準級聯結構與電晶體Q2串聯，組成一個橋臂。電容器C1的一端與電晶體Q2的汲極D22電性耦接，電容器C1的另一端與電晶體Q1的源極S11電性耦接。電晶體Q2的源極S22與電晶體Q1的汲極D11連接於共節點FA，其中共節點FA與外部電路相連。此外，在半橋線路的應用中，電晶體QL的源極SL或汲極DL可作為另外一個連接共節點，用以連接到外部電路上。
【0254】
舉例而言，由於氮化鎵元件是平面型結構，因此橋臂中的氮化鎵元件可以被製做於一個晶片中，且兩者相鄰分佈。此外，可將電晶體Q2的源極及電晶體Q1的汲極直接電性耦接，並整合成共節點FA，使得兩者相連以形成幾乎為零的電感。
【0255】
其次，電容器C1是堆疊於集成電路晶片511上並與集成電路晶片511緊鄰集成。舉例而言，電容器C1可就近放置於集成電路晶片511中，電容器C1的第一端直接與電晶體Q2的汲極電性耦接，即形成第四接腳連接電壓源Vbus，使得相連形成的電感也幾乎為零。類似地，電晶體Q1的源極與電容器C1的第二端電性耦接，即形成第五接腳連接電壓源VSS，其相連形成的電感也幾乎為零。因此電晶體Q1、電晶體Q2 與電容器C1形成的回路影響可以是非常的小。
【0256】
請參照第6C圖，第6C圖為根據第6A圖繪示的一種功率電路500封裝的俯視圖。
【0257】
於一實施例中，若電容器C1直接緊置於晶片的上方，則可以實現非常小的回路影響。此回路影響甚至可小於nH級別，使得集成元件的適用頻率範圍可以提升到1000000（1M）HZ級以上甚至10000000（10M）HZ級以上。不難理解，若將晶片佈線成更多小回路單元後再並聯，則可以成倍地進一步降低回路電感，進一步提升頻率範圍，甚至達到100000000（100M）HZ級別。
【0258】
此外，寬禁帶半導體（例如：氮化鎵或碳化矽）的高頻特性的真正實現，提供了具體可行性。需說明的是，雖然集成方案也適用於常閉式寬禁帶半導體組成的橋臂應用，但正由於本發明對前面常通式元件的不斷優化使用，才使得封裝方式得以應用於常通式元件。並且，由於優化使得兩個器件在同一晶片上，既減少了切割、打線等製造成本，更提升了可靠性，也確保了兩個寬禁帶半導體器件的平整度尺寸精確度。此外，可更容易地自動化高精度貼裝電容，並得到非常高的一致性，為元件的應用提供了高性能的同時也提供了高便利性。
【0259】
其次，晶片級集成的尺寸非常小。舉例而言，當應用於1500瓦特（W）的LLC半橋電路時，其尺寸可小於0.5公分（cm）乘1公分，遠遠小於1公分乘1.5公分的TO-220封裝，更何況傳統串聯結構至少需要兩個TO-220。因此，準級聯結構相對串聯結構的尺寸不到其六分之一，故可進一步提升其在高功率密度場合的競爭力。
【0260】
不難理解，上述封裝思路很容易被拓展至多橋臂集成或者多電平橋臂的集成。請參照第6D圖，第6D圖為根據本發明第三十二實施例繪示的一種功率電路510的示意圖。相較第6A圖所繪示的功率電路500，第6D圖所繪示的功率電路510更包含常通式開關101c及常通式開關101d，以下將僅描述第6D圖的實施例與第6A圖的實施例之間的差異。
【0261】
具體而言，常通式開關101d包含第一端Q4P1、第二端Q4P2及控制端Q4P3。且常通式開關101d的第一端Q4P1與常通式開關101b的第一端Q1P1電性耦接。
【0262】
常通式開關101c包含第一端Q3P1、第二端Q3P2及控制端Q3P3。常通式開關101c的第一端Q3P1電性耦接至常通式開關101d的第二端Q4P2。常通式開關101c的第二端Q3P2與常通式開關101a的第二端Q2P2電性耦接。
【0263】
換句話說，第6D圖是以第6A圖為基礎更增加了一組由兩個電晶體Q3和電晶體Q4串聯組成的橋臂，電晶體Q3的汲極與電晶體Q4的源極連接於一共節點FB，電晶體Q4的汲極與電晶體Q2的汲極電性耦接。電晶體Q3的源極與電晶體Q1的源極電性耦接，再由共節點FB及共節點FA連接到外部電路。全橋電路的四顆元件同樣可以設置於一個晶片中，藉由類似於單橋臂的方式來進行集成，且更多橋臂和多電平橋臂等思路的方式雷同，故於此不再贅述。
【0264】
請參照第6E圖，第6E圖為根據第6D圖繪示的一種功率電路510的封裝結構的剖面圖。
【0265】
於一實施例中，常通式開關101c及常通式開關101d相鄰配置，並集成於集成電路晶片511中，常通式開關101c的控制端Q3P3及常通式開關101d的控制端Q4P3分別形成第八接腳及第六接腳，共節點FB形成第七接腳，常通式開關101d的第一端Q4P1連接於第四接腳，常通式開關101c的第二端Q3P2連接於第五接腳，且上述第六接腳及第八接腳分別用以接收第三控制信號及第四控制信號。此外，電容器C1是堆疊於集成電路晶片511上並與集成電路晶片511緊鄰集成。
【0266】
需說明的是，集成電路晶片511包含矽（Si）基板或碳化矽（SiC）基板，且矽（Si）基板或碳化矽（SiC）基板與第四接腳、第五接腳或一接地端電性耦接，然不以此為限。
【0267】
舉例而言，為了使得寬禁帶半導體的特性更加優秀，上述封裝中，集成電路晶片511的矽基板（也可以是碳化矽基板等）被耦接於電壓源Vbus、電壓源VSS或者是接地端（GND）等近地點之一，以保證寬禁帶半導體的內部工作電場最優化。
【0268】
請參照第6F圖，第6F圖為根據第6D圖繪示一種功率電路510封裝的俯視圖。如第6F圖所示，電容器C1是設置於電晶體Q1、電晶體Q2、電晶體Q3及電晶體Q4之間。
【0269】
請參考第6G圖，第6G圖是根據第6D圖繪示的一種功率電路510的封裝結構的剖面圖。
【0270】
於本實施例中，與第6D圖不同之處在於，第6G圖的封裝結構更包常閉式開關SD1及常閉式開關SD2，常閉式開關SD1及常閉式開關SD2的連接關係和前述相同，故於此不再贅述。
【0271】
如第6G圖所示，常閉式開關SD1與常閉式開關SD2集成於半導體結構513，且半導體結構513集成於集成電路晶片511中。
【0272】
因此，藉由將常閉式開關SD1、常閉式開關SD2、電晶體Q1、電晶體Q2及電容器C1集成在一起以得到更優的頻率特性。
【0273】
請參考第6H圖，第6H圖是以第6G圖的封裝結構為基礎將電容器CVDD堆疊於半導體結構513上。
【0274】
具體而言，與第6G圖不同之處在於，第6H圖的封裝結構更包含電容器CVDD。藉由將常閉式開關SD1及常閉式開關SD2中的電容器CVDD集成在一起以得到更優的頻率特性。
【0275】
需說明的是，常通式開關101a、常通式開關101b、常通式開關101c及常通式開關101d中任一者可以為碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET），但不以此為限。
【0276】
由上述各實施例的說明可知，本發明提供一相對低壓的常閉式開關，以協助至少一相對高壓的常通式開關在無控制信號時，確實地被阻斷，而且在控制信號工作時，僅高壓的常通式開關進行高頻地開關工作，並使相對低壓的常閉式開關保持導通狀態，藉此解決控制損耗增大、回路電感增大、反向恢復損秏增大及氮化鎵元件特性被限制等問題。此外，本發明更可用以提升電源變換器功率密度或效率以獲得更佳的電性能、高頻性能與可靠性。其次，本發明可充分的使用元件的特性，所採用封裝方案在使用上非常方便，且非常有利於提高變換器功率密度或效率，因此適合用以提升電源變換器的整體性能。
【0277】
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100a‧‧‧功率電路
110a‧‧‧準級聯功率單元
101‧‧‧常通式開關
103‧‧‧常閉式開關
105‧‧‧控制單元
Q1、QL‧‧‧電晶體
S1‧‧‧第一開關單元
S2‧‧‧第二開關單元
P1‧‧‧第一端
P2‧‧‧第二端
P3‧‧‧第三端
P4‧‧‧第四端
Q1P1、QLP1‧‧‧第一端
Q1P2、QLP2‧‧‧第二端
Q1P3、QLP3‧‧‧第三端
Vcc‧‧‧電壓源

Claims (69)

  1. 【第1項】
    一種功率電路，包含：
    一第一準級聯功率單元，包含：
    一常通式開關，包含一第一端、一第二端及一控制端；
    一常閉式開關，以串聯方式電性耦接至該常通式開關，包含一第一端、一第二端及一控制端；
    一控制單元，包含一第一端、一第二端、一第三端及一第四端，其中該控制單元的該第一端電性耦接至該常閉式開關的該控制端，該控制單元的該第三端電性耦接至該常通式開關的該控制端；
    一第一開關單元，包含一第一端及一第二端，其中該第一開關單元的該第一端電性耦接至該常通式開關的該控制端，該第一開關單元的該第二端電性耦接至該常閉式開關的該第二端；以及
    一第二開關單元，包含一第一端及一控制端，其中該第二開關單元的該控制端電性耦接至該控制單元的該第二端，該第二開關單元的該第一端電性耦接至該常通式開關的該第二端。
  2. 【第2項】
    如請求項1所述的功率電路，其中該第一開關單元更包括一控制端，該控制端電性耦接至該控制單元的該第一端以接收該控制單元傳送的一切換信號。
  3. 【第3項】
    如請求項1所述的功率電路，其中該控制單元包含一第一控制器及一第二控制器，該第一控制器包含一第一端及一第二端，該第二控制器包含一第一端及一第二端，該第一控制器的該第一端及該第二端分別為該控制單元的該第一端及該第四端，該第二控制器的該第一端為該控制單元的該第三端、該第二控制器的第二端為該控制單元的該第二端。
  4. 【第4項】
    如請求項1所述的功率電路，其中該第一開關單元為一二極體，該第一開關單元的該第一端為該二極體的陽極，該第一開關單元的該第二端為該二極體的陰極。
  5. 【第5項】
    如請求項1所述的功率電路，更包含：
    一電阻器，電性耦接於該常閉式開關的該控制端及該第二端之間。
  6. 【第6項】
    如請求項5所述的功率電路，其中該電阻器的阻值介於100歐姆與1000000歐姆之間。
  7. 【第7項】
    如請求項1所述的功率電路，更包含：
    一二極體，其中該二極體的陽極電性耦接該控制單元，該二極體的陰極電性耦接該常通式開關的第二端。
  8. 【第8項】
    如請求項1所述的功率電路，其中該第二開關單元更包括一第二控制端，該第二控制端電性耦接至該控制單元的該第一端以接收該控制單元傳送的一切換信號。
  9. 【第9項】
    如請求項8所述的功率電路，其中該第二開關單元包括一第一常閉式開關、一第二常閉式開關、一第三常閉式開關及一電壓源，該第一常閉式開關、該第二常閉式開關和該第三常閉式開關中每一者包含一第一端、一第二端及一控制端，該第三常閉式開關的該控制端自該控制單元的第一端接收該切換信號，該第一常閉式開關的該控制端及該第二常閉式開關的該控制端自該控制單元的第二端接收一驅動信號，其中該電壓源的負極電性耦接至該控制單元的該第三端，該電壓源的正極電性耦接至該第一常閉式開關的該第二端。
  10. 【第10項】
    如請求項1所述的功率電路，其中該第二開關單元包含一第一常閉式開關、一第二常閉式開關、一電阻器、一電容器及一二極體，該第一常閉式開關及該第二常閉式開關中每一者包含一第一端、一第二端及一控制端，該電阻器電性耦接於該控制單元的該第二端與該第三端之間，該第一常閉式開關的該控制端及第二常閉式開關的該控制端用以自該控制單元的該第二端接收一驅動信號，該第一常閉式開關的該第二端電性耦接至該二極體的陰極，該電容器電性耦接於該控制單元的第三端及該二極體的陰極之間，該二極體的陽極電性耦接至一電壓源。
  11. 【第11項】
    如請求項1所述的功率電路，其中該第二開關單元是整合於該控制單元中。
  12. 【第12項】
    如請求項1所述的功率電路，更包含：
    一二極體，電性耦接於該常通式開關的該第一端及該第二端之間，其中該二極體的陽極電性耦接至該常通式開關的該第二端，該二極體的陰極電性耦接至該常通式開關的該第一端。
  13. 【第13項】
    如請求項1所述的功率電路，其中該控制單元包含一第五端，該第五端電性耦接至該常通式開關的該第一端以檢測該常通式開關的電流方向。
  14. 【第14項】
    如請求項1所述的功率電路，更包含一第二常通式開關，其中該第二常通式開關以串聯方式電性耦接至該第一準級聯功率單元以形成一半橋結構，該半橋結構並聯一電壓源，該第二常通式開關與該第一準級聯功率單元串聯連接於一共節點，其中該共節點用以作為該半橋結構的一輸出端。
  15. 【第15項】
    如請求項1所述的功率電路，更包含一第二準級聯功率單元，其中該第二準級聯功率單元電性耦接至該第一準級聯功率單元以組成一半橋結構，該半橋結構並聯一電壓源，該第一準級聯功率單元及該第二準級聯功率單元串聯於一共節點，其中該共節點用以作為該半橋結構的一輸出端。
  16. 【第16項】
    如請求項1至15中任一者所述的功率電路，其中當該常閉式開關接收一控制信號而導通時，該常通式開關接收一高頻開關信號而工作於一高頻開關狀態下。
  17. 【第17項】
    如請求項1至15中任一者所述的功率電路，其中該常閉式開關具有一第一耐壓及該常通式開關具有一第二耐壓，且該常閉式開關的該第一耐壓低於該常通式開關的該第二耐壓的50％。
  18. 【第18項】
    如請求項1至15中任一者所述的功率電路，其中該常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
  19. 【第19項】
    如請求項1至15中任一者所述的功率電路，其中該常閉式開關包含金屬氧化物半導體（MOS）電晶體或絕緣閘雙極型電晶體（IGBT）。
  20. 【第20項】
    如請求項1至15中任一者所述的功率電路，其中該第一準級聯功率單元應用於串聯諧振電路、電流連續（CCM）工作模式的圖騰柱（Totem Pole）功率因數校正（PFC）電路、升壓（Boost）電路或降壓（Buck）電路其中之一。
  21. 【第21項】
    一種控制方法，應用於一準級聯功率單元，該準級聯功率單元包含一控制單元以及串聯連接的一常通式開關及一常閉式開關，該控制單元電性耦接至該常通式開關及該常閉式開關，該控制方法包含：
    在一第一時段內，控制該常閉式開關關斷及該常通式開關導通；
    在一第二時段內，控制該常閉式開關及該常通式開關關斷；
    在一第三時段內，控制該常閉式開關導通及該常通式開關工作在一高頻開關狀態；
    在一第四時段內，控制該常閉式開關及該常通式開關關斷；以及
    在一第五時段內，控制該常閉式開關關斷及該常通式開關導通。
  22. 【第22項】
    如請求項21所述之控制方法，在該第一時段內，更包含下列步驟：
    關閉一第一電壓源，並根據具低電位的一控制信號控制該常通式開關及該常閉式開關；以及
    拉升該第一電壓源的電位自低電位至一第一電壓值，使得該常通式開關的一驅動電壓自低電位下降至該常通式開關的一驅動電壓閥值。
  23. 【第23項】
    如請求項21所述之控制方法，在該第二時段內，更包含下列步驟：
    拉升該第一電壓源的電位自該第一電壓值至一第二電壓值，使得該常通式開關的驅動電壓維持在該常通式開關的該驅動電壓閥值；
    維持該第一電壓源的電位為該第二電壓值，使得該常通式開關的該驅動電壓維持在該常通式開關的該驅動電壓閥值；
    將用以提供操作電壓給該控制單元之一第二電壓源自低電位拉升至該控制單元的一工作電壓值；
    維持該第一電壓源的電位為該第二電壓值，使得該控制單元的該工作電壓值維持不變，且該常通式開關的該驅動電壓維持在該常通式開關的該驅動電壓閥值；以及
    維持該第一電壓源的電位為該第二電壓值，使得該控制單元的該工作電壓值維持不變，且該常通式開關的該驅動電壓下降至一驅動電壓值。
  24. 【第24項】
    如請求項21所述之控制方法，在該第三時段內，更包含下列步驟：
    藉由該控制單元輸出具高電位的一控制信號至該常閉式開關的該控制端，以控制該常閉式開關導通；
    藉由該控制單元輸出具高電位的該控制信號至該常閉式開關的該控制端，並輸出一高頻開關驅動信號至該常通式開關的該控制端；以及
    下拉該第一電壓源的電位自該第二電壓值至一欠壓保護電壓閥值，且藉由該控制單元輸出具高電位的該控制信號至該常閉式開關的該控制端並輸出該高頻開關驅動信號至該常通式開關的該控制端。
  25. 【第25項】
    如請求項21所述之控制方法，在該第四時段內，更包含下列步驟：
    下拉該第一電壓源的電位自該欠壓保護電壓閥值至一第三電壓值；
    藉由該控制單元輸出具低電位的該控制信號至該常閉式開關的該控制端，以控制該常閉式開關關斷；
    下拉該第二電壓源自該控制單元的該工作電壓值至低電位，使得該常通式開關的該驅動電壓上升至該常通式開關的該驅動電壓閥值；以及
    下拉該第一電壓源的電位自第三電壓值至該第一電壓值，使得該常通式開關的驅動電壓維持在該常通式開關的該驅動電壓閥值。
  26. 【第26項】
    如請求項21所述之控制方法，在該第五時段內，更包含下列步驟：
    下拉該第一電壓源自該第一電壓值至該低電位，使得該常通式開關的該驅動電壓自該常通式開關的該驅動電壓閥值上升至該低電位；以及
    斷開該第一電壓源，並藉由具低電位的該控制信號控制該常通式開關及該常閉式開關。
  27. 【第27項】
    如請求項21所述之控制方法，其中該準級聯功率單元與一第二常通式開關串聯以組成一半橋電路，該控制單元電性耦接至該準級聯壓功率單元的該常通式開關及該常閉式開關及該第二常通式開關，該控制方法更包含下列步驟：
    在該第一時段內，控制該第二常通式開關導通；
    在該第二時段內，於第三時間點至第六時間點之間，控制該第二常通式開關導通，且於第六時間點至第七時間點之間，控制該第二常通式開關關斷；
    在第三時段內，控制該第二常通式開關工作在一高頻開關狀態；
    在第四時段內，於第九時間點至第十時間點之間，控制該第二常通式開關關斷，且於第十時間點至第十一時間點之間，控制該第二常通式開關導通；以及
    第五時段內，控制該第二常通式開關導通。
  28. 【第28項】
    一種電源系統，包含：
    一變換單元，包含一輸入端及一輸出端，其中該變換單元之該輸入端用以電性耦接至一輸入電源；
    一電壓調整單元，包含一輸入端及一輸出端，其中該電壓調整單元之該輸入端電性耦接至該變換單元之該輸出端，該電壓調整單元之該輸出端用以電性耦接一負載；
    其中該變換單元包含一第一準級聯功率單元，該第一準級聯功率單元包含：
    一第一常通式開關，包含一第一端、一第二端及一控制端；
    一第一常閉式開關，以串聯方式電性耦接至該常通式開關，包含一第一端、一第二端及一控制端；
    一控制單元，包含一第一端、一第二端、一第三端及一第四端，並用以分別獨立控制該第一常通式開關及該第一常閉式開關，其中該控制單元的該第一端電性耦接至該常閉式開關的該控制端，該控制單元的該第三端電性耦接至該常通式開關的該控制端。
  29. 【第29項】
    如請求項28所述的電源系統，其中該第一準級聯功率單元更包含一電容器，其中該電容器與該常閉式開關並聯耦接。
  30. 【第30項】
    如請求項28所述的電源系統，其中該第一準級聯功率單元更包含一二極體，其中該二極體的陰極電性耦接至該第一常閉式開關的該第二端。
  31. 【第31項】
    如請求項30所述的電源系統，其中該電壓調整單元包含一電容器及一電感器，該電容器與該負載並聯耦接，該電感器電性耦接於該電容器和該第一常閉式開關的該第二端之間。
  32. 【第32項】
    如請求項28所述的電源系統，其中該變換單元更包含一第二準級聯功率單元，其中該第一準級聯功率單元串聯耦接至該第二準級聯功率單元，該第二準級聯功率單元包含一第二常通式開關及一第二常閉式開關，該第一準級聯功率單元及該第二準級聯功率單元分別包含一第一電容器及一第二電容器，該第一電容器並聯該第一常閉式開關，該第二電容器並聯該第二常閉式開關。
  33. 【第33項】
    如請求項32所述的電源系統，其中該第一電容器的容量大於該第一常閉式開關的該第一端及該第二端之間的寄生電容的10倍，該第二電容器的容量大於該第二常閉式開關的該第一端及該第二端之間的寄生電容的10倍。
  34. 【第34項】
    如請求項28所述的電源系統，其中該變換單元更包含一第一電容器、一輸入電容器及一第二準級聯功率單元，該第二準級聯功率單元包含一第二常通式開關及一第二常閉式開關，其中該第一準級聯功率單元串聯耦接於該第二準級聯功率單元，該第二準級聯功率單元包含一第二電容器，該第二電容器並聯該第二常閉式開關，該第一電容器電性耦接於該第一常閉式開關的該第一端及該第二常通式開關的一第一端之間，該輸入電容器電性耦接至該第一常閉式開關的該第二端及該第二常通式開關的該第一端之間。
  35. 【第35項】
    如請求項28所述的電源系統，其中該變換單元更包含一第二常通式開關及一電容器，該第二常通式開關串聯耦接至該第一準級聯功率單元，並與該第一準級聯功率單元組成一半橋電路，該電容器並聯該第一準級聯功率單元中的第一常閉式開關。
  36. 【第36項】
    如請求項35所述的電源系統，其中該電容器的容量大於該第一常閉式開關的該第一端及該第二端之間的寄生電容的10倍。
  37. 【第37項】
    如請求項28所述的電源系統，其中該變換單元更包含一第二常通式開關、一輸入電容器及一電容器，該第二常通式開關串聯耦接至該第一準級聯功率單元，與該第一準級聯功率單元組成一半橋電路，該電容器電性耦接於該第一常閉式開關的該第一端及該第二常通式開關的該第一端之間，該輸入電容器電性耦接至該第一常閉式開關的該第二端及該第二常通式開關的該第一端之間。
  38. 【第38項】
    如請求項34及37中任一項所述的電源系統，其中該電容器的容量為10微法拉以下。
  39. 【第39項】
    如請求項37所述的電源系統，其中該變換單元更包含一穩壓箝位裝置，該穩壓箝位裝置並聯該第一常閉式開關。
  40. 【第40項】
    如請求項37所述的電源系統，其中該變換單元更包含一穩壓箝位裝置，該穩壓箝位裝置電性耦接於該第一常閉式開關的該控制端及該第一常閉式開關的該第一端之間。
  41. 【第41項】
    如請求項40所述的電源系統，其中該變換單元更包含一第二電容器，該第二電容器並聯耦接該第一常閉式開關的該第一端及該第二端。
  42. 【第42項】
    如請求項37所述的電源系統，其中該變換單元更包含一開關，該開關電性耦接於該第二常通式開關的該控制端與一電壓源之間。
  43. 【第43項】
    如請求項37所述的電源系統，其中該變換單元更包含一第三常通式開關及一第四常通式開關，該第三常通式與該第四常通式開關串聯耦接，該第三常通式開關的一第二端電性耦接至該第一常通式開關的該第二端，且該第四常通式開關的一第一端電性耦接該第二常通式開關的該第一端。
  44. 【第44項】
    如請求項28所述的電源系統，其中該控制單元包含一第一控制器及一第二控制器，該第一控制器包含一第一端及一第二端，該第二控制器包含一第一端及一第二端，該第一控制器的該第一端及該第二端分別為該控制單元的該第一端及該第四端，以及該第二控制器的該第一端及該第二端分別為該控制單元的該第三端及該第二端。
  45. 【第45項】
    如請求項28所述的電源系統，其中該常閉式開關具有一第一耐壓及該常通式開關具有一第二耐壓，且該常閉式開關的該第一耐壓低於該常通式開關的該第二耐壓的50％。
  46. 【第46項】
    如請求項28所述的電源系統，其中該常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
  47. 【第47項】
    如請求項28所述的電源系統，其中該常閉式開關包含金屬氧化物半導體（MOS）電晶體或絕緣閘雙極型電晶體（IGBT）。
  48. 【第48項】
    一種功率電路的封裝結構，包含：
    一第一常閉式開關，包含一第一端、一第二端及一控制端，其中該第一常閉式開關的該第一端形成一第一接腳；
    一第二常閉式開關，包含一第一端、一第二端及一控制端，其中該第二常閉式開關的該第二端電性耦接該第一常閉式開關的該第一端，該第二常閉式開關的該控制端電性耦接該第一常閉式開關的該控制端以形成一第二接腳，且該第二常閉式開關的該第一端形成一第三接腳；以及
    一常通式開關，與該第一常閉式開關和該第二常閉式開關集成，並包含一第一端、一第二端及一控制端，其中該常通式開關的該控制端電性耦接該第二常閉式開關的該第一端，該常通式開關的該第二端電性耦接該第二常閉式開關的該第二端以形成一第四接腳，且該常通式開關的該第一端形成一第五接腳；
    其中該第一接腳、該第二接腳及該第三接腳分別用以接收一控制信號，該第四接腳及該第五接腳用以與一外部電路連接。
  49. 【第49項】
    如請求項48所述的封裝結構，其中該第一常閉式開關與該第二常閉式開關集成於一第一晶片，該常通式開關集成於一第二晶片。
  50. 【第50項】
    如請求項49所述的封裝結構，其中該第一晶片堆疊於該第二晶片上。
  51. 【第51項】
    如請求項50所述的封裝結構，更包含一電容器，其中該電容器是堆疊於該第一晶片上。
  52. 【第52項】
    如請求項49所述的封裝結構，更包含一電容器，其中該電容器是堆疊於該第一晶片上。
  53. 【第53項】
    如請求項48所述的封裝結構，其中該第一常閉式開關與該第二常閉式開關集成為一半導體結構，該半導體結構與該常通式開關集成於同一集成電路晶片。
  54. 【第54項】
    如請求項53所述的封裝結構，其中該半導體結構包含碳化矽（SiC）電晶體、矽（Si）電晶體或氮化鎵（GaN）電晶體。
  55. 【第55項】
    如請求項53所述的封裝結構，更包含一電容器，其中該電容器是堆疊於該半導體結構上。
  56. 【第56項】
    如請求項48至55中任一者所述的封裝結構，其中該第一常閉式開關與該第二常閉式開關組成一圖騰柱（totem pole）結構。
  57. 【第57項】
    如請求項48至55中任一者所述的封裝結構，其中該常通式開關包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
  58. 【第58項】
    一種功率電路的封裝結構，包含：
    一集成電路晶片；
    一第一常通式開關，包含一第一端、一第二端及一控制端，其中該第一常通式開關的該控制端形成一第一接腳；
    一第二常通式開關，包含一第一端、一第二端及一控制端，其中該第二常通式開關的該第一端電性耦接至該第一常通式開關的該第二端以形成一第二接腳，且該第二常通式開關的該控制端形成一第三接腳；
    一電容器，包含一第一端及一第二端，其中該電容器的該第一端電性耦接至該第一常通式開關的該第一端以形成一第四接腳，且該電容器的該第二端電性耦接至該第二常通式開關的該第二端以形成一第五接腳；
    其中該第一常通式開關及該第二常通式開關緊鄰配置並集成於該集成電路晶片中，該第一接腳及該第三接腳分別用以接收一第一控制信號及一第二控制信號，且該第二接腳、該第四接腳及該第五接腳用以與一外部電路連接。
  59. 【第59項】
    如請求項58所述的封裝結構，其中該電容器堆疊於該集成電路晶片上並與該集成電路晶片緊鄰集成。
  60. 【第60項】
    如請求項58所述的封裝結構，更包含：
    一第三常通式開關，包含一第一端、一第二端及一控制端，其中該第三常通式開關的該控制端形成一第六接腳，該第一端與該第四接腳電性耦接；
    一第四常通式開關，包含一第一端、一第二端及一控制端，其中該第四常通式開關的該第一端電性耦接至該第三常通式開關的該第二端以形成一第七接腳，該第二端與第五接腳電性耦接，且該第四常通式開關的該控制端形成一第八接腳；
    其中該第三常通式開關及該第四常通式開關形成於該集成電路晶片中，該第六接腳及該第八接腳分別用以接收一第三控制信號及一第四控制信號。
  61. 【第61項】
    如請求項60所述的封裝結構，其中該第三常通式開關及該第四常通式開關相鄰配置並集成於該集成電路晶片中。
  62. 【第62項】
    如請求項61所述的封裝結構，其中該電容器堆疊於該集成電路晶片上並與該集成電路晶片緊鄰集成。
  63. 【第63項】
    如請求項58所述的封裝結構，更包含一第一常閉式開關及一第二常閉式開關，其中該第一常閉式開關與該第二常閉式開關集成為一半導體結構，該半導體結構集成於該集成電路晶片中。
  64. 【第64項】
    如請求項63所述的封裝結構，更包含一電容器，其中該電容器堆疊於該半導體結構上。
  65. 【第65項】
    如請求項63至64中任一者所述的封裝結構，其中該第一常閉式開關與該第二常閉式開關組成一圖騰柱（totem pole）結構。
  66. 【第66項】
    如請求項60至64中任一者所述的封裝結構，其中該第一常通式開關、該第二常通式開關、該第三常通式開關及該第四常通式開關中任一者包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
  67. 【第67項】
    如請求項58至64中任一者所述的封裝結構，其中該第一常通式開關及該第二常通式開關中任一者包含碳化矽接面場效電晶體（SiC JFET）或氮化鎵接面場效電晶體（GaN JFET）。
  68. 【第68項】
    如請求項58所述的封裝結構，其中該集成電路晶片包括一矽（Si）基板或一碳化矽（SiC）基板。
  69. 【第69項】
    如請求項68所述的封裝結構，其中該矽（Si）基板或該碳化矽（SiC）基板與該第四接腳、該第五接腳或一地端電性耦接。
TW103127004A 2013-12-16 2014-08-07 功率電路、控制方法、電源系統及功率電路的封裝結構 TWI509961B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310694494.3A CN104716815B (zh) 2013-12-16 2013-12-16 功率电路及电源系统

Publications (2)

Publication Number Publication Date
TW201526499A TW201526499A (zh) 2015-07-01
TWI509961B true TWI509961B (zh) 2015-11-21

Family

ID=53369684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127004A TWI509961B (zh) 2013-12-16 2014-08-07 功率電路、控制方法、電源系統及功率電路的封裝結構

Country Status (3)

Country Link
US (1) US9401356B2 (zh)
CN (2) CN104716815B (zh)
TW (1) TWI509961B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823454B (zh) * 2022-06-24 2023-11-21 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002249A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 スイッチング回路およびこれを備えた電源回路
CN106300929B (zh) * 2015-05-21 2019-03-15 台达电子工业股份有限公司 开关电路
US11133664B2 (en) * 2016-01-22 2021-09-28 Halliburton Energy Services, Inc. Solid state protection circuits for a converter circuit
EP3249815B1 (en) * 2016-05-23 2019-08-28 NXP USA, Inc. Circuit arrangement for fast turn-off of bi-directional switching device
US10270239B2 (en) * 2016-06-15 2019-04-23 Texas Instruments Incorporated Overvoltage protection and short-circuit withstanding for gallium nitride devices
US10355669B2 (en) * 2016-08-19 2019-07-16 General Electric Company Filtering system and an associated method thereof
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
US10103629B2 (en) * 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
WO2018158640A1 (en) 2017-03-02 2018-09-07 Awesense Wireless Inc. Selectable power scavenging systems and methods
JP7017016B2 (ja) * 2017-03-07 2022-02-08 学校法人早稲田大学 ノーマリオフ動作ダイヤモンド電力素子及びこれを用いたインバータ
CN110771024B (zh) * 2017-04-21 2022-12-06 Abb电动交通有限公司 用于对电力负载供电的变流器系统
CN107037852B (zh) * 2017-06-06 2021-01-15 哈尔滨工业大学深圳研究生院 线性压控电流源拓扑结构及太阳阵模拟器
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US10256744B2 (en) 2017-09-12 2019-04-09 Infineon Technologies Austria Ag Controller device with adaptive synchronous rectification
US10707856B2 (en) * 2017-09-19 2020-07-07 Infineon Technologies Ag MOS power transistors in parallel channel configuration
CN107786150B (zh) * 2017-11-28 2024-05-03 北京索德电气工业有限公司 一种电动汽车驱动电源控制系统及其控制方法
JP6854922B2 (ja) * 2017-12-19 2021-04-07 新電元工業株式会社 半導体モジュール
US11309887B2 (en) 2018-02-09 2022-04-19 Delta Electronics, Inc. Conversion circuit
US10784770B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit
US10734882B2 (en) 2018-02-09 2020-08-04 Delta Electronics, Inc. Conversion circuit
US10784768B2 (en) 2018-02-09 2020-09-22 Delta Electronics, Inc. Conversion circuit and conversion circuitry
CN108696268B (zh) * 2018-05-24 2021-09-24 南京工程学院 一种常开型GaN FET的直接驱动电路
US10840798B1 (en) 2018-09-28 2020-11-17 Dialog Semiconductor (Uk) Limited Bidirectional signaling method for high-voltage floating circuits
CN111146768B (zh) * 2018-11-05 2022-08-02 瑞昱半导体股份有限公司 稳压装置及其控制方法
CN109756115B (zh) 2018-12-21 2021-12-03 华为数字技术（苏州）有限公司 一种升压功率变换电路、方法、逆变器、装置及系统
CN110011549A (zh) * 2019-01-21 2019-07-12 关键禾芯科技股份有限公司 调压整流电路系统
CN111490663B (zh) * 2019-01-25 2021-02-02 苏州捷芯威半导体有限公司 智能集成式开关管及谐振型软开关电路
US10601302B1 (en) * 2019-04-04 2020-03-24 Navitas Semiconductor, Inc. Bootstrap power supply circuit
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
TWI699062B (zh) * 2019-07-03 2020-07-11 國立虎尾科技大學 具有寬能隙功率開關的功率模組
JP7337618B2 (ja) * 2019-09-17 2023-09-04 株式会社東芝 半導体装置
CN113498242A (zh) * 2020-04-08 2021-10-12 苏州佳世达光电有限公司 灯源驱动电路
CN111699607B (zh) * 2020-04-28 2022-08-23 武文静 一种微能量采集芯片、电路、设备及其控制方法
CN111564969B (zh) * 2020-06-10 2021-05-07 温州大学 一种逆变器共模电磁干扰噪音抑制方法及系统
JP7378372B2 (ja) * 2020-09-18 2023-11-13 株式会社東芝 半導体装置
CN112332652B (zh) * 2020-10-26 2021-09-14 电子科技大学 一种基于谐振开关电容变换器的无桥功率因数校正电路
WO2023073682A1 (en) * 2021-10-29 2023-05-04 Visic Technologies Ltd. Power switch with normally on transistor
TWI810702B (zh) * 2021-11-05 2023-08-01 國立陽明交通大學 功率模組
WO2023081503A1 (en) * 2021-11-08 2023-05-11 Qorvo Us, Inc. Dual gate cascode drive
US11804837B1 (en) 2022-06-15 2023-10-31 Delta Electronics, Inc. Switch circuit and power module
CN117558725A (zh) * 2024-01-12 2024-02-13 浙江大学 集成式功率器件级联结构、电源模块及电子系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201012040A (en) * 2008-07-25 2010-03-16 Cir Us Logic Inc Audible noise suppression in a resonant switching power converter
TW201225523A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Power circuit and DC to DC converter thereof
CN102064727B (zh) * 2011-01-06 2012-12-26 中铁建电气化局集团有限公司 一种多电平功率电路控制方法和装置
CN103312184A (zh) * 2012-03-09 2013-09-18 台达电子工业股份有限公司 一种功率电路、变流器结构及其风力发电系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140672A (ja) * 1986-12-03 1988-06-13 Fuji Electric Co Ltd 電力変換装置
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
US6462520B1 (en) * 2001-05-09 2002-10-08 Maxim Integrated Products, Inc. Differential output switching converter with ripple reduction
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
JP2007288992A (ja) * 2006-03-20 2007-11-01 Hitachi Ltd 半導体回路
DE102006029928B3 (de) * 2006-06-29 2007-09-06 Siemens Ag Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
US20080123373A1 (en) * 2006-11-29 2008-05-29 General Electric Company Current fed power converter system including normally-on switch
US7602228B2 (en) * 2007-05-22 2009-10-13 Semisouth Laboratories, Inc. Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein
CN101682720A (zh) * 2007-06-27 2010-03-24 国际整流器公司 在降压变换器中耗尽型器件的栅极驱动方案
US7944721B2 (en) * 2008-03-24 2011-05-17 System General Corp. Switching control circuit for multi-channels and multi-phases power converter operated at continuous current mode
FR2945900B1 (fr) * 2009-05-19 2012-10-26 Schneider Toshiba Inverter Europe Sas Convertisseur de puissance utilisant un redresseur a transistors normalement fermes.
JP5461899B2 (ja) * 2009-06-26 2014-04-02 株式会社東芝 電力変換装置
DE102010027832B3 (de) * 2010-04-15 2011-07-28 Infineon Technologies AG, 85579 Halbleiterschaltanordnung mit einem selbstleitenden und einem selbstsperrenden Transistor
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
JP2012205356A (ja) * 2011-03-24 2012-10-22 Sharp Corp 整流スイッチユニット、整流回路及びスイッチング電源装置
JP2013042270A (ja) * 2011-08-12 2013-02-28 Advanced Power Device Research Association トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP5864222B2 (ja) * 2011-11-15 2016-02-17 住友電気工業株式会社 トランジスタ保護回路
US8829949B2 (en) * 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device
US9112428B2 (en) * 2012-10-05 2015-08-18 Power Integrations, Inc. Application of normally-on switching elements/devices in a stacked switching circuit
WO2014091088A1 (fr) * 2012-12-11 2014-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique
CN105449987B (zh) * 2014-09-02 2019-06-25 台达电子工业股份有限公司 电源装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201012040A (en) * 2008-07-25 2010-03-16 Cir Us Logic Inc Audible noise suppression in a resonant switching power converter
TW201014137A (en) * 2008-07-25 2010-04-01 Cirrus Logic Inc Resonant switching power converter with adaptive dead time control
TW201106603A (en) * 2008-07-25 2011-02-16 Cirrus Logic Inc Resonant switching power converter with burst mode transition shaping
TW201225523A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Power circuit and DC to DC converter thereof
CN102064727B (zh) * 2011-01-06 2012-12-26 中铁建电气化局集团有限公司 一种多电平功率电路控制方法和装置
CN103312184A (zh) * 2012-03-09 2013-09-18 台达电子工业股份有限公司 一种功率电路、变流器结构及其风力发电系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823454B (zh) * 2022-06-24 2023-11-21 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Also Published As

Publication number Publication date
CN104716815A (zh) 2015-06-17
CN104716815B (zh) 2018-09-04
TW201526499A (zh) 2015-07-01
CN108988836A (zh) 2018-12-11
US9401356B2 (en) 2016-07-26
US20150171750A1 (en) 2015-06-18
CN108988836B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
TWI509961B (zh) 功率電路、控制方法、電源系統及功率電路的封裝結構
US10833589B2 (en) Power transistor control signal gating
CN105379098B (zh) 三电平逆变器
JP6239772B2 (ja) インバータ
US20220029545A1 (en) Resonant converter
TW202209787A (zh) 共振電路及操作一共振電路之方法
Kinzer et al. Monolithic HV GaN power ICs: performance and application
US20070229047A1 (en) Tapped inductor buck dc-dc converter
US9578692B2 (en) Power converter with tank circuit and over-voltage protection
KR20130043612A (ko) 고입출력전압변환용 직류직류변환기
US11750106B2 (en) H-bridge gate control apparatus
TWI425730B (zh) 具有完整漏源電壓鉗位元的功率開關裝置及限制耦合變壓器推拉式整流器之主開關場效應電晶體的最大漏源電壓的裝置及方法
US20230036842A1 (en) Dc-to-dc converter with freewheeling circuits
EP2858221A1 (en) Short circuit protection
US20230114612A1 (en) Inverter and Inverter Apparatus
CN109921674A (zh) 一种改进型Cockcroft-Walton单级可升压逆变电器
TW201637335A (zh) 功率變換器裝置
CN211266772U (zh) 直流/直流变换器
CN110118903B (zh) 电力电子变压器直流端口等效满功率试验电路及控制方法
CN209860818U (zh) 一种交直流转换电路
KR101444594B1 (ko) 위상 천이 풀브리지 컨버터
TW202222018A (zh) 電源裝置及其操作方法
TWI640151B (zh) Negative voltage gate driven smart power module
US11750109B2 (en) Power conversion device
WO2024077594A1 (en) Nitride-based ac-dc converter