JP6239772B2 - インバータ - Google Patents

Description

この発明はインバータに関し、特に、第１〜第３の直流電圧を３レベルの交流電圧に変換するインバータに関する。

特開２０１１−７８２９６号公報（特許文献１）には、４つのトランジスタと４つのダイオードを備え、高電圧、低電圧、および中間電圧を３レベルの交流電圧に変換するインバータが開示されている。このインバータでは、４つのダイオードのうちの逆回復動作する２つのダイオードをワイドバンドギャップ半導体で形成することにより、リカバリ損失の低減化が図られている。また、逆回復動作しない２つのダイオードをワイドバンドギャップ半導体以外の半導体で形成することにより、低コスト化が図られている。

特開２０１１−７８２９６号公報

しかし、従来のインバータでは、４つのトランジスタは同種の半導体で形成されていたので、まだ損失が大きく、コスト高であった。

それゆえに、この発明の主たる目的は、低損失で低コストのインバータを提供することである。

この発明に係るインバータは、それぞれ第１〜第３の入力端子に与えられる第１〜第３の直流電圧を３レベルの交流電圧に変換して出力端子に出力するインバータであって、第１および第２の電極がそれぞれ第１の入力端子および出力端子に接続された第１のトランジスタと、第１および第２の電極がそれぞれ出力端子および第２の入力端子に接続された第２のトランジスタと、それぞれ第１および第２のトランジスタに逆並列に接続された第１および第２のダイオードと、第３の入力端子および出力端子間に接続された双方向スイッチとを備えたものである。第１の直流電圧は第２の直流電圧よりも高く、第３の直流電圧は第１および第２の直流電圧の中間電圧である。双方向スイッチは、第３および第４のトランジスタと第３および第４のダイオードを含む。第１のトランジスタ、第２のトランジスタ、第３のダイオード、および第４のダイオードの各々はワイドバンドギャップ半導体で形成され、第３のトランジスタ、第４のトランジスタ、第１のダイオード、および第２のダイオードの各々はワイドバンドギャップ半導体以外の半導体で形成されている。

この発明に係るインバータでは、電流をスイッチングする第１および第２のトランジスタと逆回復動作する第３および第４のダイオードをワイドバンドギャップ半導体で形成したので、スイッチング損失およびリカバリ損失の低減化を図ることができる。また、電流をスイッチングしない第３および第４のトランジスタと逆回復動作しない第１および第２のダイオードをワイドバンドギャップ半導体以外の半導体で形成したので、低コスト化を図ることができる。

この発明の実施の形態１によるインバータの構成を示す回路ブロック図である。 図１に示した４つのトランジスタを制御する４つのＰＷＭ信号の波形を示すタイムチャートである。 図１に示したインバータに流れる電流を説明するための回路図である。 図１に示したインバータに流れる電流を示すタイムチャートである。 図１に示した２種類のトランジスタのスイッチング損失を説明するためのタイムチャートである。 図１に示したインバータに含まれる半導体モジュールの構成を示すブロック図である。 図１に示したインバータを備えた無停電電源装置の構成を示す回路ブロック図である。 実施の形態１の変更例を示す回路ブロック図である。 実施の形態１の他の変更例を示す回路ブロック図である。 実施の形態１のさらに他の変更例を示す回路ブロック図である。 この発明の実施の形態２によるインバータの構成を示す回路ブロック図である。 この発明の実施の形態３によるインバータの構成を示す回路ブロック図である。

[実施の形態１]
図１は、この発明の実施の形態１によるインバータの構成を示す回路ブロック図である。図１において、このインバータは、入力端子Ｔ１〜Ｔ３、出力端子Ｔ４、トランジスタＱ１〜Ｑ４、およびダイオードＤ１〜Ｄ４を備える。

入力端子Ｔ１，Ｔ３には、それぞれ直流電源ＰＳ１の正極および負極が接続される。入力端子Ｔ３，Ｔ２には、それぞれ直流電源ＰＳ２の正極および負極が接続される。直流電源ＰＳ１，ＰＳ２の各々は直流電圧を出力する。直流電源ＰＳ１の出力電圧と直流電源ＰＳ２の出力電圧は等しい。したがって、入力端子Ｔ１，Ｔ２，Ｔ３には、それぞれ直流電圧Ｖ１，Ｖ２，Ｖ３が印加され、Ｖ１＞Ｖ３＞Ｖ２となり、Ｖ３＝（Ｖ１＋Ｖ２）／２となる。このインバータは、入力端子Ｔ１〜Ｔ３に印加された直流電圧Ｖ１〜Ｖ３を３レベルの交流電圧Ｖ４に変換して出力端子Ｔ４に出力するものである。なお、入力端子Ｔ３を接地すれば、直流電圧Ｖ１〜Ｖ３はそれぞれ正電圧、負電圧、および０Ｖとなる。

トランジスタＱ１，Ｑ２の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたＮチャネルＭＯＳトランジスタである。トランジスタＱ１，Ｑ２の各々の定格電流は、たとえば６００Ａであり、トランジスタＱ３，Ｑ４およびダイオードＤ１〜Ｄ４の各々の定格電流よりも大きい。

トランジスタＱ３，Ｑ４の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されたＩＧＢＴ（Insulated Gate Bipolor Transistor：絶縁ゲート型バイポーラ・トランジスタ）である。トランジスタＱ３，Ｑ４の各々の定格電流は、たとえば４５０Ａである。

ダイオードＤ１，Ｄ２の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されている。ダイオードＤ１，Ｄ２の各々の定格電流は、たとえば３００Ａである。

ダイオードＤ３，Ｄ４の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたショットキーバリアダイオードである。ダイオードＤ３，Ｄ４の各々の定格電流は、たとえば５００Ａである。

このようにトランジスタＱ１，Ｑ２の仕様とトランジスタＱ３，Ｑ４の仕様が異なり、ダイオードＤ１，Ｄ２の仕様とダイオードＤ３，Ｄ４の仕様が異なる理由については後述する。

トランジスタＱ１のドレイン（第１の電極）は入力端子Ｔ１に接続され、そのソース（第２の電極）は出力端子Ｔ４に接続される。ダイオードＤ１のアノードは出力端子Ｔ４に接続され、そのカソードは入力端子Ｔ１に接続されている。

トランジスタＱ２のドレインは出力端子Ｔ４に接続され、そのソースは入力端子Ｔ２に接続される。ダイオードＤ２のアノードは入力端子Ｔ２に接続され、そのカソードは出力端子Ｔ４に接続されている。すなわち、ダイオードＤ１，Ｄ２は、それぞれトランジスタＱ１，Ｑ２に逆並列に接続されている。

トランジスタＱ３，Ｑ４のコレクタ（第１の電極）は互いに接続され、トランジスタＱ３，Ｑ４のエミッタ（第２の電極）はそれぞれ入力端子Ｔ３および出力端子Ｔ４に接続される。ダイオードＤ３，Ｄ４のカソードはともにトランジスタＱ３，Ｑ４のコレクタに接続され、それらのアノードはそれぞれ入力端子Ｔ３および出力端子Ｔ４に接続されている。すなわち、ダイオードＤ３，Ｄ４は、それぞれトランジスタＱ３，Ｑ４に逆並列に接続されている。トランジスタＱ３，Ｑ４およびダイオードＤ３，Ｄ４は、双方向スイッチを構成する。

次に、このインバータの動作について説明する。トランジスタＱ１〜Ｑ４のゲートには、それぞれＰＷＭ信号φ１〜φ４が与えられる。図２（ａ）〜（ｅ）はＰＷＭ信号φ１〜φ４の作成方法および波形を示す図である。特に、図２（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図２（ｂ）〜（ｅ）はそれぞれＰＷＭ信号φ１，φ４，φ３，φ２の波形を示している。

図２（ａ）〜（ｅ）において、正弦波指令値信号ＣＭの周波数は、たとえば商用周波数である。キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は、正弦波指令値信号ＣＭの周期よりも十分に小さい。

正弦波指令値信号ＣＭのレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ＰＷＭ信号φ１，φ３がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ＰＷＭ信号φ１，φ３がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１とφ３がキャリア信号ＣＡ１に同期して交互に「Ｈ」レベルにされ、トランジスタＱ１とＱ３が交互にオンされる。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１，φ３はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ１がオフ状態に固定されるとともにトランジスタＱ３がオン状態に固定される。

正弦波指令値信号ＣＭのレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ＰＷＭ信号φ２，φ４がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ＰＷＭ信号φ２，φ４がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ２，φ４はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ２がオフ状態に固定されるとともにトランジスタＱ４がオン状態に固定される。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ２とφ４がキャリア信号ＣＡ２に同期して交互に「Ｈ」レベルにされ、トランジスタＱ２とＱ４が交互にオンされる。

ＰＷＭ信号が１周期内において「Ｈ」レベルにされる時間と、ＰＷＭ信号の１周期の時間との比はデューティ比と呼ばれる。ＰＷＭ信号φ１のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では、正弦波指令値信号ＣＭの正のピーク（９０度）付近で最大になり、ピークから外れるに従って減少し、０度付近と１８０度付近で０となる。ＰＷＭ信号φ１のデューティ比は、正弦波指令値信号ＣＭのレベルが負である期間では０に固定される。ＰＷＭ信号φ３は、ＰＷＭ信号φ１の相補信号である。

ＰＷＭ信号φ２のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では０に固定される。ＰＷＭ信号φ２のデューティ比は、正弦波指令値信号ＣＭの負のピーク（２７０度）付近で最大になり、ピークから外れるに従って減少し、１８０度付近と３６０度付近で０となる。ＰＷＭ信号φ４は、ＰＷＭ信号φ２の相補信号である。

次に、インバータの動作時にトランジスタＱ１〜Ｑ４およびダイオードＤ１〜Ｄ４の各々に流れる電流について説明する。図３に示すように、入力端子Ｔ１から出力端子Ｔ４に流れる電流をＩ１とし、出力端子Ｔ４から入力端子Ｔ２に流れる電流をＩ２とし、入力端子Ｔ３から出力端子Ｔ４に流れる電流をＩ３とし、出力端子Ｔ４から入力端子Ｔ３に流れる電流をＩ４とする。

図４（ａ）〜（ｉ）は、インバータの動作を示すタイムチャートである。特に、図４（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図４（ｂ）（ｄ）（ｆ）（ｈ）はそれぞれＰＷＭ信号φ１，φ４，φ３，φ２の波形を示し、図４（ｃ）（ｅ）（ｇ）（ｉ）はそれぞれ電流Ｉ１，Ｉ４，Ｉ３，Ｉ２の波形を示している。電流Ｉ１〜Ｉ４のうちの正の電流はトランジスタＱに流れる電流を示し、負の電流はダイオードＤに流れる電流を示している。また、力率が１．０の場合が示されている。

図４（ａ）〜（ｉ）において、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ４，φ２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ１とφ３が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ４，Ｑ２がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ１とＱ３が交互にオンされ、出力端子Ｔ４に直流電圧Ｖ１とＶ３が交互に現れる。

この期間では、トランジスタＱ１がオンされたときにトランジスタＱ１のオン時間に応じたレベルの電流Ｉ１が流れ、トランジスタＱ１がオフされたときにダイオードＤ３およびトランジスタＱ４の経路で電流Ｉ１を補完するレベルの電流Ｉ３が流れる。

トランジスタＱ２はオフ状態に固定されているので、トランジスタＱ２に電流は流れず、トランジスタＱ２でスイッチング損失は発生しない。トランジスタＱ３はオン／オフされるが、ダイオードＤ３に電流が流れ、トランジスタＱ３に電流は流れないので、トランジスタＱ３においてスイッチング損失は発生しない。トランジスタＱ４はオン状態に固定されるので、トランジスタＱ４に電流が流れるが、トランジスタＱ４でスイッチング損失は発生しない。したがって、この期間では、トランジスタＱ１〜Ｑ４のうちでトランジスタＱ１に流れる電流の実効値が最も大きくなり、トランジスタＱ１におけるスイッチング損失が最も大きくなる。

トランジスタＱ１がオフ状態からオン状態に変化する毎にダイオードＤ３に逆バイアス電圧が印加され、ダイオードＤ３が逆回復動作をする。この期間では、他のダイオードＤ１，Ｄ２，Ｄ４に電流は流れない。

正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ３，φ１がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ２とφ４が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ３，Ｑ１がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ２とＱ４が交互にオンされ、出力端子Ｔ４に直流電圧Ｖ２とＶ３が交互に現れる。

この期間では、トランジスタＱ２がオンされたときにトランジスタＱ２のオン時間に応じたレベルの電流Ｉ２が流れ、トランジスタＱ２がオフされたときにダイオードＤ４およびトランジスタＱ３の経路で電流Ｉ３が流れる。

トランジスタＱ１はオフ状態に固定されているので、トランジスタＱ１に電流は流れず、トランジスタＱ１でスイッチング損失は発生しない。トランジスタＱ４はオン／オフされるが、ダイオードＤ４に電流が流れ、トランジスタＱ４に電流は流れないので、トランジスタＱ４でスイッチング損失は発生しない。トランジスタＱ３はオン状態に固定されるので、トランジスタＱ３に電流が流れるが、トランジスタＱ３でスイッチング損失は発生しない。したがって、この期間では、トランジスタＱ１〜Ｑ４のうちでトランジスタＱ２に流れる電流の実効値が最も大きくなり、トランジスタＱ２におけるスイッチング損失が最も大きくなる。

また、トランジスタＱ２がオフ状態からオン状態に変化する毎にダイオードＤ４に逆バイアス電圧が印加され、ダイオードＤ４が逆回復動作をする。また、この期間では、他のダイオードＤ１，Ｄ２，Ｄ３に電流は流れない。

まとめると、トランジスタＱ１，Ｑ２には大きな電流が流れ、トランジスタＱ１，Ｑ２においてスイッチング損失が発生する。トランジスタＱ３，Ｑ４にはトランジスタＱ１，Ｑ２よりも小さな電流が流れ、トランジスタＱ３，Ｑ４においてスイッチング損失は発生しない。

このため上記のように、トランジスタＱ１，Ｑ２として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流が大きな値（たとえば６００Ａ）のＮチャネルＭＯＳトランジスタを使用することにより、スイッチング損失の低減化を図っている。また、トランジスタＱ３，Ｑ４としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば４５０Ａ）のＩＧＢＴを使用し、低コスト化を図っている。

ダイオードＤ３，Ｄ４にはトランジスタＱ３，Ｑ４と同程度の電流が流れ、ダイオードＤ３，Ｄ４は逆回復動作をする。ダイオードＤ１，Ｄ２には電流は流れない。なお、ダイオードＤ１，Ｄ２は、周知のように、負荷としてインダクタが使用された場合に、インダクタで発生した電圧からトランジスタＱ１，Ｑ２を保護するために設けられている。

このため上記のように、ダイオードＤ３，Ｄ４として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流がトランジスタＱ３，Ｑ４と同程度の値（たとえば５００Ａ）のショットキーバリアダイオードを使用することにより、逆回復動作時におけるリカバリ損失の低減化を図っている。ダイオードＤ１，Ｄ２としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば３００Ａ）のダイオードを使用し、低コスト化を図っている。

図５（ａ）はＳｉを用いて形成されたＮチャネルＭＯＳトランジスタ（Ｓｉトランジスタと称する）のスイッチング動作を示すタイムチャートであり、図５（ｂ）はＳｉＣを用いて形成されたＮチャネルＭＯＳトランジスタ（ＳｉＣトランジスタと称する）のスイッチング動作を示すタイムチャートである。

図５（ａ）（ｂ）において、初期状態ではゲート信号（図示せず）が「Ｈ」レベルにされてトランジスタがオンし、トランジスタに一定の電流Ｉが流れ、ドレイン−ソース間電圧Ｖｄｓは０Ｖであるものとする。ある時刻にゲート信号を「Ｈ」レベルから「Ｌ」レベルに立ち下げてトランジスタをオフさせると、電流Ｉが減少し、電圧Ｖｄｓが増大する。

図５（ａ）（ｂ）から分かるように、Ｓｉトランジスタにおいて電流Ｉが下降を開始してから０Ａになるまでの時間Ｔａは、ＳｉＣトランジスタにおいて電流Ｉが下降を開始してから０Ａになるまでの時間Ｔｂよりも長くなる。Ｓｉトランジスタでは、電流Ｉがある値までは速く低下するが、その値から０Ａになるまでの時間が長くかかる。ある値から０Ａになるまでに流れる電流はテール電流と呼ばれる。

これに対してＳｉＣトランジスタでは、電流Ｉは速やかに低下し、若干のオーバーシュートが発生する。トランジスタのスイッチング損失は、電流Ｉと電圧Ｖｄｓの積であり、図中の斜線を施した部分の面積に対応する。したがって、ＳｉＣトランジスタのスイッチング損失は、Ｓｉトランジスタのスイッチング損失よりも小さい。

図６は、図１に示したインバータの外観を示す図である。図６において、インバータは、１つの半導体モジュールＭ１を備える。半導体モジュールＭ１の内部には、トランジスタＱ１〜Ｑ４とダイオードＤ１〜Ｄ４が設けられている。半導体モジュールＭ１の外部には、入力端子Ｔ１〜Ｔ３と出力端子Ｔ４が設けられている。さらに、半導体モジュールＭ１の外部には、トランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子が設けられているが、図面の簡単化のため、４つの信号端子の図示は省略されている。

図７は、図１に示したインバータを備えた無停電電源装置の構成を示す回路ブロック図である。図７において、無停電電源装置は、入力フィルタ１、コンバータ２、直流正母線Ｌ１、直流負母線Ｌ２、直流中性点母線Ｌ３、コンデンサＣ１，Ｃ２、インバータ３、出力フィルタ４、および制御装置５を備える。

入力フィルタ１は、低域通過フィルタであり、商用交流電源１０からの商用周波数の交流電力をコンバータ２に通過させるとともに、コンバータ２で発生するキャリア周波数の信号が商用交流電源１０側に通過するのを防止する。

直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３の一方端はコンバータ２に接続され、それらの他方端はそれぞれインバータ３の入力端子Ｔ１〜Ｔ３に接続される。コンデンサＣ１は母線Ｌ１，Ｌ３間に接続され、コンデンサＣ２は母線Ｌ３，Ｌ２間に接続される。母線Ｌ１，Ｌ３はそれぞれバッテリＢ１の正極および負極に接続され、母線Ｌ３，Ｌ２はそれぞれバッテリＢ２の正極および負極に接続される。

コンバータ２は、商用交流電源１０から交流電力が正常に供給されている通常時は、商用交流電源１０から入力フィルタ１を介して供給される交流電力を直流電力に変換し、その直流電力をバッテリＢ１，Ｂ２の各々に供給するとともに、インバータ３に供給する。バッテリＢ１，Ｂ２の各々は、直流電力を蓄える。

換言すると、コンバータ２は、制御装置５から与えられるＰＷＭ信号によって制御され、商用交流電源１０から入力フィルタ１を介して供給される交流電圧に基づいて直流電圧Ｖ１〜Ｖ３を生成し、生成した直流電圧Ｖ１〜Ｖ３をそれぞれ直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３に与える。なお、入力端子Ｔ３を接地すれば、直流電圧Ｖ１〜Ｖ３はそれぞれ正電圧、０Ｖ、負電圧となる。直流電圧Ｖ１〜Ｖ３は、コンデンサＣ１，Ｃ２によって平滑化される。直流電圧Ｖ１〜Ｖ３は、バッテリＢ１，Ｂ２とインバータ３に供給される。商用交流電源１０からの交流電力の供給が停止された停電時は、コンバータ２は停止される。

インバータ３は、図１で示したように、入力端子Ｔ１〜Ｔ３、出力端子Ｔ４、トランジスタＱ１〜Ｑ４、およびダイオードＤ１〜Ｄ４を含み、制御装置５からのＰＷＭ信号φ１〜φ４によって制御される。

インバータ３は、商用交流電源１０から交流電力が正常に供給されている通常時は、コンバータ２で生成された直流電力を交流電力に変換し、商用交流電源１０からの交流電力の供給が停止された停電時は、バッテリＢ１，Ｂ２の直流電力を交流電力に変換する。

換言すると、インバータ３は、通常時はコンバータ２から母線Ｌ１〜Ｌ３を介して供給される直流電圧Ｖ１〜Ｖ３に基づいて３レベルの交流電圧を生成し、停電時はバッテリＢ１，Ｂ２から母線Ｌ１〜Ｌ３を介して供給される直流電圧Ｖ１〜Ｖ３に基づいて３レベルの交流電圧を生成する。

出力フィルタ４は、インバータ３の出力端子Ｔ４と負荷１１の間に接続される。出力フィルタ４は、低域通過フィルタであり、インバータ３から出力される交流電力のうちの商用周波数の交流電力を負荷１１に通過させるとともに、インバータ３で発生するキャリア周波数の信号が負荷１１側に通過するのを防止する。換言すると、出力フィルタ４は、インバータ３の出力電圧を商用周波数の正弦波に変換して負荷１１に供給する。

制御装置５は、商用交流電源１０からの交流電圧、負荷１１に出力される交流電圧、直流電圧Ｖ１〜Ｖ３などをモニタしながら、ＰＷＭ信号を供給することにより、コンバータ２およびインバータ３を制御する。

次に、この無停電電源装置の動作について説明する。商用交流電源１０から交流電力が正常に供給されている通常時は、商用交流電源１０からの交流電力が入力フィルタ１を介してコンバータ２に供給され、コンバータ２によって直流電力に変換される。コンバータ２で生成された直流電力は、バッテリＢ１，Ｂ２に蓄えられるとともにインバータ３に供給され、インバータ３によって商用周波数の交流電力に変換される。インバータ３で生成された交流電力は、出力フィルタ４を介して負荷１１に供給され、負荷１１が運転される。

商用交流電源１０からの交流電力の供給が停止された停電時は、コンバータ２の運転が停止されるとともに、バッテリＢ１，Ｂ２の直流電力がインバータ３に供給され、インバータ３によって商用周波数の交流電力に変換される。インバータ３で生成された交流電力は、出力フィルタ４を介して負荷１１に供給され、負荷１１の運転が継続される。

したがって、停電が発生した場合でも、バッテリＢ１，Ｂ２に直流電力が蓄えられている限りは負荷１１の運転が継続される。商用交流電源１０からの交流電力の供給が再開された場合は、コンバータ２の運転が再開され、コンバータ２で生成された直流電力がバッテリＢ１，Ｂ２およびインバータ３に供給され、元の状態に戻る。

以上のように、この実施の形態１では、電流をオン／オフするトランジスタＱ１，Ｑ２としてワイドバンドギャップ半導体で形成されたＮチャネルＭＯＳトランジスタを使用し、電流をオン／オフしないトランジスタＱ３，Ｑ４としてワイドバンドギャップ半導体以外の半導体で形成されたＩＧＢＴを使用したので、スイッチング損失の低減化と低コスト化を図ることができる。

さらに、逆回復動作をするダイオードＤ３，Ｄ４としてワイドバンドギャップ半導体で形成されたショットキーバリアダイオードを使用し、逆回復動作をしないダイオードＤ１，Ｄ２としてワイドバンドギャップ半導体以外の半導体で形成されたダイオードを使用したので、リカバリ損失の低減化と低コスト化を図ることができる。

なお、この実施の形態１では、ワイドバンドギャップ半導体としてＳｉＣを使用したが、これに限るものではなく、ワイドバンドギャップ半導体であれば他のどのような半導体を使用しても構わない。たとえば、ワイドバンドギャップ半導体としてＧａＮ（ガリウム・ナイトライド）を使用してもよい。

図８は、実施の形態１の変更例を示すブロック図であって、図６と対比される図である。図８において、この変更例では、インバータは、基板ＢＰ１と、その表面に搭載された２つの半導体モジュールＭ２，Ｍ３を備える。半導体モジュールＭ２の内部にはトランジスタＱ１，Ｑ２とダイオードＤ１，Ｄ２が設けられ、半導体モジュールＭ２の外部には入力端子Ｔ１，Ｔ２と出力端子Ｔ４が設けられている。また、半導体モジュールＭ２の外部にはトランジスタＱ１，Ｑ２のゲートにＰＷＭ信号φ１，φ２を与えるための２つの信号端子（図示せず）が設けられている。

半導体モジュールＭ３の内部にはトランジスタＱ３，Ｑ４とダイオードＤ３，Ｄ４が設けられ、半導体モジュールＭ３の外部には入力端子Ｔ３と出力端子Ｔ４が設けられている。半導体モジュールＭ３の外部にはトランジスタＱ３，Ｑ４のゲートにＰＷＭ信号φ３，φ４を与えるための２つの信号端子（図示せず）が設けられている。半導体モジュールＭ２の出力端子Ｔ４と半導体モジュールＭ３の出力端子Ｔ４とは互いに接続されている。この変更例でも、実施の形態１と同じ効果が得られる。

図９は、実施の形態１の他の変更例を示すブロック図であって、図６と対比される図である。図９において、この変更例では、インバータは、基板ＢＰ２と、その表面に搭載された２つの半導体モジュールＭ４，Ｍ５を備える。半導体モジュールＭ４の内部にはトランジスタＱ１〜Ｑ４が設けられ、半導体モジュールＭ４の外部には入力端子Ｔ１〜Ｔ３と出力端子Ｔ４と中間端子Ｔ５が設けられている。中間端子Ｔ５は、トランジスタＱ３，Ｑ４のエミッタに接続されている。半導体モジュールＭ４の外部にはトランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子（図示せず）が設けられている。

半導体モジュールＭ５の内部にはダイオードＤ１〜Ｄ４が設けられ、半導体モジュールＭ５の外部には入力端子Ｔ１〜Ｔ３と出力端子Ｔ４と中間端子Ｔ５が設けられている。中間端子Ｔ５は、ダイオードＤ３，Ｄ４のアノードに接続されている。半導体モジュールＭ４の端子Ｔ１〜Ｔ５は、それぞれ半導体モジュールＭ５の端子Ｔ１〜Ｔ５に接続されている。この変更例でも、実施の形態１と同じ効果が得られる。

図１０は、実施の形態１のさらに他の変更例を示すブロック図であって、図６と対比される図である。図１０において、この変更例では、インバータは、基板ＢＰ３と、その表面に搭載された８個の半導体モジュールＭ１１〜Ｍ１８を備える。半導体モジュールＭ１１〜Ｍ１４の内部にはそれぞれトランジスタＱ１〜Ｑ４が設けられ、半導体モジュールＭ１５〜Ｍ１８の内部にはそれぞれダイオードＤ１〜Ｄ４が設けられている。半導体モジュールＭ１１，Ｍ１５の各々は端子Ｔ１，Ｔ４を含み、半導体モジュールＭ１２，Ｍ１６の各々は端子Ｔ２，Ｔ４を含む。半導体モジュールＭ１１，Ｍ１５の端子Ｔ１は互いに接続され、半導体モジュールＭ１２，Ｍ１６の端子Ｔ２は互いに接続されている。

半導体モジュールＭ１３，Ｍ１７の各々は端子Ｔ３，Ｔ５を含み、半導体モジュールＭ１４，Ｍ１８の各々は端子Ｔ４，Ｔ５を含む。半導体モジュールＭ１３，Ｍ１４の端子Ｔ５はトランジスタＱ３，Ｑ４のコレクタに接続され、半導体モジュールＭ１７，Ｍ１８の端子Ｔ５はダイオードＤ３，Ｄ４のカソードに接続されている。半導体モジュールＭ１３，Ｍ１７の端子Ｔ３は互いに接続され、半導体モジュールＭ１３，Ｍ１４，Ｍ１７，Ｍ１８の端子Ｔ５は互いに接続され、半導体モジュールＭ１１，Ｍ１２，Ｍ１４〜Ｍ１６，Ｍ１８の端子Ｔ４は互いに接続されている。さらに、半導体モジュールＭ１１〜Ｍ１４の外部には、トランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子（図示せず）がそれぞれ設けられている。この変更例でも、実施の形態１と同じ効果が得られる。

［実施の形態２］
図１１は、この発明の実施の形態２によるインバータの構成を示す回路図であって、図１と対比される図である。図１１を参照して、このインバータが図１のインバータと異なる点は、トランジスタＱ３およびダイオードＤ３の並列接続体とトランジスタＱ４およびダイオードＤ４の並列接続体とが置換されている点である。

トランジスタＱ３，Ｑ４のエミッタは互いに接続され、それらのコレクタはそれぞれ入力端子Ｔ３および出力端子Ｔ４に接続されている。トランジスタＱ１〜Ｑ４は、それぞれＰＷＭ信号φ１〜φ４によって制御される。出力端子Ｔ４に直流電圧Ｖ１，Ｖ３を交互に出力する場合は、トランジスタＱ４がオンされるとともにトランジスタＱ１，Ｑ３が交互にオンされる。また、出力端子Ｔ４に直流電圧Ｖ２，Ｖ３を交互に出力する場合は、トランジスタＱ３がオンされるとともにトランジスタＱ２，Ｑ４が交互にオンされる。

他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この実施の形態２でも、実施の形態１と同じ効果が得られる。

［実施の形態３］
図１２は、この発明の実施の形態３によるインバータの構成を示す回路図であって、図１と対比される図である。図１２を参照して、このインバータが図１のインバータと異なる点は、トランジスタＱ３，Ｑ４のコレクタとダイオードＤ３，Ｄ４のカソードが切り離され、トランジスタＱ３のコレクタとダイオードＤ４のカソードが接続され、トランジスタＱ４のコレクタとダイオードＤ３のカソードが接続されている点である。

トランジスタＱ１〜Ｑ４は、それぞれＰＷＭ信号φ１〜φ４によって制御される。出力端子Ｔ４に直流電圧Ｖ１，Ｖ３を交互に出力する場合は、トランジスタＱ４がオンされるとともにトランジスタＱ１，Ｑ３が交互にオンされる。また、出力端子Ｔ４に直流電圧Ｖ２，Ｖ３を交互に出力する場合は、トランジスタＱ３がオンされるとともにトランジスタＱ２，Ｑ４が交互にオンされる。

他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この実施の形態３でも、実施の形態１と同じ効果が得られる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｔ１〜Ｔ３ 入力端子、Ｔ４ 出力端子、Ｔ５ 中間端子、Ｑ１〜Ｑ４ トランジスタ、Ｄ１〜Ｄ４ ダイオード、ＰＳ１，ＰＳ２ 直流電源、Ｍ１〜Ｍ５，Ｍ１１〜Ｍ１８ 半導体モジュール、ＢＰ１，ＢＰ２，ＢＰ３ 基板、１ 入力フィルタ、２ コンバータ、Ｌ１ 直流正母線、Ｌ２ 直流負母線、Ｌ３ 直流中性点母線、Ｂ１，Ｂ２ バッテリ、Ｃ１，Ｃ２ コンデンサ、３ インバータ、４ 出力フィルタ、５ 制御装置、１０ 商用交流電源、１１ 負荷。

Claims (10)

1. それぞれ第１〜第３の入力端子に与えられる第１〜第３の直流電圧を３レベルの交流電圧に変換して出力端子に出力するインバータであって、
   第１および第２の電極がそれぞれ前記第１の入力端子および前記出力端子に接続された第１のトランジスタと、
   第１および第２の電極がそれぞれ前記出力端子および前記第２の入力端子に接続された第２のトランジスタと、
   それぞれ前記第１および第２のトランジスタに逆並列に接続された第１および第２のダイオードと、
   前記第３の入力端子および前記出力端子間に接続された双方向スイッチとを備え、
   前記第１の直流電圧は前記第２の直流電圧よりも高く、前記第３の直流電圧は前記第１および第２の直流電圧の中間電圧であり、
   前記双方向スイッチは、第３および第４のトランジスタと第３および第４のダイオードを含み、
   前記第１のトランジスタ、前記第２のトランジスタ、前記第３のダイオード、および前記第４のダイオードの各々はワイドバンドギャップ半導体で形成され、
   前記第３のトランジスタ、前記第４のトランジスタ、前記第１のダイオード、および前記第２のダイオードの各々はワイドバンドギャップ半導体以外の半導体で形成され、
   前記第１および第２のトランジスタの各々の定格電流は、前記第３および第４のトランジスタと前記第１〜第４のダイオードの各々の定格電流よりも大きい、インバータ。
2. 前記第３および第４のトランジスタの第１の電極は互いに接続され、それらの第２の電極はそれぞれ前記第３の入力端子および前記出力端子に接続され、
   前記第３および第４のダイオードはそれぞれ前記第３および第４のトランジスタに逆並列に接続され、
   前記出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第４のトランジスタがオンされるとともに前記第１および第３のトランジスタが交互にオンされ、
   前記出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第３のトランジスタがオンされるとともに前記第２および第４のトランジスタが交互にオンされる、請求項１に記載のインバータ。
3. 前記第３および第４のトランジスタの第１の電極はそれぞれ前記出力端子および前記第３の入力端子に接続され、それらの第２の電極は互いに接続され、
   前記第３および第４のダイオードはそれぞれ前記第３および第４のトランジスタに逆並列に接続され、
   前記出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第４のトランジスタがオンされるとともに前記第１および第３のトランジスタが交互にオンされ、
   前記出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第３のトランジスタがオンされるとともに前記第２および第４のトランジスタが交互にオンされる、請求項１に記載のインバータ。
4. 前記第３および第４のトランジスタの第２の電極はそれぞれ前記第３の入力端子および前記出力端子に接続され、
   前記第３および第４のダイオードのアノードはそれぞれ前記第３の入力端子および前記出力端子に接続され、それらのカソードはそれぞれ前記第４および第３のトランジスタの第１の電極に接続され、
   前記出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第４のトランジスタがオンされるとともに前記第１および第３のトランジスタが交互にオンされ、
   前記出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第３のトランジスタがオンされるとともに前記第２および第４のトランジスタが交互にオンされる、請求項１に記載のインバータ。
5. 前記第１〜第４のトランジスタおよび前記第１〜第４のダイオードを含む半導体モジュールを備える、請求項１に記載のインバータ。
6. 前記第１および第２のトランジスタと前記第１および第２のダイオードを含む第１の半導体モジュールと、
   前記第３および第４のトランジスタと前記第３および第４のダイオードを含む第２の半導体モジュールとを備える、請求項１に記載のインバータ。
7. 前記第１〜第４のトランジスタを含む第１の半導体モジュールと、
   前記第１〜第４のダイオードを含む第２の半導体モジュールとを備える、請求項１に記載のインバータ。
8. それぞれ前記第１〜第４のトランジスタおよび前記第１〜第４のダイオードを含む第１〜第８の半導体モジュールを備える、請求項１に記載のインバータ。
9. 前記第３および第４のダイオードの各々の定格電流は、前記第１および第２のダイオードの各々の定格電流よりも大きい、請求項１に記載のインバータ。
10. 前記ワイドバンドギャップ半導体はＳｉＣであり、前記ワイドバンドギャップ半導体以外の半導体はＳｉである、請求項１に記載のインバータ。

Images