JP6240334B2 - コンバータおよびそれを用いた電力変換装置 - Google Patents

Description

この発明はコンバータおよびそれを用いた電力変換装置に関し、特に、交流電圧を第１〜第３の直流電圧に変換するコンバータと、それを用いた電力変換装置に関する。

特開２０１１−７８２９６号公報（特許文献１）には、４つのトランジスタと４つのダイオードを備え、交流電圧を高電圧、低電圧、および中間電圧に変換するコンバータが開示されている。このコンバータでは、４つのダイオードのうちの逆回復動作する２つのダイオードをワイドバンドギャップ半導体で形成することにより、リカバリ損失の低減化が図られている。また、逆回復動作しない２つのダイオードをワイドバンドギャップ半導体以外の半導体で形成することにより、低コスト化が図られている。

特開２０１１−７８２９６号公報

しかし、従来のコンバータでは、４つのトランジスタは同種の半導体で形成されていたので、まだ損失が大きく、コスト高であった。

それゆえに、この発明の主たる目的は、低損失で低コストのコンバータと、それを用いた電力変換装置を提供することである。

この発明に係るコンバータは、入力端子に与えられる交流電圧を第１〜第３の直流電圧に変換してそれぞれ第１〜第３の出力端子に出力するコンバータであって、第１および第２の電極がそれぞれ第１の出力端子および入力端子に接続された第１のトランジスタと、第１および第２の電極がそれぞれ入力端子および第２の出力端子に接続された第２のトランジスタと、それぞれ第１および第２のトランジスタに逆並列に接続された第１および第２のダイオードと、入力端子および第３の出力端子間に接続された第１の双方向スイッチとを備えたものである。第１の直流電圧は第２の直流電圧よりも高く、第３の直流電圧は第１および第２の直流電圧の中間電圧である。第１の双方向スイッチは、第３および第４のトランジスタと第３および第４のダイオードを含む。第１のダイオード、第２のダイオード、第３のトランジスタ、および第４のトランジスタの各々はワイドバンドギャップ半導体で形成されている。第３のダイオード、第４のダイオード、第１のトランジスタ、および第２のトランジスタの各々はワイドバンドギャップ半導体以外の半導体で形成されている。

この発明に係るコンバータでは、逆回復動作する第１および第２のダイオードと電流をスイッチングする第３および第４のトランジスタをワイドバンドギャップ半導体で形成したので、スイッチング損失およびリカバリ損失の低減化を図ることができる。また、逆回復動作しない第３および第４のダイオードと電流をスイッチングしない第１および第２のトランジスタをワイドバンドギャップ半導体以外の半導体で形成したので、低コスト化を図ることができる。

この発明の実施の形態１によるコンバータの構成を示す回路ブロック図である。 図１に示した４つのトランジスタを制御する４つのＰＷＭ信号の波形を示すタイムチャートである。 図１に示したコンバータに流れる電流を説明するための回路図である。 図１に示したコンバータに流れる電流を示すタイムチャートである。 図１に示した２種類のトランジスタのスイッチング損失を説明するためのタイムチャートである。 図１に示したコンバータに含まれる半導体モジュールの構成を示すブロック図である。 図１に示したコンバータを備えた無停電電源装置の構成を示す回路ブロック図である。 実施の形態１の変更例を示す回路ブロック図である。 実施の形態１の他の変更例を示す回路ブロック図である。 実施の形態１のさらに他の変更例を示す回路ブロック図である。 この発明の実施の形態２によるコンバータの構成を示す回路ブロック図である。 この発明の実施の形態３によるコンバータの構成を示す回路ブロック図である。 この発明の実施の形態４による無停電電源装置に含まれるインバータの構成を示す回路ブロック図である。 図１３に示した４つのトランジスタを制御する４つのＰＷＭ信号の波形を示すタイムチャートである。 図１３に示したインバータに流れる電流を説明するための回路図である。 図１３に示したインバータに流れる電流を示すタイムチャートである。 図１３に示したインバータに含まれる半導体モジュールの構成を示すブロック図である。 実施の形態４の変更例を示す回路ブロック図である。 実施の形態４の他の変更例を示す回路ブロック図である。 実施の形態４のさらに他の変更例を示す回路ブロック図である。 この発明の実施の形態５によるインバータの構成を示す回路ブロック図である。 この発明の実施の形態６によるインバータの構成を示す回路ブロック図である。

[実施の形態１]
図１は、この発明の実施の形態１によるコンバータの構成を示す回路ブロック図である。図１において、このコンバータは、入力端子Ｔ０、出力端子Ｔ１〜Ｔ３、トランジスタＱ１〜Ｑ４、およびダイオードＤ１〜Ｄ４を備える。

入力端子Ｔ０は、たとえば商用交流電源１０から商用周波数の交流電圧ＶＡＣを受ける。出力端子Ｔ１，Ｔ３には、それぞれバッテリＢ１の正極および負極が接続される。出力端子Ｔ３，Ｔ２には、それぞれバッテリＢ２の正極および負極が接続される。バッテリＢ１，Ｂ２の各々は直流電力を蓄える。バッテリＢ１とＢ２は同じ直流電圧に充電される。出力端子Ｔ１，Ｔ２，Ｔ３の電圧をそれぞれ直流電圧Ｖ１，Ｖ２，Ｖ３とすると、Ｖ１＞Ｖ３＞Ｖ２となり、Ｖ３＝（Ｖ１＋Ｖ２）／２となる。このコンバータは、入力端子Ｔ０に印加された交流電圧ＶＡＣを直流電圧Ｖ１〜Ｖ３に変換して出力端子Ｔ１〜Ｔ３に出力するものである。なお、出力端子Ｔ３を接地すれば、直流電圧Ｖ１〜Ｖ３はそれぞれ正電圧、負電圧、および０Ｖとなる。

トランジスタＱ１，Ｑ２の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されたＩＧＢＴ（Insulated Gate Bipolor Transistor：絶縁ゲート型バイポーラ・トランジスタ）である。トランジスタＱ１，Ｑ２の各々の定格電流は、たとえば３００Ａである。

トランジスタＱ３，Ｑ４の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたＮチャネルＭＯＳトランジスタである。トランジスタＱ３，Ｑ４の各々の定格電流は、たとえば５００Ａである。

ダイオードＤ１，Ｄ２の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたショットキーバリアダイオードである。ダイオードＤ１，Ｄ２の各々の定格電流は、たとえば６００Ａであり、トランジスタＱ１〜Ｑ４およびダイオードＤ３，Ｄ４の各々の定格電流よりも大きい。

ダイオードＤ３，Ｄ４の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されている。ダイオードＤ３，Ｄ４の各々の定格電流は、たとえば４５０Ａである。

このようにトランジスタＱ１，Ｑ２の仕様とトランジスタＱ３，Ｑ４の仕様が異なり、ダイオードＤ１，Ｄ２の仕様とダイオードＤ３，Ｄ４の仕様が異なる理由については後述する。

トランジスタＱ１のコレクタ（第１の電極）は出力端子Ｔ１（第１の出力端子）に接続され、そのエミッタ（第２の電極）は入力端子Ｔ０に接続される。ダイオードＤ１のアノードは入力端子Ｔ０に接続され、そのカソードは出力端子Ｔ１に接続されている。すなわち、ダイオードＤ１はトランジスタＱ１に逆並列に接続されている。

トランジスタＱ２のコレクタ（第１の電極）は入力端子Ｔ０に接続され、そのエミッタ（第２の電極）は出力端子Ｔ２（第２の出力端子）に接続される。ダイオードＤ２のアノードは出力端子Ｔ２に接続され、そのカソードは入力端子Ｔ０に接続されている。すなわち、ダイオードＤ２はトランジスタＱ２に逆並列に接続されている。

トランジスタＱ３，Ｑ４のドレイン（第２の電極）は互いに接続され、トランジスタＱ３，Ｑ４のソース（第１の電極）はそれぞれ入力端子Ｔ０および出力端子Ｔ３（第３の出力端子）に接続される。ダイオードＤ３，Ｄ４のカソードはともにトランジスタＱ３，Ｑ４のドレインに接続され、それらのアノードはそれぞれ入力端子Ｔ０および出力端子Ｔ３に接続されている。すなわち、ダイオードＤ３，Ｄ４は、それぞれトランジスタＱ３，Ｑ４に逆並列に接続されている。トランジスタＱ３，Ｑ４およびダイオードＤ３，Ｄ４は、第１の双方向スイッチを構成する。

次に、このコンバータの動作について説明する。トランジスタＱ１〜Ｑ４のゲートには、それぞれＰＷＭ信号φ１〜φ４が与えられる。図２（ａ）〜（ｅ）はＰＷＭ信号φ１〜φ４の作成方法および波形を示す図である。特に、図２（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図２（ｂ）〜（ｅ）はそれぞれＰＷＭ信号φ１，φ３，φ４，φ２の波形を示している。

図２（ａ）〜（ｅ）において、正弦波指令値信号ＣＭの周波数は、たとえば商用周波数である。正弦波指令値信号ＣＭの位相は、たとえば商用周波数の交流電圧ＶＡＣの位相と同じである。キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は、正弦波指令値信号ＣＭの周期よりも十分に小さい。

正弦波指令値信号ＣＭのレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ＰＷＭ信号φ１，φ４がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ＰＷＭ信号φ１，φ４がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ１とφ４がキャリア信号ＣＡ１に同期して交互に「Ｈ」レベルにされ、トランジスタＱ１とＱ４が交互にオンされる。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ１，φ４はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ１がオフ状態に固定されるとともにトランジスタＱ４がオン状態に固定される。

正弦波指令値信号ＣＭのレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ＰＷＭ信号φ２，φ３がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ＰＷＭ信号φ２，φ３がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ２，φ３はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ２がオフ状態に固定されるとともにトランジスタＱ３がオン状態に固定される。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ２とφ３がキャリア信号ＣＡ２に同期して交互に「Ｈ」レベルにされ、トランジスタＱ２とＱ３が交互にオンされる。

ＰＷＭ信号が１周期内において「Ｈ」レベルにされる時間と、ＰＷＭ信号の１周期の時間との比はデューティ比と呼ばれる。ＰＷＭ信号φ１のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では、正弦波指令値信号ＣＭの正のピーク（９０度）付近で最大になり、ピークから外れるに従って減少し、０度付近と１８０度付近で０となる。ＰＷＭ信号φ１のデューティ比は、正弦波指令値信号ＣＭのレベルが負である期間では０に固定される。ＰＷＭ信号φ４は、ＰＷＭ信号φ１の相補信号である。

ＰＷＭ信号φ２のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では０に固定される。ＰＷＭ信号φ２のデューティ比は、正弦波指令値信号ＣＭの負のピーク（２７０度）付近で最大になり、ピークから外れるに従って減少し、１８０度付近と３６０度付近で０となる。ＰＷＭ信号φ３は、ＰＷＭ信号φ２の相補信号である。

次に、コンバータの動作時にトランジスタＱ１〜Ｑ４およびダイオードＤ１〜Ｄ４の各々に流れる電流について説明する。図３に示すように、出力端子Ｔ１から入力端子Ｔ０に流れる電流をＩ１とし、入力端子Ｔ０から出力端子Ｔ２に流れる電流をＩ２とし、出力端子Ｔ３から入力端子Ｔ０に流れる電流をＩ３とし、入力端子Ｔ０から出力端子Ｔ３に流れる電流をＩ４とする。

図４（ａ）〜（ｉ）は、コンバータの動作を示すタイムチャートである。特に、図４（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図４（ｂ）（ｄ）（ｆ）（ｈ）はそれぞれＰＷＭ信号φ１，φ３，φ４，φ２の波形を示し、図４（ｃ）（ｅ）（ｇ）（ｉ）はそれぞれ電流Ｉ１，Ｉ３，Ｉ４，Ｉ２の波形を示している。電流Ｉ１〜Ｉ４のうちの正の電流はトランジスタＱに流れる電流を示し、負の電流はダイオードＤに流れる電流を示している。また、力率が１．０の場合が示されており、正弦波指令値信号ＣＭと交流電圧ＶＡＣの位相は一致している。

図４（ａ）〜（ｉ）において、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ３，φ２がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ１とφ４が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ３，Ｑ２がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ１とＱ４が交互にオンされ、入力端子Ｔ０から出力端子Ｔ１とＴ３に交互に電流が流れる。

この期間では、トランジスタＱ４がオフされたときに交流電圧ＶＡＣのレベルに応じたレベルの電流Ｉ１が入力端子Ｔ０からダイオードＤ１を介して出力端子Ｔ１に流れ、トランジスタＱ４がオンされたときに入力端子Ｔ０からトランジスタＱ３，Ｑ４を介して出力端子Ｔ３に至る経路で電流Ｉ１を補完するレベルの電流Ｉ４が流れる。

トランジスタＱ２はオフ状態に固定されているので、トランジスタＱ２に電流は流れず、トランジスタＱ２でスイッチング損失は発生しない。トランジスタＱ１はオン／オフされるが、ダイオードＤ１に電流が流れ、トランジスタＱ１に電流は流れないので、トランジスタＱ１においてスイッチング損失は発生しない。トランジスタＱ３はオン状態に固定されるので、トランジスタＱ３に電流が流れるが、トランジスタＱ３でスイッチング損失は発生しない。したがって、この期間では、ダイオードＤ１〜Ｄ４およびトランジスタＱ１〜Ｑ４のうちでダイオードＤ１に流れる電流の実効値が最も大きくなり、また、トランジスタＱ４におけるスイッチング損失が最も大きくなる。

トランジスタＱ４がオフ状態からオン状態に変化する毎にダイオードＤ１に逆バイアス電圧が印加され、ダイオードＤ１が逆回復動作をする。この期間では、ダイオードＤ２，Ｄ４に電流は流れない。

正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ４，φ１がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ２とφ３が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ４，Ｑ１がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ２とＱ３が交互にオンされ、出力端子Ｔ２とＴ３から入力端子Ｔ０に交互に電流が流れる。

この期間では、トランジスタＱ３がオフされたときに交流電圧ＶＡＣのレベルに応じたレベルの電流Ｉ２が出力端子Ｔ２からダイオードＤ２を介して入力端子Ｔ０に流れ、トランジスタＱ３がオンされたときに出力端子Ｔ３からトランジスタＱ４，Ｑ３を介して入力端子Ｔ０に至る経路で電流Ｉ２を補完するレベルの電流Ｉ３が流れる。

トランジスタＱ１はオフ状態に固定されているので、トランジスタＱ１に電流は流れず、トランジスタＱ１でスイッチング損失は発生しない。トランジスタＱ２はオン／オフされるが、ダイオードＤ２に電流が流れ、トランジスタＱ２に電流は流れないので、トランジスタＱ２でスイッチング損失は発生しない。トランジスタＱ４はオン状態に固定されるので、トランジスタＱ４に電流が流れるが、トランジスタＱ４でスイッチング損失は発生しない。したがって、この期間では、ダイオードＤ１〜Ｄ４およびトランジスタＱ１〜Ｑ４のうちでダイオードＤ２に流れる電流の実効値が最も大きくなり、また、トランジスタＱ３におけるスイッチング損失が最も大きくなる。

また、トランジスタＱ３がオフ状態からオン状態に変化する毎にダイオードＤ２に逆バイアス電圧が印加され、ダイオードＤ２が逆回復動作をする。また、この期間では、他のダイオードＤ１，Ｄ３に電流は流れない。

まとめると、ダイオードＤ１，Ｄ２には大きな電流が流れ、ダイオードＤ１，Ｄ２は逆回復動作をする。ダイオードＤ３，Ｄ４にはダイオードＤ１，Ｄ２よりも小さな電流が流れ、ダイオードＤ３，Ｄ４は逆回復動作をしない。トランジスタＱ１，Ｑ２には電流が流れず、トランジスタＱ１，Ｑ２においてスイッチング損失は発生しない。トランジスタＱ３，Ｑ４には電流が流れ、トランジスタＱ３，Ｑ４においてスイッチング損失が発生する。

このため上記のように、トランジスタＱ３，Ｑ４として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流が大きな値（たとえば５００Ａ）のＮチャネルＭＯＳトランジスタを使用することにより、スイッチング損失の低減化を図っている。また、トランジスタＱ１，Ｑ２としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば３００Ａ）のＩＧＢＴを使用し、低コスト化を図っている。

ダイオードＤ１，Ｄ２として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流が大きな値（たとえば６００Ａ）のショットキーバリアダイオードを使用することにより、逆回復動作時におけるリカバリ損失の低減化を図っている。ダイオードＤ３，Ｄ４としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば４５０Ａ）のダイオードを使用し、低コスト化を図っている。

図５（ａ）はＳｉを用いて形成されたＮチャネルＭＯＳトランジスタ（Ｓｉトランジスタと称する）のスイッチング動作を示すタイムチャートであり、図５（ｂ）はＳｉＣを用いて形成されたＮチャネルＭＯＳトランジスタ（ＳｉＣトランジスタと称する）のスイッチング動作を示すタイムチャートである。

図５（ａ）（ｂ）において、初期状態ではゲート信号（図示せず）が「Ｈ」レベルにされてトランジスタがオンし、トランジスタに一定の電流Ｉが流れ、ドレイン−ソース間電圧Ｖｄｓは０Ｖであるものとする。ある時刻にゲート信号を「Ｈ」レベルから「Ｌ」レベルに立ち下げてトランジスタをオフさせると、電流Ｉが減少し、電圧Ｖｄｓが増大する。

図５（ａ）（ｂ）から分かるように、Ｓｉトランジスタにおいて電流Ｉが下降を開始してから０Ａになるまでの時間Ｔａは、ＳｉＣトランジスタにおいて電流Ｉが下降を開始してから０Ａになるまでの時間Ｔｂよりも長くなる。Ｓｉトランジスタでは、電流Ｉがある値までは速く低下するが、その値から０Ａになるまでの時間が長くかかる。ある値から０Ａになるまでに流れる電流はテール電流と呼ばれる。

これに対してＳｉＣトランジスタでは、電流Ｉは速やかに低下し、若干のオーバーシュートが発生する。トランジスタのスイッチング損失は、電流Ｉと電圧Ｖｄｓの積であり、図中の斜線を施した部分の面積に対応する。したがって、ＳｉＣトランジスタのスイッチング損失は、Ｓｉトランジスタのスイッチング損失よりも小さい。

図６は、図１に示したコンバータの外観を示す図である。図６において、コンバータは、１つの半導体モジュールＭ１を備える。半導体モジュールＭ１の内部には、トランジスタＱ１〜Ｑ４とダイオードＤ１〜Ｄ４が設けられている。半導体モジュールＭ１の外部には、入力端子Ｔ０と出力端子Ｔ１〜Ｔ３が設けられている。さらに、半導体モジュールＭ１の外部には、トランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子が設けられているが、図面の簡単化のため、４つの信号端子の図示は省略されている。

図７は、図１に示したコンバータを備えた無停電電源装置の構成を示す回路ブロック図である。図７において、無停電電源装置は、入力フィルタ１、コンバータ２、直流正母線Ｌ１、直流負母線Ｌ２、直流中性点母線Ｌ３、コンデンサＣ１，Ｃ２、インバータ３、出力フィルタ４、および制御装置５を備える。

入力フィルタ１は、低域通過フィルタであり、商用交流電源１０からの商用周波数の交流電力をコンバータ２の入力端子Ｔ０に通過させるとともに、コンバータ２で発生するキャリア周波数の信号が商用交流電源１０側に通過するのを防止する。

直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３の一方端はそれぞれコンバータ２の出力端子Ｔ１，Ｔ２，Ｔ３に接続され、それらの他方端はそれぞれインバータ３の３つの入力端子に接続される。コンデンサＣ１は母線Ｌ１，Ｌ３間に接続され、コンデンサＣ２は母線Ｌ３，Ｌ２間に接続される。母線Ｌ１，Ｌ３はそれぞれバッテリＢ１の正極および負極に接続され、母線Ｌ３，Ｌ２はそれぞれバッテリＢ２の正極および負極に接続される。

コンバータ２は、図１で示したように、入力端子Ｔ０、出力端子Ｔ１〜Ｔ３、トランジスタＱ１〜Ｑ４、およびダイオードＤ１〜Ｄ４を含み、制御装置５からのＰＷＭ信号φ１〜φ４によって制御される。

コンバータ２は、商用交流電源１０から交流電力が正常に供給されている通常時は、商用交流電源１０から入力フィルタ１を介して供給される交流電力を直流電力に変換し、その直流電力をバッテリＢ１，Ｂ２の各々に供給するとともに、インバータ３に供給する。バッテリＢ１，Ｂ２の各々は、直流電力を蓄える。

換言すると、コンバータ２は、制御装置５から与えられるＰＷＭ信号φ１〜φ４によって制御され、商用交流電源１０から入力フィルタ１を介して供給される交流電圧ＶＡＣに基づいて直流電圧Ｖ１〜Ｖ３を生成し、生成した直流電圧Ｖ１〜Ｖ３をそれぞれ直流正母線Ｌ１、直流負母線Ｌ２、および直流中性点母線Ｌ３に与える。なお、出力端子Ｔ３を接地すれば、直流電圧Ｖ１〜Ｖ３はそれぞれ正電圧、負電圧、０Ｖとなる。直流電圧Ｖ１〜Ｖ３は、コンデンサＣ１，Ｃ２によって平滑化される。直流電圧Ｖ１〜Ｖ３は、バッテリＢ１，Ｂ２とインバータ３に供給される。商用交流電源１０からの交流電力の供給が停止された停電時は、コンバータ２は停止される。

インバータ３は、商用交流電源１０から交流電力が正常に供給されている通常時は、コンバータ２で生成された直流電力を交流電力に変換し、商用交流電源１０からの交流電力の供給が停止された停電時は、バッテリＢ１，Ｂ２の直流電力を交流電力に変換する。

換言すると、インバータ３は、通常時はコンバータ２から母線Ｌ１〜Ｌ３を介して供給される直流電圧Ｖ１〜Ｖ３に基づいて３レベルの交流電圧を生成し、停電時はバッテリＢ１，Ｂ２から母線Ｌ１〜Ｌ３を介して供給される直流電圧Ｖ１〜Ｖ３に基づいて３レベルの交流電圧を生成する。

出力フィルタ４は、インバータ３の出力端子と負荷１１の間に接続される。出力フィルタ４は、低域通過フィルタであり、インバータ３から出力される交流電力のうちの商用周波数の交流電力を負荷１１に通過させるとともに、インバータ３で発生するキャリア周波数の信号が負荷１１側に通過するのを防止する。換言すると、出力フィルタ４は、インバータ３の出力電圧を商用周波数の正弦波に変換して負荷１１に供給する。

制御装置５は、商用交流電源１０からの交流電圧、負荷１１に出力される交流電圧、直流電圧Ｖ１〜Ｖ３などをモニタしながら、ＰＷＭ信号を供給することにより、コンバータ２およびインバータ３を制御する。

次に、この無停電電源装置の動作について説明する。商用交流電源１０から交流電力が正常に供給されている通常時は、商用交流電源１０からの交流電力が入力フィルタ１を介してコンバータ２に供給され、コンバータ２によって直流電力に変換される。コンバータ２で生成された直流電力は、バッテリＢ１，Ｂ２に蓄えられるとともにインバータ３に供給され、インバータ３によって商用周波数の交流電力に変換される。インバータ３で生成された交流電力は、出力フィルタ４を介して負荷１１に供給され、負荷１１が運転される。

商用交流電源１０からの交流電力の供給が停止された停電時は、コンバータ２の運転が停止されるとともに、バッテリＢ１，Ｂ２の直流電力がインバータ３に供給され、インバータ３によって商用周波数の交流電力に変換される。インバータ３で生成された交流電力は、出力フィルタ４を介して負荷１１に供給され、負荷１１の運転が継続される。

したがって、停電が発生した場合でも、バッテリＢ１，Ｂ２に直流電力が蓄えられている限りは負荷１１の運転が継続される。商用交流電源１０からの交流電力の供給が再開された場合は、コンバータ２の運転が再開され、コンバータ２で生成された直流電力がバッテリＢ１，Ｂ２およびインバータ３に供給され、元の状態に戻る。

以上のように、この実施の形態１では、逆回復動作をするダイオードＤ１，Ｄ２としてワイドバンドギャップ半導体で形成されたショットキーバリアダイオードを使用し、逆回復動作をしないダイオードＤ３，Ｄ４としてワイドバンドギャップ半導体以外の半導体で形成されたダイオードを使用したので、リカバリ損失の低減化と低コスト化を図ることができる。

さらに、電流をオン／オフするトランジスタＱ３，Ｑ４としてワイドバンドギャップ半導体で形成されたＮチャネルＭＯＳトランジスタを使用し、電流をオン／オフしないトランジスタＱ１，Ｑ２としてワイドバンドギャップ半導体以外の半導体で形成されたＩＧＢＴを使用したので、スイッチング損失の低減化と低コスト化を図ることができる。

なお、この実施の形態１では、ワイドバンドギャップ半導体としてＳｉＣを使用したが、これに限るものではなく、ワイドバンドギャップ半導体であれば他のどのような半導体を使用しても構わない。たとえば、ワイドバンドギャップ半導体としてＧａＮ（ガリウム・ナイトライド）を使用してもよい。

図８は、実施の形態１の変更例を示すブロック図であって、図６と対比される図である。図８において、この変更例では、コンバータは、基板ＢＰ１と、その表面に搭載された２つの半導体モジュールＭ２，Ｍ３を備える。半導体モジュールＭ２の内部にはトランジスタＱ１，Ｑ２とダイオードＤ１，Ｄ２が設けられ、半導体モジュールＭ２の外部には入力端子Ｔ０と出力端子Ｔ１，Ｔ２が設けられている。また、半導体モジュールＭ２の外部にはトランジスタＱ１，Ｑ２のゲートにＰＷＭ信号φ１，φ２を与えるための２つの信号端子（図示せず）が設けられている。

半導体モジュールＭ３の内部にはトランジスタＱ３，Ｑ４とダイオードＤ３，Ｄ４が設けられ、半導体モジュールＭ３の外部には入力端子Ｔ０と出力端子Ｔ３が設けられている。半導体モジュールＭ３の外部にはトランジスタＱ３，Ｑ４のゲートにＰＷＭ信号φ３，φ４を与えるための２つの信号端子（図示せず）が設けられている。半導体モジュールＭ２の入力端子Ｔ０と半導体モジュールＭ３の入力端子Ｔ０とは互いに接続されている。この変更例でも、実施の形態１と同じ効果が得られる。

図９は、実施の形態１の他の変更例を示すブロック図であって、図６と対比される図である。図９において、この変更例では、コンバータは、基板ＢＰ２と、その表面に搭載された２つの半導体モジュールＭ４，Ｍ５を備える。半導体モジュールＭ４の内部にはトランジスタＱ１〜Ｑ４が設けられ、半導体モジュールＭ４の外部には入力端子Ｔ０と出力端子Ｔ１〜Ｔ３と中間端子Ｔ４が設けられている。中間端子Ｔ４は、トランジスタＱ３，Ｑ４のドレインに接続されている。半導体モジュールＭ４の外部にはトランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子（図示せず）が設けられている。

半導体モジュールＭ５の内部にはダイオードＤ１〜Ｄ４が設けられ、半導体モジュールＭ５の外部には入力端子Ｔ０と出力端子Ｔ１〜Ｔ３と中間端子Ｔ４が設けられている。中間端子Ｔ４はダイオードＤ３，Ｄ４のカソードに接続されている。半導体モジュールＭ４の端子Ｔ０〜Ｔ４は、それぞれ半導体モジュールＭ５の端子Ｔ０〜Ｔ４に接続されている。この変更例でも、実施の形態１と同じ効果が得られる。

図１０は、実施の形態１のさらに他の変更例を示すブロック図であって、図６と対比される図である。図１０において、この変更例では、コンバータは、基板ＢＰ３と、その表面に搭載された８個の半導体モジュールＭ１１〜Ｍ１８を備える。半導体モジュールＭ１１〜Ｍ１４の内部にはそれぞれトランジスタＱ１〜Ｑ４が設けられ、半導体モジュールＭ１５〜Ｍ１８の内部にはそれぞれダイオードＤ１〜Ｄ４が設けられている。半導体モジュールＭ１１，Ｍ１５の各々は端子Ｔ０，Ｔ１を含み、半導体モジュールＭ１２，Ｍ１６の各々は端子Ｔ０，Ｔ２を含む。半導体モジュールＭ１１，Ｍ１５の端子Ｔ１は互いに接続され、半導体モジュールＭ１２，Ｍ１６の端子Ｔ２は互いに接続されている。

半導体モジュールＭ１３，Ｍ１７の各々は端子Ｔ０，Ｔ４を含み、半導体モジュールＭ１４，Ｍ１８の各々は端子Ｔ３，Ｔ４を含む。半導体モジュールＭ１３，Ｍ１４の端子Ｔ４はトランジスタＱ３，Ｑ４のドレインに接続され、半導体モジュールＭ１７，Ｍ１８の端子Ｔ４はダイオードＤ３，Ｄ４のカソードに接続されている。半導体モジュールＭ１１〜Ｍ１３，Ｍ１５〜Ｍ１７の端子Ｔ０は互いに接続され、半導体モジュールＭ１３，Ｍ１４，Ｍ１７，Ｍ１８の端子Ｔ４は互いに接続され、半導体モジュールＭ１４，Ｍ１８の端子Ｔ３は互いに接続されている。さらに、半導体モジュールＭ１１〜Ｍ１４の外部には、トランジスタＱ１〜Ｑ４のゲートにＰＷＭ信号φ１〜φ４を与えるための４つの信号端子（図示せず）がそれぞれ設けられている。この変更例でも、実施の形態１と同じ効果が得られる。

［実施の形態２］
図１１は、この発明の実施の形態２によるコンバータの構成を示す回路図であって、図１と対比される図である。図１１を参照して、このコンバータが図１のコンバータと異なる点は、トランジスタＱ３およびダイオードＤ３の並列接続体とトランジスタＱ４およびダイオードＤ４の並列接続体とが置換されている点である。

トランジスタＱ３，Ｑ４のソースは互いに接続され、それらのドレインはそれぞれ出力端子Ｔ３および入力端子Ｔ０に接続されている。ダイオードＤ３，Ｄ４のアノードはそれぞれトランジスタＱ３，Ｑ４のソースに接続され、それらのカソードはそれぞれ出力端子Ｔ３および入力端子Ｔ０に接続されている。すなわち、ダイオードＤ３，Ｄ４は、それぞれトランジスタＱ３，Ｑ４に逆並列に接続されている。トランジスタＱ１〜Ｑ４は、それぞれＰＷＭ信号φ１〜φ４によって制御される。交流電圧ＶＡＣが正電圧である場合は、トランジスタＱ３がオンされるとともにトランジスタＱ１，Ｑ４が交互にオンされる。また、交流電圧ＶＡＣが負電圧である場合は、トランジスタＱ４がオンされるとともにトランジスタＱ２，Ｑ３が交互にオンされる。

他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この実施の形態２でも、実施の形態１と同じ効果が得られる。

［実施の形態３］
図１２は、この発明の実施の形態３によるコンバータの構成を示す回路図であって、図１と対比される図である。図１２を参照して、このコンバータが図１のコンバータと異なる点は、トランジスタＱ３，Ｑ４のドレインとダイオードＤ３，Ｄ４のカソードが切り離され、トランジスタＱ３のドレインとダイオードＤ４のカソードが接続され、トランジスタＱ４のドレインとダイオードＤ３のカソードが接続されている点である。

トランジスタＱ１〜Ｑ４は、それぞれＰＷＭ信号φ１〜φ４によって制御される。交流電圧ＶＡＣが正電圧である場合は、トランジスタＱ３がオンされるとともにトランジスタＱ１，Ｑ４が交互にオンされる。また、交流電圧ＶＡＣが負電圧である場合は、トランジスタＱ４がオンされるとともにトランジスタＱ２，Ｑ３が交互にオンされる。

他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この実施の形態３でも、実施の形態１と同じ効果が得られる。

[実施の形態４]
図１３は、この発明の実施の形態４による無停電電源装置に含まれるインバータ３の構成を示す回路ブロック図である。無停電電源装置の全体構成は、図７で示した通りである。無停電電源装置に含まれるコンバータ２は、図１、図１１、または図１２で示したコンバータである。図１３において、このインバータ３は、入力端子Ｔ１１〜Ｔ１３、出力端子Ｔ１４、トランジスタＱ５〜Ｑ８、およびダイオードＤ５〜Ｄ８を備える。

入力端子Ｔ１１〜Ｔ１３は、それぞれ図７の直流正母線Ｌ１、直流負母線Ｌ２、直流中性点母線Ｌ３に接続されている。入力端子Ｔ１１，Ｔ１３には、それぞれバッテリＢ１の正極および負極が接続される。入力端子Ｔ１３，Ｔ１２には、それぞれバッテリＢ２の正極および負極が接続される。バッテリＢ１，Ｂ２の各々は直流電圧を出力する。バッテリＢ１の出力電圧とバッテリＢ２の出力電圧は等しい。したがって、入力端子Ｔ１１，Ｔ１２，Ｔ１３には、それぞれ直流電圧Ｖ１，Ｖ２，Ｖ３が印加され、Ｖ１＞Ｖ３＞Ｖ２となり、Ｖ３＝（Ｖ１＋Ｖ２）／２となる。このインバータは、入力端子Ｔ１１〜Ｔ１３に印加された直流電圧Ｖ１〜Ｖ３を３レベルの交流電圧Ｖ４に変換して出力端子Ｔ１４に出力するものである。なお、入力端子Ｔ１３を接地すれば、直流電圧Ｖ１〜Ｖ３はそれぞれ正電圧、負電圧、および０Ｖとなる。

トランジスタＱ５，Ｑ６の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたＮチャネルＭＯＳトランジスタである。トランジスタＱ５，Ｑ６の各々の定格電流は、たとえば６００Ａであり、トランジスタＱ７，Ｑ８およびダイオードＤ５〜Ｄ８の各々の定格電流よりも大きい。

トランジスタＱ７，Ｑ８の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されたＩＧＢＴである。トランジスタＱ７，Ｑ８の各々の定格電流は、たとえば４５０Ａである。

ダイオードＤ５，Ｄ６の各々は、ワイドバンドギャップ半導体以外の半導体であるＳｉ（シリコン）を用いて形成されている。ダイオードＤ５，Ｄ６の各々の定格電流は、たとえば３００Ａである。

ダイオードＤ７，Ｄ８の各々は、ワイドバンドギャップ半導体であるＳｉＣ（シリコンカーバイド）を用いて形成されたショットキーバリアダイオードである。ダイオードＤ７，Ｄ８の各々の定格電流は、たとえば５００Ａである。

このようにトランジスタＱ５，Ｑ６の仕様とトランジスタＱ７，Ｑ８の仕様が異なり、ダイオードＤ５，Ｄ６の仕様とダイオードＤ７，Ｄ８の仕様が異なる理由については後述する。

トランジスタＱ５のドレイン（第１の電極）は入力端子Ｔ１１（第１の出力端子）に接続され、そのソース（第２の電極）は出力端子Ｔ１４（第４の出力端子）に接続される。ダイオードＤ５のアノードは出力端子Ｔ１４に接続され、そのカソードは入力端子Ｔ１１に接続されている。

トランジスタＱ６のドレインは出力端子Ｔ１４に接続され、そのソースは入力端子Ｔ１２（第２の出力端子）に接続される。ダイオードＤ６のアノードは入力端子Ｔ１２に接続され、そのカソードは出力端子Ｔ１４に接続されている。すなわち、ダイオードＤ５，Ｄ６は、それぞれトランジスタＱ５，Ｑ６に逆並列に接続されている。

トランジスタＱ７，Ｑ８のコレクタ（第１の電極）は互いに接続され、トランジスタＱ７，Ｑ８のエミッタ（第２の電極）はそれぞれ入力端子Ｔ１３（第３の出力端子）および出力端子Ｔ１４に接続される。ダイオードＤ７，Ｄ８のカソードはともにトランジスタＱ７，Ｑ８のコレクタに接続され、それらのアノードはそれぞれ入力端子Ｔ１３および出力端子Ｔ１４に接続されている。すなわち、ダイオードＤ７，Ｄ８は、それぞれトランジスタＱ７，Ｑ８に逆並列に接続されている。トランジスタＱ７，Ｑ８およびダイオードＤ７，Ｄ８は、第２の双方向スイッチを構成する。

次に、このインバータの動作について説明する。トランジスタＱ５〜Ｑ８のゲートには、それぞれＰＷＭ信号φ５〜φ８が与えられる。図１４（ａ）〜（ｅ）はＰＷＭ信号φ５〜φ８の作成方法および波形を示す図である。特に、図１４（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図１４（ｂ）〜（ｅ）はそれぞれＰＷＭ信号φ５，φ８，φ７，φ６の波形を示している。

図１４（ａ）〜（ｅ）において、正弦波指令値信号ＣＭの周波数は、たとえば商用周波数である。キャリア信号ＣＡ１，ＣＡ２の周期および位相は同じである。キャリア信号ＣＡ１，ＣＡ２の周期は、正弦波指令値信号ＣＭの周期よりも十分に小さい。

正弦波指令値信号ＣＭのレベルと正側三角波キャリア信号ＣＡ１のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも高い場合は、ＰＷＭ信号φ５，φ７がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ１のレベルよりも低い場合は、ＰＷＭ信号φ５，φ７がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ５とφ７がキャリア信号ＣＡ１に同期して交互に「Ｈ」レベルにされ、トランジスタＱ５とＱ７が交互にオンされる。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ５，φ７はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ５がオフ状態に固定されるとともにトランジスタＱ７がオン状態に固定される。

正弦波指令値信号ＣＭのレベルと負側三角波キャリア信号ＣＡ２のレベルの高低が比較される。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも高い場合は、ＰＷＭ信号φ６，φ８がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされる。正弦波指令値信号ＣＭのレベルが正側三角波キャリア信号ＣＡ２のレベルよりも低い場合は、ＰＷＭ信号φ６，φ８がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされる。

したがって、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ６，φ８はそれぞれ「Ｌ」レベルおよび「Ｈ」レベルに固定され、トランジスタＱ６がオフ状態に固定されるとともにトランジスタＱ８がオン状態に固定される。また、正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ６とφ８がキャリア信号ＣＡ２に同期して交互に「Ｈ」レベルにされ、トランジスタＱ６とＱ８が交互にオンされる。

ＰＷＭ信号が１周期内において「Ｈ」レベルにされる時間と、ＰＷＭ信号の１周期の時間との比はデューティ比と呼ばれる。ＰＷＭ信号φ５のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では、正弦波指令値信号ＣＭの正のピーク（９０度）付近で最大になり、ピークから外れるに従って減少し、０度付近と１８０度付近で０となる。ＰＷＭ信号φ５のデューティ比は、正弦波指令値信号ＣＭのレベルが負である期間では０に固定される。ＰＷＭ信号φ７は、ＰＷＭ信号φ５の相補信号である。

ＰＷＭ信号φ６のデューティ比は、正弦波指令値信号ＣＭのレベルが正である期間では０に固定される。ＰＷＭ信号φ６のデューティ比は、正弦波指令値信号ＣＭの負のピーク（２７０度）付近で最大になり、ピークから外れるに従って減少し、１８０度付近と３６０度付近で０となる。ＰＷＭ信号φ８は、ＰＷＭ信号φ６の相補信号である。

次に、インバータの動作時にトランジスタＱ５〜Ｑ８およびダイオードＤ５〜Ｄ８の各々に流れる電流について説明する。図１５に示すように、入力端子Ｔ１１から出力端子Ｔ１４に流れる電流をＩ５とし、出力端子Ｔ１４から入力端子Ｔ１２に流れる電流をＩ６とし、入力端子Ｔ１３から出力端子Ｔ１４に流れる電流をＩ７とし、出力端子Ｔ１４から入力端子Ｔ１３に流れる電流をＩ８とする。

図１６（ａ）〜（ｉ）は、インバータの動作を示すタイムチャートである。特に、図１６（ａ）は正弦波指令値信号ＣＭ、正側三角波キャリア信号ＣＡ１、および負側三角波キャリア信号ＣＡ２の波形を示し、図１６（ｂ）（ｄ）（ｆ）（ｈ）はそれぞれＰＷＭ信号φ５，φ８，φ７，φ６の波形を示し、図１６（ｃ）（ｅ）（ｇ）（ｉ）はそれぞれ電流Ｉ５，Ｉ８，Ｉ７，Ｉ６の波形を示している。電流Ｉ５〜Ｉ８のうちの正の電流はトランジスタＱに流れる電流を示し、負の電流はダイオードＤに流れる電流を示している。また、力率が１．０の場合が示されている。

図１６（ａ）〜（ｉ）において、正弦波指令値信号ＣＭのレベルが正である期間では、ＰＷＭ信号φ８，φ６がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ５とφ７が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ８，Ｑ６がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ５とＱ７が交互にオンされ、出力端子Ｔ１４に直流電圧Ｖ１とＶ３が交互に現れる。

この期間では、トランジスタＱ５がオンされたときにトランジスタＱ５のオン時間に応じたレベルの電流Ｉ５が流れ、トランジスタＱ５がオフされたときにダイオードＤ７およびトランジスタＱ８の経路で電流Ｉ５を補完するレベルの電流Ｉ７が流れる。

トランジスタＱ６はオフ状態に固定されているので、トランジスタＱ６に電流は流れず、トランジスタＱ６でスイッチング損失は発生しない。トランジスタＱ７はオン／オフされるが、ダイオードＤ７に電流が流れ、トランジスタＱ７に電流は流れないので、トランジスタＱ７においてスイッチング損失は発生しない。トランジスタＱ８はオン状態に固定されるので、トランジスタＱ８に電流が流れるが、トランジスタＱ８でスイッチング損失は発生しない。したがって、この期間では、トランジスタＱ５〜Ｑ８のうちでトランジスタＱ５に流れる電流の実効値が最も大きくなり、トランジスタＱ５におけるスイッチング損失が最も大きくなる。

トランジスタＱ５がオフ状態からオン状態に変化する毎にダイオードＤ７に逆バイアス電圧が印加され、ダイオードＤ７が逆回復動作をする。この期間では、他のダイオードＤ５，Ｄ６，Ｄ８に電流は流れない。

正弦波指令値信号ＣＭのレベルが負である期間では、ＰＷＭ信号φ７，φ５がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルに固定され、ＰＷＭ信号φ６とφ８が交互に「Ｈ」レベルにされる。したがって、トランジスタＱ７，Ｑ５がそれぞれオン状態およびオフ状態に固定され、トランジスタＱ６とＱ８が交互にオンされ、出力端子Ｔ１４に直流電圧Ｖ２とＶ３が交互に現れる。

この期間では、トランジスタＱ６がオンされたときにトランジスタＱ６のオン時間に応じたレベルの電流Ｉ６が流れ、トランジスタＱ６がオフされたときにダイオードＤ８およびトランジスタＱ７の経路で電流Ｉ７が流れる。

トランジスタＱ５はオフ状態に固定されているので、トランジスタＱ５に電流は流れず、トランジスタＱ５でスイッチング損失は発生しない。トランジスタＱ８はオン／オフされるが、ダイオードＤ８に電流が流れ、トランジスタＱ８に電流は流れないので、トランジスタＱ８でスイッチング損失は発生しない。トランジスタＱ７はオン状態に固定されるので、トランジスタＱ７に電流が流れるが、トランジスタＱ７でスイッチング損失は発生しない。したがって、この期間では、トランジスタＱ５〜Ｑ８のうちでトランジスタＱ６に流れる電流の実効値が最も大きくなり、トランジスタＱ６におけるスイッチング損失が最も大きくなる。

また、トランジスタＱ６がオフ状態からオン状態に変化する毎にダイオードＤ８に逆バイアス電圧が印加され、ダイオードＤ８が逆回復動作をする。また、この期間では、他のダイオードＤ５，Ｄ６，Ｄ７に電流は流れない。

まとめると、トランジスタＱ５，Ｑ６には大きな電流が流れ、トランジスタＱ５，Ｑ６においてスイッチング損失が発生する。トランジスタＱ７，Ｑ８にはトランジスタＱ５，Ｑ６よりも小さな電流が流れ、トランジスタＱ７，Ｑ８においてスイッチング損失は発生しない。

このため上記のように、トランジスタＱ５，Ｑ６として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流が大きな値（たとえば６００Ａ）のＮチャネルＭＯＳトランジスタを使用することにより、スイッチング損失の低減化を図っている。また、トランジスタＱ７，Ｑ８としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば４５０Ａ）のＩＧＢＴを使用し、低コスト化を図っている。

ダイオードＤ７，Ｄ８にはトランジスタＱ７，Ｑ８と同程度の電流が流れ、ダイオードＤ７，Ｄ８は逆回復動作をする。ダイオードＤ５，Ｄ６には電流は流れない。なお、ダイオードＤ５，Ｄ６は、周知のように、負荷としてインダクタが使用された場合に、インダクタで発生した電圧からトランジスタＱ５，Ｑ６を保護するために設けられている。

このため上記のように、ダイオードＤ７，Ｄ８として、ワイドバンドギャップ半導体であるＳｉＣを用いて形成され、定格電流がトランジスタＱ７，Ｑ８と同程度の値（たとえば５００Ａ）のショットキーバリアダイオードを使用することにより、逆回復動作時におけるリカバリ損失の低減化を図っている。ダイオードＤ５，Ｄ６としては、ワイドバンドギャップ半導体以外の半導体であるＳｉを用いて形成され、定格電流が小さな値（たとえば３００Ａ）のダイオードを使用し、低コスト化を図っている。

図１７は、図１３に示したインバータ３の外観を示す図である。図１７において、インバータ３は、１つの半導体モジュールＭ２１を備える。半導体モジュールＭ２１の内部には、トランジスタＱ５〜Ｑ８とダイオードＤ５〜Ｄ８が設けられている。半導体モジュールＭ２１の外部には、入力端子Ｔ１１〜Ｔ１３と出力端子Ｔ１４が設けられている。さらに、半導体モジュールＭ２１の外部には、トランジスタＱ５〜Ｑ８のゲートにＰＷＭ信号φ５〜φ８を与えるための４つの信号端子が設けられているが、図面の簡単化のため、４つの信号端子の図示は省略されている。

以上のように、この実施の形態４では、電流をオン／オフするトランジスタＱ５，Ｑ６としてワイドバンドギャップ半導体で形成されたＮチャネルＭＯＳトランジスタを使用し、電流をオン／オフしないトランジスタＱ７，Ｑ８としてワイドバンドギャップ半導体以外の半導体で形成されたＩＧＢＴを使用したので、スイッチング損失の低減化と低コスト化を図ることができる。

さらに、逆回復動作をするダイオードＤ７，Ｄ８としてワイドバンドギャップ半導体で形成されたショットキーバリアダイオードを使用し、逆回復動作をしないダイオードＤ５，Ｄ６としてワイドバンドギャップ半導体以外の半導体で形成されたダイオードを使用したので、リカバリ損失の低減化と低コスト化を図ることができる。

なお、この実施の形態４では、ワイドバンドギャップ半導体としてＳｉＣを使用したが、これに限るものではなく、ワイドバンドギャップ半導体であれば他のどのような半導体を使用しても構わない。たとえば、ワイドバンドギャップ半導体としてＧａＮ（ガリウム・ナイトライド）を使用してもよい。

図１８は、実施の形態４の変更例を示すブロック図であって、図１７と対比される図である。図１８において、この変更例では、インバータ３は、基板ＢＰ１１と、その表面に搭載された２つの半導体モジュールＭ２２，Ｍ２３を備える。半導体モジュールＭ２２の内部にはトランジスタＱ５，Ｑ６とダイオードＤ５，Ｄ６が設けられ、半導体モジュールＭ２２の外部には入力端子Ｔ１１，Ｔ１２と出力端子Ｔ１４が設けられている。また、半導体モジュールＭ２２の外部にはトランジスタＱ５，Ｑ６のゲートにＰＷＭ信号φ５，φ６を与えるための２つの信号端子（図示せず）が設けられている。

半導体モジュールＭ２３の内部にはトランジスタＱ７，Ｑ８とダイオードＤ７，Ｄ８が設けられ、半導体モジュールＭ２３の外部には入力端子Ｔ１３と出力端子Ｔ１４が設けられている。半導体モジュールＭ２３の外部にはトランジスタＱ７，Ｑ８のゲートにＰＷＭ信号φ７，φ８を与えるための２つの信号端子（図示せず）が設けられている。半導体モジュールＭ２２の出力端子Ｔ１４と半導体モジュールＭ２３の出力端子Ｔ１４とは互いに接続されている。この変更例でも、実施の形態４と同じ効果が得られる。

図１９は、実施の形態４の他の変更例を示すブロック図であって、図１７と対比される図である。図１９において、この変更例では、インバータは、基板ＢＰ１２と、その表面に搭載された２つの半導体モジュールＭ２４，Ｍ２５を備える。半導体モジュールＭ２４の内部にはトランジスタＱ５〜Ｑ８が設けられ、半導体モジュールＭ２４の外部には入力端子Ｔ１１〜Ｔ１３と出力端子Ｔ１４と中間端子Ｔ１５が設けられている。中間端子Ｔ１５は、トランジスタＱ７，Ｑ８のエミッタに接続されている。半導体モジュールＭ２４の外部にはトランジスタＱ５〜Ｑ８のゲートにＰＷＭ信号φ５〜φ８を与えるための４つの信号端子（図示せず）が設けられている。

半導体モジュールＭ２５の内部にはダイオードＤ５〜Ｄ８が設けられ、半導体モジュールＭ２５の外部には入力端子Ｔ１１〜Ｔ１３と出力端子Ｔ１４と中間端子Ｔ１５が設けられている。中間端子Ｔ１５は、ダイオードＤ７，Ｄ８のアノードに接続されている。半導体モジュールＭ２４の端子Ｔ１１〜Ｔ１５は、それぞれ半導体モジュールＭ２５の端子Ｔ１１〜Ｔ１５に接続されている。この変更例でも、実施の形態４と同じ効果が得られる。

図２０は、実施の形態４のさらに他の変更例を示すブロック図であって、図１７と対比される図である。図２０において、この変更例では、インバータ３は、基板ＢＰ１３と、その表面に搭載された８個の半導体モジュールＭ３１〜Ｍ３８を備える。半導体モジュールＭ３１〜Ｍ３４の内部にはそれぞれトランジスタＱ５〜Ｑ８が設けられ、半導体モジュールＭ３５〜Ｍ３８の内部にはそれぞれダイオードＤ５〜Ｄ８が設けられている。半導体モジュールＭ３１，Ｍ３５の各々は端子Ｔ１１，Ｔ１４を含み、半導体モジュールＭ３２，Ｍ３６の各々は端子Ｔ１２，Ｔ１４を含む。半導体モジュールＭ３１，Ｍ３５の端子Ｔ１１は互いに接続され、半導体モジュールＭ３２，Ｍ１６の端子Ｔ１２は互いに接続されている。

半導体モジュールＭ３３，Ｍ３７の各々は端子Ｔ１３，Ｔ１５を含み、半導体モジュールＭ３４，Ｍ３８の各々は端子Ｔ１４，Ｔ５を含む。半導体モジュールＭ３３，Ｍ３４の端子Ｔ１５はトランジスタＱ７，Ｑ８のコレクタに接続され、半導体モジュールＭ３７，Ｍ３８の端子Ｔ１５はダイオードＤ７，Ｄ８のカソードに接続されている。半導体モジュールＭ３３，Ｍ３７の端子Ｔ１３は互いに接続され、半導体モジュールＭ３３，Ｍ３４，Ｍ３７，Ｍ３８の端子Ｔ１５は互いに接続され、半導体モジュールＭ３１，Ｍ３２，Ｍ３４〜Ｍ３６，Ｍ３８の端子Ｔ１４は互いに接続されている。さらに、半導体モジュールＭ３１〜Ｍ３４の外部には、トランジスタＱ５〜Ｑ８のゲートにＰＷＭ信号φ５〜φ８を与えるための４つの信号端子（図示せず）がそれぞれ設けられている。この変更例でも、実施の形態１と同じ効果が得られる。

［実施の形態５］
図２１は、この発明の実施の形態５によるインバータの構成を示す回路図であって、図１３と対比される図である。図２１を参照して、このインバータが図１３のインバータ３と異なる点は、トランジスタＱ７およびダイオードＤ７の並列接続体とトランジスタＱ８およびダイオードＤ８の並列接続体とが置換されている点である。

トランジスタＱ７，Ｑ８のエミッタは互いに接続され、それらのコレクタはそれぞれ入力端子Ｔ１３および出力端子Ｔ１４に接続されている。トランジスタＱ５〜Ｑ８は、それぞれＰＷＭ信号φ５〜φ８によって制御される。出力端子Ｔ１４に直流電圧Ｖ１，Ｖ３を交互に出力する場合は、トランジスタＱ８がオンされるとともにトランジスタＱ５，Ｑ７が交互にオンされる。また、出力端子Ｔ１４に直流電圧Ｖ２，Ｖ３を交互に出力する場合は、トランジスタＱ７がオンされるとともにトランジスタＱ６，Ｑ８が交互にオンされる。

他の構成および動作は、実施の形態４と同じであるので、その説明は繰り返さない。この実施の形態５でも、実施の形態４と同じ効果が得られる。

［実施の形態６］
図２２は、この発明の実施の形態６によるインバータの構成を示す回路図であって、図１３と対比される図である。図２２を参照して、このインバータが図１３のインバータと異なる点は、トランジスタＱ７，Ｑ８のコレクタとダイオードＤ７，Ｄ８のカソードが切り離され、トランジスタＱ７のコレクタとダイオードＤ８のカソードが接続され、トランジスタＱ８のコレクタとダイオードＤ７のカソードが接続されている点である。

トランジスタＱ５〜Ｑ８は、それぞれＰＷＭ信号φ５〜φ８によって制御される。出力端子Ｔ１４に直流電圧Ｖ１，Ｖ３を交互に出力する場合は、トランジスタＱ８がオンされるとともにトランジスタＱ５，Ｑ７が交互にオンされる。また、出力端子Ｔ１４に直流電圧Ｖ２，Ｖ３を交互に出力する場合は、トランジスタＱ７がオンされるとともにトランジスタＱ６，Ｑ８が交互にオンされる。

他の構成および動作は、実施の形態４と同じであるので、その説明は繰り返さない。この実施の形態６でも、実施の形態４と同じ効果が得られる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｔ０，Ｔ１１〜Ｔ１３ 入力端子、Ｔ１〜Ｔ３，Ｔ１４ 出力端子、Ｔ４，Ｔ１４，Ｔ１５ 中間端子、Ｑ１〜Ｑ８ トランジスタ、Ｄ１〜Ｄ８ ダイオード、Ｂ１，Ｂ２ バッテリ、Ｍ１〜Ｍ５，Ｍ１１〜Ｍ１８，Ｍ２１〜Ｍ２５，Ｍ３１〜Ｍ３８ 半導体モジュール、ＢＰ１〜ＢＰ３，ＢＰ１１〜ＢＰ１３ 基板、１ 入力フィルタ、２ コンバータ、Ｌ１ 直流正母線、Ｌ２ 直流負母線、Ｌ３ 直流中性点母線、Ｃ１，Ｃ２ コンデンサ、３ インバータ、４ 出力フィルタ、５ 制御装置、１０ 商用交流電源、１１ 負荷。

Claims (15)

1. 入力端子に与えられる交流電圧を第１〜第３の直流電圧に変換してそれぞれ第１〜第３の出力端子に出力するコンバータであって、
   第１および第２の電極がそれぞれ前記第１の出力端子および前記入力端子に接続された第１のトランジスタと、
   第１および第２の電極がそれぞれ前記入力端子および前記第２の出力端子に接続された第２のトランジスタと、
   それぞれ前記第１および第２のトランジスタに逆並列に接続された第１および第２のダイオードと、
   前記入力端子および前記第３の出力端子間に接続された第１の双方向スイッチとを備え、
   前記第１の直流電圧は前記第２の直流電圧よりも高く、前記第３の直流電圧は前記第１および第２の直流電圧の中間電圧であり、
   前記第１の双方向スイッチは、第３および第４のトランジスタと第３および第４のダイオードを含み、
   前記第１のダイオード、前記第２のダイオード、前記第３のトランジスタ、および前記第４のトランジスタの各々はワイドバンドギャップ半導体で形成され、
   前記第３のダイオード、前記第４のダイオード、前記第１のトランジスタ、および前記第２のトランジスタの各々はワイドバンドギャップ半導体以外の半導体で形成され、
   前記第１および第２のダイオードの各々の定格電流は、前記第３および第４のダイオードと前記第１〜第４のトランジスタの各々の定格電流よりも大きい、コンバータ。
2. 前記第３および第４のトランジスタの第１の電極は互いに接続され、それらの第２の電極はそれぞれ前記入力端子および前記第３の出力端子に接続され、
   前記第３および第４のダイオードはそれぞれ前記第３および第４のトランジスタに逆並列に接続され、
   前記交流電圧が正電圧である場合は、前記第３のトランジスタがオンされるとともに前記第１および第４のトランジスタが交互にオンされ、
   前記交流電圧が負電圧である場合は、前記第４のトランジスタがオンされるとともに前記第２および第３のトランジスタが交互にオンされる、請求項１に記載のコンバータ。
3. 前記第３および第４のトランジスタの第２の電極は互いに接続され、それらの第１の電極はそれぞれ前記第３の出力端子および前記入力端子に接続され、
   前記第３および第４のダイオードはそれぞれ前記第３および第４のトランジスタに逆並列に接続され、
   前記交流電圧が正電圧である場合は、前記第３のトランジスタがオンされるとともに前記第１および第４のトランジスタが交互にオンされ、
   前記交流電圧が負電圧である場合は、前記第４のトランジスタがオンされるとともに前記第２および第３のトランジスタが交互にオンされる、請求項１に記載のコンバータ。
4. 前記第３および第４のトランジスタの第２の電極はそれぞれ前記入力端子および前記第３の出力端子に接続され、
   前記第３および第４のダイオードのアノードはそれぞれ前記入力端子および前記第３の出力端子に接続され、それらのカソードはそれぞれ前記第３および第４のトランジスタの第１の電極に接続され、
   前記交流電圧が正電圧である場合は、前記第３のトランジスタがオンされるとともに前記第１および第４のトランジスタが交互にオンされ、
   前記交流電圧が負電圧である場合は、前記第４のトランジスタがオンされるとともに前記第２および第３のトランジスタが交互にオンされる、請求項１に記載のコンバータ。
5. 前記第１〜第４のトランジスタおよび前記第１〜第４のダイオードを含む半導体モジュールを備える、請求項１に記載のコンバータ。
6. 前記第１および第２のトランジスタと前記第１および第２のダイオードを含む第１の半導体モジュールと、
   前記第３および第４のトランジスタと前記第３および第４のダイオードを含む第２の半導体モジュールとを備える、請求項１に記載のコンバータ。
7. 前記第１〜第４のトランジスタを含む第１の半導体モジュールと、
   前記第１〜第４のダイオードを含む第２の半導体モジュールとを備える、請求項１に記載のコンバータ。
8. それぞれ前記第１〜第４のトランジスタおよび前記第１〜第４のダイオードを含む第１〜第８の半導体モジュールを備える、請求項１に記載のコンバータ。
9. 前記第３および第４のトランジスタの各々の定格電流は、前記第１および第２のトランジスタの各々の定格電流よりも大きい、請求項１に記載のコンバータ。
10. 前記ワイドバンドギャップ半導体はＳｉＣであり、前記ワイドバンドギャップ半導体以外の半導体はＳｉである、請求項１に記載のコンバータ。
11. 入力端子に与えられる交流電圧を第１〜第３の直流電圧に変換してそれぞれ第１〜第３の出力端子に出力するコンバータと、
    それぞれ前記第１〜第３の出力端子に与えられる第１〜第３の直流電圧を３レベルの交流電圧に変換して第４の出力端子に出力するインバータとを備え、
    前記コンバータは、
    第１および第２の電極がそれぞれ前記第１の出力端子および前記入力端子に接続された第１のトランジスタと、
    第１および第２の電極がそれぞれ前記入力端子および前記第２の出力端子に接続された第２のトランジスタと、
    それぞれ前記第１および第２のトランジスタに逆並列に接続された第１および第２のダイオードと、
    前記入力端子および前記第３の出力端子間に接続された第１の双方向スイッチとを備え、
    前記第１の直流電圧は前記第２の直流電圧よりも高く、前記第３の直流電圧は前記第１および第２の直流電圧の中間電圧であり、
    前記第１の双方向スイッチは、第３および第４のトランジスタと第３および第４のダイオードを含み、
    前記第１のダイオード、前記第２のダイオード、前記第３のトランジスタ、および前記第４のトランジスタの各々はワイドバンドギャップ半導体で形成され、
    前記第３のダイオード、前記第４のダイオード、前記第１のトランジスタ、および前記第２のトランジスタの各々はワイドバンドギャップ半導体以外の半導体で形成され、
    前記インバータは、
    第１および第２の電極がそれぞれ前記第１および第４の出力端子に接続された第５のトランジスタと、
    第１および第２の電極がそれぞれ前記第４および第２の出力端子に接続された第６のトランジスタと、
    それぞれ前記第５および第６のトランジスタに逆並列に接続された第５および第６のダイオードと、
    前記第３および第４の出力端子間に接続された第２の双方向スイッチとを備え、
    前記第２の双方向スイッチは、第７および第８のトランジスタと第７および第８のダイオードを含み、
    前記第５のトランジスタ、前記第６のトランジスタ、前記第７のダイオード、および前記第８のダイオードの各々は前記ワイドバンドギャップ半導体で形成され、
    前記第７のトランジスタ、前記第８のトランジスタ、前記第５のダイオード、および前記第６のダイオードの各々は前記ワイドバンドギャップ半導体以外の半導体で形成されている、電力変換装置。
12. 前記第７および第８のトランジスタの第１の電極は互いに接続され、それらの第２の電極はそれぞれ前記第３および第４の出力端子に接続され、
    前記第７および第８のダイオードはそれぞれ前記第７および第８のトランジスタに逆並列に接続され、
    前記第４の出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第８のトランジスタがオンされるとともに前記第５および第７のトランジスタが交互にオンされ、
    前記第４の出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第７のトランジスタがオンされるとともに前記第６および第８のトランジスタが交互にオンされる、請求項１１に記載の電力変換装置。
13. 前記第７および第８のトランジスタの第１の電極はそれぞれ前記第４および第３の出力端子に接続され、それらの第２の電極は互いに接続され、
    前記第７および第８のダイオードはそれぞれ前記第７および第８のトランジスタに逆並列に接続され、
    前記第４の出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第８のトランジスタがオンされるとともに前記第５および第７のトランジスタが交互にオンされ、
    前記第４の出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第７のトランジスタがオンされるとともに前記第６および第８のトランジスタが交互にオンされる、請求項１１に記載の電力変換装置。
14. 前記第７および第８のトランジスタの第２の電極はそれぞれ前記第３および第４の出力端子に接続され、
    前記第７および第８のダイオードのアノードはそれぞれ前記第３および第４の出力端子に接続され、それらのカソードはそれぞれ前記第８および第７のトランジスタの第１の電極に接続され、
    前記第４の出力端子に前記第１および第３の直流電圧を交互に出力する場合は、前記第８のトランジスタがオンされるとともに前記第５および第７のトランジスタが交互にオンされ、
    前記第４の出力端子に前記第２および第３の直流電圧を交互に出力する場合は、前記第７のトランジスタがオンされるとともに前記第６および第８のトランジスタが交互にオンされる、請求項１１に記載の電力変換装置。
15. 前記ワイドバンドギャップ半導体はＳｉＣであり、前記ワイドバンドギャップ半導体以外の半導体はＳｉである、請求項１１に記載の電力変換装置。

Images