CN102223144A

CN102223144A - 具有自导通晶体管和自截止晶体管的半导体电路装置

Info

Publication number: CN102223144A
Application number: CN2011100602604A
Authority: CN
Inventors: D.多梅斯; U.延森
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-04-15
Filing date: 2011-03-14
Publication date: 2011-10-19
Also published as: US20110254018A1; DE102010027832B3; US8729566B2

Abstract

描述了一种具有自导通晶体管和自截止晶体管的半导体电路装置，其具有：第一功率类型的自导通半导体部件（1）；与第一功率类型互补的第二功率类型的自截止半导体部件（2），其负载路径与第一半导体部件的负载路径串联；第一操控电路（3），其连接在第一半导体部件（1）的控制接线端子（11）和第一半导体部件（1）的布置在第一和第二半导体部件（1，2）之间的负载路径接线端子（12）之间；第二操控电路（4），其连接在第二半导体部件（2）的控制接线端子（21）和第二半导体部件（2）的布置在第一和第二半导体部件（1，2）之间的负载路径接线端子（22）之间。

Description

具有自导通晶体管和自截止晶体管的半导体电路装置

技术领域

本发明涉及一种具有自导通晶体管和自截止晶体管的半导体电路装置，所述自导通晶体管和自截止晶体管分别具有负载路径和操控接线端子并且它们的负载路径串联。

背景技术

这样的半导体电路装置例如由EP 0 063 749 B1公开。在该已知的电路装置中，作为自导通部件的n-JFET与作为自截止部件的n-MOSFET串联，其中JFET的控制接线端子与MOSFET的与JFET远离的负载接线端子连接。这样的具有JFET和MOSFET的级联电路可以用于开关电负载。在此，操控信号仅需提供给MOSFET，因为JFET的开关状态由于所阐释的连接始终跟随MOSFET的开关状态。

这样的半导体电路装置的耐压强度基本上由JFET的耐压强度确定。MOSFET的耐压强度仅需如此高，使得该MOSFET能够截止为了截止JFET所需的操控电压。

DE 10 2006 029 928 B1描述了一种n-JFET和n-MOSFET的级联电路，其中设有用于JFET的单独的操控电路。与JFET串联的MOSFET仅仅用作保护元件，该保护元件在JFET的操控电路中发生故障的情况下应当确保可靠地关断JFET。在操控电路无故障时持续导通地操控MOSFET。在该电路装置中，栅极电路——即其中为了对JFET进行导通操控流动充电电流而为了对JFET进行截止操控流动放电电流的电路——包括MOSFET。在此，两个晶体管之间的连接线路的寄生电感以及MOSFET的内部寄生电感负面地作用于用于对JFET进行导通和截止操控的开关过程，尤其是负面地作用于开关速度。

发明内容

因此，本发明的任务是，提供一种具有自截止晶体管和自导通晶体管的半导体电路装置，在该半导体电路装置中不出现以上所述的问题。

该任务通过根据权利要求1所述的半导体电路装置解决。本发明的扩展方案和改进方案是从属权利要求的主题。

本发明的实施例涉及一种半导体电路装置，具有：第一功率类型的自导通半导体部件，其具有负载路径和操控接线端子；以及与第一功率类型互补的第二功率类型的自截止半导体部件，其具有负载路径和操控接线端子，该自截止半导体部件的负载路径与第一半导体部件的负载路径串联。此外，半导体电路装置还包括：第一操控电路，其连接在第一半导体部件的操控接线端子和第一半导体部件（1）的布置在第一和第二半导体部件之间的负载路径接线端子之间；以及第二操控电路，其连接在第二半导体部件的控制接线端子和第二半导体部件的布置在第一和第二半导体部件之间的负载路径接线端子之间。

在所述半导体电路装置中，用于自截止半导体部件的操控电路不通过该自截止半导体部件延伸，使得自截止半导体部件的寄生电感和/或电容可以不负面地作用于自导通部件的操控。

根据一个实施例，第一半导体部件是JFET并且第二半导体部件是MOSFET或者IGBT。

第一半导体部件可以是n导通部件并且第二半导体部件可以是p导通部件，或者相反。

根据另一示例提供：半导体电路装置的自导通半导体部件由第一半导体材料构成并且自截止半导体部件由第二半导体材料构成，其中第一半导体材料例如是碳化硅（SiC）或氮化镓（GaN）并且第二半导体材料例如是硅。这样的半导体电路装置将诸如SiC或GaN的半导体材料（但借助所述半导体材料实现自截止部件是困难的）的在开关速度和耐压强度方面的有利特性与硅（硅能够实现可靠的自截止部件）的良好加工特性结合在一起。

附图说明

以下根据附图进一步阐释实施例。附图用于阐释基本原理，从而仅仅示出理解基本原理所需的特征。在附图中，只要没有其他说明，相同的附图标记表示相同的部件和具有相同意义的信号。

图1示出具有自导通半导体部件和自截止半导体部件的级联电路以及具有去耦合元件的电路装置的实施例，所述自导通半导体部件和自截止半导体部件分别具有操控电路。

图2示出去耦合元件的实施例。

图3示出半导体电路装置的实施例，其中操控电路具有共同的供电电压。

图4示意性地示出操控电路的实施例。

具体实施方式

图1示出根据本发明的半导体电路装置的实施例的电路图。该半导体电路装置包括第一功率类型的自导通半导体部件1，该自导通半导体部件1具有操控接线端子11和在第一负载路径接线端子12与第二负载路径接线端子13之间延伸的负载路径。此外，该半导体电路装置包括与第一功率类型互补的第二功率类型的自截止半导体部件2，该自截止半导体部件2具有操控接线端子21和在第一负载路径接线端子22和第二负载路径接线端子23之间延伸的负载路径。两个半导体部件1、2的负载路径12-13、22-23串联，两个半导体部件1、2由此形成级联电路。

自导通部件1在所示示例中构造为自导通晶体管，尤其是构造为n-JFET，并且自截止部件2在该示例中构造为自截止晶体管，尤其是构造为自截止（enhancement（增强型））MOSFET。然而，将JFET用作自导通部件并且将MOSFET用作自截止部件仅应被理解为示例。因此，作为自导通部件1也可以使用自导通（depletion（耗尽型））MOSFET并且作为自截止部件2也可以使用双极型晶体管或者IGBT。此外，还存在可以将自导通和自截止部件1、2的功率类型互换的可能性，也就是说，作为自导通部件使用p导通部件并且作为自截止部件使用n导通部件。

此外，该半导体电路装置具有用于操控自导通部件1的第一操控电路3和用于操控自截止部件2的第二操控电路4。第一操控电路3被构造用于产生用于自导通半导体部件1的操控电压Vg1或操控电流Ig1。为此，操控电路3连接在自导通部件的操控接线端子11和第一负载路径接线端子12之间。在图1中示出的n-JFET的情况下，操控接线端子11形成栅极接线端子，第一负载路径接线端子12形成源极接线端子并且第二负载路径接线端子13形成漏极接线端子。操控电压Vg1在该示例中对应于JFET的栅极-源极电压，并且操控电流Ig1对应于JFET的栅极电流。

第二操控电路4被构造用于产生用于自截止半导体部件2的操控电压Vg2。为此，该操控电路4连接在操控接线端子21和第一负载路径接线端子22之间。在图1中示出的p-MOSFET中，操控接线端子21形成栅极接线端子，第一负载路径接线端子22形成源极接线端子并且第二负载路径接线端子23形成漏极接线端子。由第二操控电路4产生的操控电压Vg2对应于MOSFET的栅极-源极电压。

第一负载路径接线端子或源极接线端子12、22与操控电路3、4连接，并且在根据图1的半导体电路装置中分别布置在两个半导体部件1、2之间。在所示示例中，负载路径接线端子12、22直接地彼此导电连接。然而可选地，也存在在第一负载路径接线端子12、22之间设置其他部件——例如电阻部件或者二极管——的可能性。

参照图1，该电路装置还包括具有第一和第二接线端子51、52的去耦合元件5，该去耦合元件5连接在自导通部件1的操控接线端子11和操控电位的节点之间。该操控电势被选择为使得在对自截止半导体部件2进行截止操控的情况下可以通过去耦合元件5来对自导通部件1进行截止操控。在图1中示出的示例中，该操控电势的节点对应于自截止部件2的第二负载路径接线端子23。

具有自导通和自截止部件1、2的半导体电路装置可以用作电负载Z的开关。为此，半导体部件1、2的负载路径的串联电路在正的供电电位V+和负的供电电位或参考电位GND的端子之间与负载Z串联，如在图1中通过虚线示出的那样。在所示示例中，该半导体电路装置用作低端开关（Low-Side-Schalter），也就是连接在负载Z和参考电位GND之间。在该情形下应当指出：该半导体电路装置当然也可以用作高端开关（High-Side-Schalter），也就是连接在正的供电电位V+和负载之间。

当然也存在设置两个这样的半导体电路装置的可能性，这两个半导体电路装置连接成半桥或逆变器。这些半导体电路装置中的第一个在此情况下连接在正的供电电位的端子和半桥的输出端之间，而这些半导体电路装置中的第二个连接在输出端和负的供电电位或参考电位的端子之间。

自导通半导体部件1和自截止半导体部件2可以通过操控电路3、4被彼此独立地导通操控或者截止操控。对于在图1中示出的作为自导通部件1的n-JFET的示例，操控电压Vg1为了对JFET 1进行导通操控例如是零或者正电压，并且为了对JFET进行截止操控是栅极接线端子11和源极接线端子12之间的负电压。对于作为自截止部件2的p-MOSFET，操控电压Vg2为了对部件进行导通操控是栅极接线端子21和源极接线端子22之间的负电压，并且为了对部件进行截止操控是零或者正电压。

在该半导体电路装置中，出于安全原因存在自截止部件2、第二操控电路4和去耦合元件5。这些电路部件应当在出现阻止通过自导通部件1的操控电路3对该自导通部件1进行截止操控的故障时或者在第一操控电路的电压供给不足以或者尚不足以实现自导通晶体管的截止操控时引起自导通部件1的截止操控。后者例如在半导体电路装置启动时是这样的情况，也就是说，在电压已经施加在负载路径上然而操控电路3的供电电压不足够或者尚不足够的阶段期间是这样的情况。在半导体电路装置的正常运行状态中——也就是说无故障的运行状态中，通过第二操控电路4持续导通地操控自截止部件2。用于开关负载Z的对半导体电路装置的导通和截止操控或接通和关断在无故障的运行状态中仅仅通过以下方式实现：通过第一操控装置3对自导通半导体部件1进行导通和截止操控或接通和关断。

自导通半导体部件1例如由作为半导体材料的碳化硅（SiC）或者氮化镓（GaN）构成。与硅部件相比，由这些半导体材料构成的部件的特征在于：在给定的接通电阻下耐压强度更高并且开关速度更高。然而在这些技术中，自截止部件仅仅可在运行和可靠性方面以一定限制进行制造。自截止半导体部件2例如由硅构成。由硅构成的自截止半导体部件可以高的可靠性或低的无故障性制造。虽然与由SiC或者GaN构成的部件相比，硅部件具有更高的接通电阻。然而，在图1所示的电路中，可以选择具有非常低的耐压强度的自截止部件2，使得该自截止部件2的接通电阻也几乎不起作用。自截止部件2的耐压强度仅须如此高，使得该部件能够接受截止自导通部件1所需的操控电压。

自导通部件1和自截止部件2不可避免地具有寄生电感，所述寄生电感在图1中对于自导通部件1以L₁₂、L₁₃表示并且对于自截止部件2以L₂₂、L₂₃表示。这些寄生电感例如通过部件内部中的金属化和布线形成并且此外还可以包括壳体（其中集成有部件）的接合线和接线引脚的电感。在该情形下应当注意：为了降低这样的电感，两个部件也可以集成在共同的壳体中，但是在分离的半导体本体中。

半导体部件的操控电路中的电感——尤其是对于半导体电路装置的开关过程重要的自导通部件1的操控电路中的电感，可以负面地影响部件的开关特性。因此，寄生电感可以例如阻止操控电流Ig1的快速变化，而这对于快速地接通或关断部件1而言是必需的。此外，寄生电感与寄生电容（未示出）一起导致操控电路中的振荡，所述振荡同样可以影响自导通部件1的快速接通或关断。

此外，负载电路中的寄生电感——即负载电流流过的电路中的寄生电感，例如在图中示出的电感L₁₂、L₁₃、L₂₂、L₂₃，在例如恰好在接通和关断SiC部件或GaN部件时可能出现的快速电流变化的情况下导致负载电路中的感应电压。所述感应电压可以根据接线配置（例如，点12的位置）也在操控电路或栅极电路的电网中起作用并且因此反作用于直接在自导通晶体管1上起作用的控制电压，由此可以出现反作用于快速开关过程的负反馈效用。负载电路中的电感以及电流斜度越大，该效应越显著。

在图1中示出的电路装置中，通过如下方式使操控电路中的寄生电感最小化：操控电路1连接在操控接线端子11和第一负载路径接线端子12之间，使得操控电路虽然在源极接线端子12处包括寄生电感L12，但不像已知的这种电路那样也包括自截止部件2的寄生电感。

如果在半导体电路装置中检测到自导通晶体管1的操控方面的故障，则通过自截止晶体管2的操控电路4来截止地操控该自截止晶体管2。同时尝试通过第一操控电路截止地操控自导通晶体管1，其中由第一操控电路3中的故障决定地，所提供的操控电压Vg1可能不足以可靠地截止自导通晶体管1。随着自截止晶体管2的截止操控，自导通晶体管1的源极接线端子12处的电位上升，其中自导通晶体管1的栅极接线端子11处的电位通过去耦合元件5保持在自截止晶体管2的漏极接线端子处的电位上，也就是说在所示示例中保持在参考电位上。由此可靠地截止自导通晶体管1。

出于安全原因，将自导通晶体管1和自截止晶体管2的操控进行为使得在自截止晶体管2已经导通时才可以对自导通晶体管1进行导通操控。否则，可以具有比自导通晶体管更低的耐压强度的自截止晶体管2可能由于在供电电位端子V+、GND之间施加的负载电压而损坏或破坏。此外，在自导通晶体管1已经截止或者在第一操控电路3位于应当进行自导通晶体管1的截止操控的开关状态中时才截止地操控自截止晶体管2。如果为此提供的操控电压Vg1不足够，则已经截止地操控的自截止晶体管2与去耦合元件5一起负责整个半导体电路装置的可靠截止。

同样的情况适用于电路启动时，也就是说，在通过负载路径12-13及22-23的串联电路施加负载电压之后的阶段期间，如果第一操控电路3的供电电压仍不足以产生自导通晶体管1的截止操控所需的操控电压Vg1，则使用同样的情况。自截止晶体管2在此时刻是截止的并且与去耦合元件5一起负责自导通晶体管1的可靠截止。

通过第一和第二操控电路3、4对自导通晶体管1和自截止晶体管2的导通和截止操控例如根据由中央控制电路6（以虚线示出）提供的控制信号S3、S4来进行。该控制电路6例如是控制和监视半导体电路装置的运行的微控制器。当然存在将控制电路6和操控电路设置在共同的集成电路中的可能性。控制电路6通过控制信号S3、S4负责以上所述的运行方式，即在自导通晶体管1的截止操控之后才对自截止晶体管2进行导通操控并且在自导通晶体管1已经截止或者其操控电路3位于应当截止自导通晶体管的状态中时才重新截止自截止晶体管2。

可以向控制电路6输送确定半导体电路装置的开关状态的开关信号Sin。控制电路6将该开关信号转换成控制信号S3、S4，其中在正常运行状态中持续导通地操控自截止晶体管2并且自导通晶体管1根据开关信号Sin导通或者截止——即接通或者关断。该半导体电路装置对“外”表现得如同自截止（normally-off（常闭））半导体部件，也就是说，如同自截止的MOSFET或者IGBT。

控制信号S3、S4例如是可以分别取接通电平和关断电平的二值控制信号，其中在控制信号S3、S4的接通电平时通过相关晶体管的控制电路3、4对该晶体管进行导通操控并且在关断电平时对该晶体管进行截止操控。如所述那样，在半导体电路装置的正常运行状态中持续导通地操控自截止晶体管2。

在电路启动时，自截止晶体管2在自导通晶体管1通过其操控电路3被可靠地截止操控之前首先保持截止。这样的启动状态可以通过控制电路6例如通过分析第一操控电路3的供电电压来检测。如果该供电电压不足以可靠地截止操控自导通晶体管1，则自截止晶体管2首先保持截止。

如果在半导体电路装置的运行期间检测到以下故障：第一操控电路3的供电电压下降，则通过自导通晶体管1的操控电路3截止地操控该自导通晶体管1，并且随后截止地操控自截止晶体管。理想地，在第一操控电路的供电电压下降到该供电电压不再足以产生用于截止操控的操控电压Vg1以前就进行自导通晶体管1的截止操控。在对自截止晶体管2进行截止之后，该自截止晶体管2在供电电压继续下降时负责自导通晶体管1保持可靠地截止。然而，自截止晶体管2也可以在自导通晶体管1的操控电压Vg1的幅度不再足以可靠地截止该晶体管1时负责自导通晶体管的截止操控。

参照图2A，去耦合元件5例如是通过由控制电路6提供的另一控制信号S5操控的开关元件。例如在检测到半导体电路装置的有故障的运行状态（或者启动）时对该开关元件进行导通操控。参照图2B，去耦合元件5也可以实现为整流元件、尤其是二极管，该整流元件被连接为使得自导通晶体管1的操控接线端子处的电位仅仅可以比自截止晶体管2的漏极接线端子处的电位或参考电位高出该二极管的导通电压的值。

图3示出根据本发明的半导体电路装置的实施例，其中第一和第二操控电路3、4具有共同电压源7的形式的共同电压供给装置。该电压源7为第一和第二操控电路3、4提供供电电压V_GD。该供电电压由控制电路（在图3中未示出）监视，以便实现以上所述的安全功能。

因此这样的共同电压供给装置的设置是可行的，因为第一和第二操控电路3、4分别提供参考第一负载路径接线端子12、22处的电位的操控电压Vg1、Vg2。这些负载路径接线端子在实施例中直接彼此导通地连接，使得操控电压Vg1、Vg2在此情况下是参考共同参考点的操控电压。用于两个操控电路3、4的共同电压供给装置的设置有助于降低实现该半导体电路装置时的电路成本。

操控电路3、4在所示示例中分别包括驱动电路33、34，其中驱动电路33、34中的每一个具有操控输入端、操控输出端以及供电电压接线端子。驱动电路33、34的供电电压接线端子与提供供电电压V_GD的共同电压源7连接。分别向驱动电路33、34的输入端输送控制信号S3、S4中的一个。

第一驱动电路33的操控输出端与第一操控电路3的第一输出端31连接，并且第一驱动电路33的第一供电电压接线端子与第一操控电路3的第二输出端32连接。第一操控电路3通过输出端31、32连接在自导通晶体管1的操控接线端子11和第一负载路径接线端子12之间。在接线端子31、32之间施加自导通晶体管1的操控电压Vg1。

以相应的方式，第二驱动电路34的操控输出端与第二操控电路4的第一输出端41连接，并且第二驱动电路34的第一供电电压输入端与第二操控电路4的第二输出端42连接。第二操控电路4通过输出端41、42连接在自截止晶体管2的操控接线端子21和第一负载路径接线端子22之间。在接线端子41、42之间施加自截止晶体管2的操控电压Vg2。

驱动电路33、34被构造用于根据操控信号S3、S4来由供电电压V_GD产生操控电压Vg1、Vg2。电压源7在所示示例中被连接为使得该电压源7的正极与晶体管1、2的第一负载路径接线端子12、22连接。驱动电路33、34与电压源7连接为使得驱动电路33、34能够由供电电压V_GD分别产生可以位于零和负电压值之间的操控电压，其中所述负电压值的数值可以相应于供电电压V_GD的数值。如所述那样，n-JFET在操控电压Vg1为零时导通并且在负的操控电压Vg1时截止，而p-MOSFET在操控电压Vg2为零时截止并且在负的操控电压Vg2时导通。

作为驱动电路33、34，能够由供电电压根据控制信号——例如控制信号S3、S4——产生用于晶体管的操控电压的任意驱动电路都是适合的。

图4简化地示出这样的驱动电路33、34的工作原理。驱动电路33、34在此示例中具有转换开关，所述转换开关由控制信号S3、S4操控并且可以分别取两个不同的开关位置，其中在第一开关位置中晶体管1、2的操控接线端子11、21与其第一负载路径接线端子12、22短接，使得操控电压Vg1、Vg2分别是零，其中在此情况下自导通晶体管1被导通地操控并且自截止晶体管2被截止地操控。在第二开关位置中，电压源7如此连接在操控接线端子11或21和第一负载路径接线端子12或22之间，使得操控电压Vg1、Vg2分别是负电压，这些负电压的数值相应于供电电压V_GD的数值。在此情况下自导通晶体管1截止并且自截止晶体管2导通。如果供电电压V_GD在启动时或者由于故障不足以截止地操控自导通晶体管1，则在第一驱动器电路33的该开关位置中可以通过自截止晶体管2的截止连同去耦合元件5产生操控电压Vg1，通过该操控电压Vg1自导通晶体管1截止。第一驱动电路33的“第二开关位置”对应于第一驱动电路的应当截止地操控自导通晶体管1的状态。

在图4中，开关位置被选择为使得转换开关分别位于第二开关位置中，使得对于自导通晶体管的操控电压Vg1有Vg1 = -V_GD并且对于自截止晶体管的操控电压Vg2有Vg2 = -V_GD。由此，自截止晶体管2导通并且自导通晶体管1截止。在此情形下应当指出，操控电压可以通过基本上任意的方式由供电电压V_GD导出。因此，也可以通过合适的电路措施（例如分压器）将操控电压Vg1、Vg2的最大幅度调节为使得操控电压Vg1、Vg2的所述最大幅度小于供电电压的幅度。

共同电压源7是可以借助常规的电路装置——例如充电泵——来实现的浮动电压源。

最后应当指出，结合实施例阐述的特征也可以与其他实施例的特征组合，即使这在以上未明确地提及。

Claims

1. 半导体电路装置，其具有：

第一功率类型的自导通半导体部件（1），具有负载路径和操控接线端子（11）；

与第一功率类型互补的第二功率类型的自截止半导体部件（2），具有负载路径和操控接线端子（21），所述自截止半导体部件（2）的负载路径与第一半导体部件的负载路径串联；

第一操控电路（3），其连接在第一半导体部件（1）的控制接线端子（11）和第一半导体部件（1）的布置在第一和第二半导体部件（1，2）之间的负载路径接线端子（12）之间；

第二操控电路（4），其连接在第二半导体部件（2）的控制接线端子（21）和第二半导体部件（2）的布置在第一和第二半导体部件（1，2）之间的负载路径接线端子（22）之间。

2. 根据权利要求1所述的半导体电路装置，其中第一半导体部件（1）是JFET并且第二半导体部件（2）是MOSFET或者IGBT。

3. 根据权利要求1或2所述的半导体电路装置，其中第一半导体部件（1）是n导通部件并且第二半导体部件（2）是p导通部件。

4. 根据以上权利要求之一所述的半导体电路装置，其中第一和第二操控电路（3，4）具有共同电压源（7）。

5. 根据以上权利要求之一所述的半导体电路装置，其中去耦合元件（5）连接在第一半导体部件（1）的操控接线端子（11）和操控电位的节点之间。

6. 根据权利要求5所述的半导体电路装置，其中操控电位的节点是第二半导体部件的与第一半导体部件（1）远离的负载路径接线端子。

7. 根据权利要求5或6所述的半导体电路装置，其中去耦合元件是开关元件。

8. 根据权利要求5或6所述的半导体电路装置，其中去耦合元件是整流元件。

9. 根据以上权利要求之一所述的半导体电路装置，其中自导通半导体部件（1）由第一半导体材料构成并且自截止半导体部件（2）由第二半导体材料构成。

10. 根据权利要求9所述的半导体电路装置，其中第一半导体材料是碳化硅或氮化镓并且第二半导体材料是硅。