DE4134177C2 - Schaltungsanordnung mit einer Dual-Gate-Feldeffekttransistor-Tetrode - Google Patents

Description

Tetroden werden als steuerbare Verstärker beispielswei­ se für Hochfrequenz-Anwendungen eingesetzt; sie sind üblicherweise aus zwei Dual-Gate-Feldeffekttransistoren (beispielsweise Dual-Gate-MOSFETs) aufgebaut, die in Kaskodenschaltung miteinander verbunden sind - d. h. die Drain-Elektrode des ersten Feldeffekttransistor bildet gleichzeitig die Source-Elektrode des zweiten Feldeffekttransistors. Als externe Anschlüsse dieses Bauelements sind mindestens der mit dem Gate des ersten Feldeffekttransistors verbundene Anschluß für das Ein­ gangssignal, der mit der Gate-Elektrode des zweiten Transistors verbundene Anschluß für die Regelspannung AGC ("Automatic Gain Control"), der - meist mit der Drain-Elektrode des zweiten Tetroden-Feldeffekttransi­ stors verbundene - Anschluß für den Schaltungsausgang sowie ein Anschluß für Bezugspotential - insgesamt also mindestens vier Anschlüsse - erforderlich. Zur Einstel­ lung der Potentiale an den Gate-Elektroden der beiden Tetroden-Feldeffekttransistoren werden üblicherweise Widerstände eingesetzt, die den Gleichstrom-Arbeits­ punkt des Bauelements festlegen. Diese Widerstände wer­ den entweder von einer an einem separaten Anschluß an­ geschlossenen Spannungsquelle oder über den Anschluß für den Schaltungsausgang mit Spannung versorgt.

Falls die Widerstände über eine externe Spannungsquelle versorgt werden, ist zur Bereitstellung der Versor­ gungsspannung ein weiterer Anschluß des Bauelements er­ forderlich und bei der Integration des Bauelements in einer integrierten Halbleiteranordnung damit auch ein zusätzlicher Anschlußpin vonnöten. Falls die Widerstän­ de über die den Schaltungsausgang bildende Drain-Elek­ trode des zweiten Feldeffekttransistors mit Spannung versorgt werden, ergeben sich aufgrund dynamischer Ver­ luste drastische Verschlechterungen bei den Eigenschaf­ ten des Bauelements.

Aus der DE-PS 30 17 654 ist eine integrierte Schaltungsanordnung mit einer aus zwei Feldeffekttransistoren aufgebauten Tetrode bekannt, deren Eingangssignal-Anschluß mit der Gate-Elektrode des ersten Feldeffekttransistors und deren Regelspannungs-Anschluß mit der Gate-Elektrode des zweiten Feldeffekttransistors verbunden ist. Der Arbeitspunkt der Tetrode wird mittels Widerständen und einem dritten Feldeffekttransistor eingestellt, der mit einem dieser Widerstände einen Spannungsteiler bildet. Die mit der Gate-Elektrode des dritten Feldeffekttransistors verbundene Source-Elektrode des dritten Feldeffekttransistors ist über einen Widerstand an die Gate-Elektrode des ersten Tetroden-Feldeffekttransistors angeschlossen, der erste äußere Anschluß des Spannungsteilers ist mit Bezugspotential verbunden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schal­ tungsanordnung anzugeben, bei der der Arbeitspunkt der Te­ trode ohne die Erfordernis zusätzlicher externer An­ schlüsse bzw. Anschlußpins und ohne das Auftreten von dynamischen Verlusten eingestellt werden kann. Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst.

Die Spannungsversorgung der den Arbeitspunkt der Tetro­ de bestimmenden Widerstände erfolgt erfindungsgemäß über die Regelspannung, die an einem beim Bauelement bereits vorhandenen Anschluß anliegt. An diesem Regel­ spannungs-Anschluß wird ein Spannungsteiler gegen Be­ zugspotential angeschlossen, dessen Abgriff mit der Gate-Elektrode des zweiten Tetroden-Feldeffekttransi­ stors verbunden ist. Zwei weitere Widerstände bilden über einen weiteren Feldeffekttransistor einen weiteren Spannungsteiler gegen Bezugspotential, wobei die Gate- Elektrode und die Source-Elektrode dieses Feldeffekt­ transistors über einen weiteren Widerstand mit der Gate-Elektrode des ersten Tetroden-Feldeffekttransi­ stors verbunden ist. Der zweite äußere Anschluß des zweiten Spannungsteilers ist entweder an den Regelspan­ nungs-Anschluß angeschlossen oder mit dem Abgriff des ersten Spannungsteilers verbunden.

Die Gesamt-Widerstände der Spannungsteiler werden vor­ zugsweise so hochohmig ausgelegt, daß die Quelle für die Regelspannung (AGC) nur gering belastet wird. Der weitere Feldeffekttransistor weist eine negative Schwellspannung bzw. eine negative Übertragungscharak­ teristik auf, d. h. sein sperrender Zustand wird durch negative Spannungen erreicht. Durch den weiteren Feld­ effekttransistor - dieser wirkt quasi als unabhängige Versorgungsspannungsquelle für den zweiten Spannungs­ teiler - wird die Spannung an der Gate-Elektrode des ersten Tetroden-Feldeffekttransistors konstant gehal­ ten, wodurch man einen vom ersten Tetroden-Feldeffekt­ transistor unabhängigen Stromregelverlauf erhält. Die MOSFET-Tetrode besitzt vorzugsweise eine positive Transfercharakteristik bzw. Übertragungscharakteristik, d. h. negative Spannungen für die Arbeitspunkteinstel­ lung treten nicht auf; daneben kann die Tetrode aber auch eine negative Transfercharakteristik besitzen. Vorzugsweise wird die Tetrode zusammen mit den Wider­ ständen der beiden Spannungsteiler, dem weiteren Feld­ effekttransistor und dem weiteren Widerstand in einer integrierten Halbleiteranordnung integriert.

Die Schaltungsanordnung der Erfindung vereinigt mehrere Vorteile in sich:

• - Die Schaltungsanordnung benötigt nur vier externe Anschlüsse bzw. in der integrierten Version ledig­ lich vier externe Anschlußpins; dies bedingt ei­ nerseits einen geringen Platzbedarf und anderer­ seits die Einsparung von Bauelementen, da für je­ den Anschluß bzw. Anschlußpin additive externe Bauelemente benötigt werden.
• - Da der Ausgang der Schaltungsanordnung nicht mehr belastet wird, werden dynamische Verluste vermie­ den und die Eigenschaften der Tetrode - insbeson­ dere die HF-Eigenschaften - nicht beeinträchtigt.
• - Die Stromregelcharakteristik der Tetrode und damit verbunden auch die HF-Regelcharakteristik wird linearisiert, da die durch das Gate des zweiten Tetroden-Feldeffekttransistors bedingte Stromsät­ tigung erst bei höheren Regelspannungen eintritt.

In den beiden Fig. 1 und 2 sind zwei Ausführungsfor­ men der Schaltungsanordnung einer Dual-Gate-MOSFET- Tetrode aus den beiden MOSFET-Transistoren T₁ und T₂ mit den zur Arbeitspunkteinstellung der Tetrode die­ nenden Widerständen R₁ bis R₅ und dem Feldeffekttransi­ stor T₃ dargestellt.

Die Source-Elektrode S₁ des ersten Tetroden-Feldeffekt­ transistors T₁ ist an Bezugspotential GND angeschlos­ sen, die Drain-Elektrode D₂ des zweiten Tetroden-Feld­ effekttransistors T₂ bildet den Schaltungsausgang A. Die Gate-Elektrode G₁ des ersten Feldeffekttransistors T₁ bildet den Schaltungseingang E, die Gate-Elektrode G₂ des zweiten Feldeffekttransistors T₂ wird von der Regelspannung AGC angesteuert. Der erste Spannungstei­ ler ST₁ wird von den Widerständen R₁, R₂ gebildet, des­ sen Abgriff mit der Gate-Elektrode G₂ des zweiten Feld­ effekttransistors T₂ verbunden ist. Der zweite Span­ nungsteiler ST₂ wird von den Widerständen R₃ und R₄ ge­ bildet, wobei die Drain-Elektrode D₃ des dritten Feld­ effekttransistors T₃ mit einem Anschluß des ersten Widerstands R₃ dieses Spannungsteilers ST₂ und die mit­ einander verbundene Source-Elektrode S₃ und Gate-Elek­ trode G₃ des dritten Feldeffekttransistors T₃ sowohl mit einem Anschluß des zweiten Widerstands R₄ dieses Spannungsteilers ST₂ als auch über den Widerstand R₅ mit der Gate-Elektrode G₁ des ersten Feldeffekttran­ sistors T₁ verbunden ist. Der erste äußere Anschluß der beiden Spannungsteiler ST₁, ST₂ ist miteinander verbun­ den und an Bezugspotential GND angeschlossen. Der zweite äußere Anschluß der beiden Spannungsteiler ST₁, ST₂ kann ebenfalls miteinander verbunden und an den An­ schluß für die Regelspannung AGC angeschlossen werden (Fig. 1). Gemäß der Fig. 2 kann der zweite äußere An­ schluß des zweiten Spannungsteilers ST₂ auch mit dem Abgriff des ersten Spannungsteilers ST₁ und damit mit der Gate-Elektrode G₂ des zweiten Feldeffekttransistors T₃ verbunden werden.

Die gesamte Schaltungsanordnung weist lediglich vier externe Anschlüsse bzw. die entsprechende integrierte Schaltungsanordnung lediglich vier externe Anschlußpins auf, die in der Figur mit 1 (Eingangssignal E), 2 (Re­ gelspannung AGC), 3 (Schaltungsausgang A) und 4 (Be­ zugspotential GND) bezeichnet sind. Für die Regelspan­ nung AGC - durch diese wird der Drain-Strom der Tetrode geregelt - wird beispielsweise der Spannungsbereich von 1-9 V vorgegeben. Die Widerstandswerte für die Wider­ stände R₁ bis R₅ werden gemäß der Schaltungsanordnung der Fig. 1 beispielsweise zu 89 kΩ (R₁), 71 kΩ (R₂), 5 kΩ (R₃), 12 kΩ (R₄) und 100 kΩ (R₅) und gemäß der Schaltungsanordnung der Fig. 2 beispielsweise zu 16 kΩ (R₁), 14 kΩ (R₂), 100 Ω (R₃), 45 kΩ (R₄) und 100 kΩ (R₅) gewählt.

Claims (6)

1. Schaltungsanordnung mit einer aus zwei Feldeffekttransistoren (T₁, T₂) aufgebauten Tetrode, deren Eingangssignal-Anschluß (1) mit der Gate-Elektrode (G₁) des ersten Feldeffekttransistors (T₁) und deren Regel­ spannungs-Anschluß (2) über einen ersten Widerstand (R₁) mit der Gate-Elektrode (G₂) des zweiten Feldeffekttransistors (T₂) verbunden ist, wobei der Arbeitspunkt der Tetrode mittels Widerständen (R₁-R₅) und einem dritten Feldeffekttransistor (T₃) eingestellt wird, der Abgriff eines aus dem ersten und einem zweiten Widerstand (R₁, R₂) gebildeten Spannungsteilers (ST₁) an die Gate-Elektrode (G₂) des zweiten Tetroden-Feldeffekttransistors (T₂) angeschlossen ist, zwei weitere Widerstände (R₃, R₄) über den dritten Feldeffekttransistor (T₃) einen zweiten Spannungsteiler (ST₂) bilden, die mit der Gate-Elektrode (G₃) des dritten Feldeffekttransistors (T₃) verbundene Source-Elektrode (S₃) des dritten Feldeffekttransistors (T₃) über einen weiteren Widerstand (R₅) an die Gate-Elektrode (G₁) des ersten Tetroden-Feldeffekttransistors (T₁) angeschlossen ist, der erste äußere Anschluß der beiden Spannungsteiler (ST₁, ST₂) miteinander verbunden und an Bezugspotential (GND) angeschlossen ist, und der zweite äußere Anschluß des ersten Spannungsteilers (ST₁) mit dem zweiten äußeren Anschluß des zweiten Spannungsteilers (ST₂) verbunden und an den Regelspannungs-Anschluß (2) angeschlossen ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der zweite äußere Anschluß des zweiten Spannungsteilers (ST₂) mit dem Abgriff des ersten Spannungsteilers (ST₁) verbunden ist.

3. Schaltungsanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß der dritte Feldeffekttransistor (T₃) eine negative Schwellspannung bzw. eine negative Transfercharakteristik aufweist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gesamt-Widerstände (R₁-R₄) der beiden Spannungsteiler (ST₁, ST₂) und der weitere Widerstand (R₅) einen hohen Widerstandswert aufweisen.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die gesamte Schaltungs­ anordnung in einem Bauelement mit vier externen An­ schlußpins (1, 2, 3, 4) integriert ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Tetrode eine positive Transfercharakteristik bzw. Steuercharakteristik aufweist.