DE3017654A1 - Integrierte schaltungsanordnung - Google Patents
Integrierte schaltungsanordnungInfo
- Publication number
- DE3017654A1 DE3017654A1 DE19803017654 DE3017654A DE3017654A1 DE 3017654 A1 DE3017654 A1 DE 3017654A1 DE 19803017654 DE19803017654 DE 19803017654 DE 3017654 A DE3017654 A DE 3017654A DE 3017654 A1 DE3017654 A1 DE 3017654A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- auxiliary
- operating
- trb
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003019 stabilising effect Effects 0.000 title 1
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
-
- Integrierte Schaltungsanordnung Die Erfindung betrifft eine integrierte Schaltungsanordnung aus wenigstens einem Betriebstransistor mit~mindestens einer Gate-Elektrode, einem Hilfstransistor und einem Vorwiderstand.
- MIS-Transistoren (MIS r Metall-Isolator-Halbleiter) benötigen wegen prozeßtechnisch bedingter, teilweise erheblicher Streuungen in ihren Werten von IDSS (Kurzschlußstrom bei MIS-Transistoren vom Verarmungstyp) beziehungsweise von U5 (Schwellenwertspannung bei MIS-Transistoren vom Anreicherungstyp) aufwendige Beschaltungsnetzwerke zur Arbeitspunkt-Einstellung. Diese Beschaltungsnetzwerke beeinträchtigen aber unter anderem die Hochfrequenz-Eigenschaften und erfordern außerdem einen größeren Aufwand, was sich auf die Kosten insbesondere bei einer Massenfertigung -ungünstig auswirkt.
- Wenn diese Beschaltungsnetzwerke weggelassen werden, müssen zeitraubende und ausbeutemindernde Selektionen nach den gewUnschten Transistordaten durchgeführt werden.
- Es ist daher Aufgabe der Erfindung, eine integrierte Schaltungsanordnung der eingangs genannten Art anzugeben, bei der der Betriebsstrom ohne äußere Zusatzbeschaltung in engen Grenzen abhängig von einer frei wählbaren Hilfsspannung einstellbar ist, so daß keine aufwendigen Be schaltungsnetzwerke zur Arbeitspnnkt-Einste lung benötigt werden und außerdem keine Selektionen erforderlich sind.
- Diese Aufgabe wird erfindungsgemäß dadurch -gelöst, daß zur Stabilisierung des durch den Betriebstransistor fließenden Betriebsstroms der hochohmige Vorwiderstand einerseits mit einem Steueranschluß des Betriebstransistors und andererseits mit der Gate-Elektrode und einer weiteren Elektrode des Hilfstransistors verbunden ist, daß der Betriebstransistor und der Hilfstransistor die gleiche Kanallänge aufweisen und im gleichen Herstellungsprozeß hergestellt sind, und daß der zwischen Drain und Source des Betriebstransistors fließende Kurzschlußstrom kleiner ist als der gewünschte Betriebsstrom.
- Bei der Erfindung werden also zusammen mit dem Betriebstransistor durch monolithische Integration der Hilfstransistor im gleichen Herstellungsprozeß sowie der hochohmige Vorwiderstand vorgesehen. Dabei muß die Geometrie des Hilfstransistors lediglich in der Kanallänge der Geometrie des Betriebstransistors entsprechen. Der Kurzschlußstrom IDSS des Betriebstransistors muß unter dem Betriebsstrom liegen. Vorzugsweise eigenen sich hierfür Transistoren vom Anreicherungstyp. Bei der Erfindung stellt sich der Betriebsstrom ohne äußere Zusatzschaltuag in engen Grenzen entsprechend der Größe der Hilfsspannung UH ein, Bei der Herstellung kann der gewUnschte Betriebsstrom bei einer vorgegebenen Hilfsspannung (zum Beispiel ist die Hilfsspannung UH gleich groß wie die Betriebsspan nung UB, das heißt UH = UB) durch das eng tolerierbare Verhältnis der Gate-Breiten wGB/w (WGB = Gate-Breite des Betriebstransistors, WGH = Gate-Breite des Hilfstransistors) und durch einen eng tolerierbaren HilfsWiderstand RH eingestellt werden0 Ein weiterer Vorteil der erfindungsgemäßen Schaltungsanordnung liegt darin, daß infolge der Kaskadenschaltung bei einem MIS-Transistor vom Anreicherungstyp und bei einer entsprechenden Schwellenvertspannung keine Regelspannung unter dem Source-Potential beziehungsweise keine Source-Vorspannung erforderlich ist.
- Die erfindunlgsgemäße Schaltungsanordnung kann sowohl als selbständiges Bauelement, als auch als Komponente einer integrierten. NIS-Ånalogschaltung verwendet werden. Im ersten Fall ersetzt sie ein diskretes MIS-Bauelement, bei dem die aufwendige Arbeitspunkt-Einstellung entfallen kann. Im zweiten Fall ist eine externe Ärbeitspunkt-Einstellung gar nicht möglich. Daher ist eine Regelschaltung der beschriebenen Art eine Grundvoraussetzung für eine wirtschaftliche Fertigung derartiger integriert er MOS-Analogschaltungen.
- Es ist vorteilhaft, daß der Betriebstransistor eine Tetrode ist, an deren erstem Gate-Anschluß der Vorwiderstand liegt und dessen zweitem Gate eine beliebige Steuer- oder Regelspannung zuführbar ist.
- Der Betriebstransistor kann auch ein Feldeffekttransistor sein.
- Weiterhin können die Tetrode und der Hilfstransistor oder der Ausgangstransistor der Tetrode selbstsperrend sein.
- Es ist vorteilhaft, daß dem Verbindungspunkt zwischen Gate und Drain des Hilfstransistors ein Hilfsstrom zugeführt wird.
- Dieser Hilfsstrom kann mittels einer äußeren Hilfsspannung und eines integrierten Hilfswiderstands zugeführt werden. Die Hilfsspannung kann dabei die Drain-Spannung des Betriebstransistors oder die am zweiten Gate des Betriebstransistors liegende Spannung oder eine beliebige Spannung sein. Der Hilfsstrom kann auch auch über einen äußeren Widerstand zugeführt werden und von einer beliebigen äußeren Spannung abgeleitet sein.
- Es ist auch vorteilhaft, daß das zu verstärkende Signal dem Verbindungspunkt zwischen dem Vorwiderstand und dem ersten Gate des Betriebstransistors eingespeist ist.
- Schließlich besteht eine Weiterbildung der Erfindung noch darin, daß die Source-Elektrode des Betriebstransistors auf einem Bezugspotential; insbesondere Masse, liegt.
- Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläuterte Es zeigen: Fig. 1 und 2 herkömmliche Schaltungsanordnungen zur Arbeitspunkt-Einstellung, und Fig0 3 und 4 Jeweils ein Ausführhngsbeispiel der erfindungsgemäßen Schaltungsanordnung.
- In Fig. 1 liegt an der Gate-Elektrode eines Feldeffekttransistors 1 über einen Spannungsteiler aus Widerstinden 2 und 4 eine Betriebs spannung UB oder eine Regelspannung Regel zur Einstellung der Verstärkung des Betriebsstroms. Ein Kondensator 3 dient zur galvanischen Trennung von einer Signalquellev Der Drain-Elektrode des Feldeffekttransistors 1 wird ein Drain-Strom ID zugeführt. Die Source-Elektrode des Feldeffekttransistors 1 ist einerseits über einen Kondensator 5 hochfrequenzmäßig und andererseits über einen Widerstand 6 geerdet. Die Betriebsspannung UB wird gegebenenfalls über einen Widerstand 7 der Source-Elektrode des Feldeffekttransistors 1 zugeführt.
- Fig. 2 zeigt eine ähnliche herkömmliche Schaltungsanordnung mit einer MIS-Tetrode 10. Die zusätzliche Gate-Elektrode dieses Beispiels ist wie die Schaltungsanordnung der Fig. 1 über einen Widerstand 20 mit der Bebriebsspannung U3 beziehungsweise der Regelspannung URegel beaufschlagbar. Weiterhin liegt der Mittenpunkt der zusätzlichen Gate-Elektrode über einen weiteren Kondensator 30 hochfrequenzmäßig beziehungsweise über einen weiteren Widerstand 40 an Erde.
- Die Funktion der Schaltungen nach den Fig. 1 und 2 ist bekannt und wird daher nicht weiter erläutert.
- Im folgenden wird auf die erfindungsgemäße Schaltungsanordnung an Hand der Fig. 3 und 4 näher eingegangen.
- Fig. 3 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen integrierten Schaltungsanordnung mit einem Betriebstransistor Tr3, an dessen Drain-Elektrode der Betriebsstrom 1B mittels der Betriebsspannung U3 liegt, die den gleichen Wert hat wie die Spannung Ub' (Ub' = UB). Über einen Hilfswiderstand RH wird ein Hilfsstrom IH eingespeist. Dabei liegt eine frei wählbare Hilfsspannung zur Einstellung des Betriebstroms 1B am Hilfswiderstand . Der Hilfswiderstand s ist über ei-: nen Vorwiderstand RV mit der Gate-Elektrode des Betriebstransistors TrB verbunden. Der Mittenpunkt zwischen dem Vorwiderstand RV und der Gate-Elektrode des Betriebstransistors TrB ist über eine Leitung 11 und einen externen Kondensator 12 mit der Gate-Elektrode der Anordnung 1' verbunden.
- .Der Mittenpunkt zwischen dem Hilfswiderstand X und dem Vorwiderstand RV, an dem die Gate-Spannung UG auftritt, ist einerseits mit der Gate-Elektrode eines Hilfstransistors TrH und andererseits mit der Source- beziehungs- weise der Drain-Elektrode des HilSstransistors TrH verbunden. Die Drain- beziehungsweise die Source-Elektrode des Hilfstransistors TrH, ist mit der Source-Elektrode des Betriebstransistors TrH verbunden.
- Der Hilfstransistor TrH wird mittels monolithischer Integration durch den gleichen HerstellungsprozeB wie der Betriebstransistor Tr3 hergestellt. Das gleiche gilt für den Hilfswiderstand RH und den hochohmigen Vorwiderstand Rv. Wesentlich ist, daß die Kanallänge LH des Hilfstransistors TrH der Kanallänge LB des Betriebstransistors Trg entspricht, also LH = LB.
- Der Betriebsstrom stellt sich entsprechend folgender Gleichung ein: Mit WGB = Gate-Breite des Betriebstransistors TrB, wGH 8 Gate-Breite des Hilfstransistors TrH, u = Beweglichkeit der MaJoritätsladungsträger im Kanal, LG = Gate-Länge des Betriebstransistors, CGB = Gate-Kapazität des Betriebstransistors TrB (beim Ausführungsbeispiel der Fig. 4 ist dies die Gate-Kapazität am Gate 1), Ui = interne Gate-Vorspannung (infolge beispielsweise Oxidladungen, Differenz der Austrittsarbeit zwischen der Gate-Elektrode und dem Halbleiter, Kanaldotierung und so weiter), gOSS' = Ausgangsleitwert der gesteuerten Elektrode (linear angenommen), und g0SS = dynamischer Ausgangsleitwert.
- Für einen Betriebstransistor TrB vom Anreicherungstyp gilt mit UH >> UG: Die Wirkungsweise der Schaltung nach Fig. 3 erklärt sich aus dieser Formel: In der durchgeführten Näherungsrechnung hängt der Betriebsstrom Ig nur noch von den fertigungstechnisch gut reproduzierbaren Größen wGB/wGg, gOSS und den angelegten Spannungen UH und Ubt ab. Durch geeignete Dimensionierung von RH . wGB/wGH kann bei vorgegebenem Arbeitspunkt und bei einer vorgegebenen Versorgungsspannung UH = UB = Ub' eingestellt werden. Damit entfällt eine getrennte Erzeugung von UH.
- Fig. 4 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einer MOS-Tetrode 1". Die zweite Gate-Elektrode des Betriebstransistors Tr3 liegt an einem Anschluß "Gate 2".
- Die Funktion dieser Schaltung kann erklärt werden, indem die Tetrode TrB in eine Kaskadenschaltung von zwei Trioden aufgespaltet wird, wobei die untere Triode nach Fig. 3 in ihrem Arbeitspunkt stabilisiert wird.
- 4 Figuren 11 Patentansprüche
Claims (11)
- Patentansprüche Integrierte Schaltungsanordnung aus wenigstens einem Betriebstransistor mit mindestens einer Gate-Elektrode, einem Hilfstransistor und einem Vorwiderstand, d a -d u r c h g e k e n n z e i c h n e .t , daß zur Stabilisierung des durch den Betriebstransistor (TrB) fließenden Betriebsstroms der hochohmige Vorwiderstand ( ) einerseits mit einem Steueranschluß des Betriebstransistors (TrB) und andererseits mit der Gate-Elektrode und einer weiteren Elektrode des Hilfstransistors (TIOH) verbunden ist, daß der Betriebstransistor (Tr3) und der Hilfstransistor (TrH) die gleiche Kanallänge aufweisen und im gleichen Herstellungsprozeß hergestellt sind, und daß der zwischen Drain und Source des Betriebstransistors (TrB) fließende Kurzschlußstrom (IDSs) kleiner ist als der gewünschte Betriebsstrom (13) {Pig..3, 4).
- 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Betriebstransistor (TrB) eine Tetrode ist, an deren erstem Gate-Anschluß der Vorwiderstand ( ) liegt und dessen zweitem Gate eine beliebige Steuer- oder Regelspannung zuführbar ist (Fig. 4).
- 3. Schaltungsanordnung nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß der Betriebstransistor (TrB) ein Feldeffekttransistor ist (Fig. 3).
- 4. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Tetrode (Tr3) und der Hilfstransistor (TrH) selbstsperrend sind (Fig. 4).
- 5. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß der Ausgangstransistor der Tetrode (TrB) selbstsperrend ist (Fig. 4).
- 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e II n z e i c h n e t , daß dem Verbindungspunkt zwischen Gate und Drain des Hilfstransistors (TrH) ein Hilfsstrom (IH) zugefUhrt wird (Fig.3, 4).
- 7. Schaltungsanordnung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß der Hilfsstrom (IH) über eine äußere Hilfsspannung (UH) und einen integrierten Hilfswiderstand (RH) zugeführt wird (Fig. 3, 4).
- 8. Schaltungsanordnung nach Anspruch 7, d a d u r c ii g e k e n n z e i c h n e t , daß die Hilfsspannung (U) die Drain-Spannung des Betriebstransistors (TrB) oder die am zweiten Gate des Betriebstransistors (TrB) liegende Spannung oder eine beliebige Spannung ist.
- 9. Schaltungsanordnung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß der Hilfsstrom (Ig) über einen äußeren Widerstand zugeführt wird und von einer beliebigen äußeren Spannung abgeleitet 1ot.
- 10. Schaltungsanordnung nach einem der Ansprüche 1 bis.9, d a d u r c h g e k e n n z e i c h n e t , daß das zu verstärkende Signal dem Verbindungspunkt zwischen dem Vorwiderstand ( ) und dem ersten Gate des Betriebstransistors (TrB) eingespeist ist (Fig. 4).
- 11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10 d a d u r c h g e k e n n z e i c h n e t daß die Source-Elektrode des Betriebstransistors (TrB) auf einem Bezugspotential, insbesondere Masse, liegt
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803017654 DE3017654A1 (de) | 1980-05-08 | 1980-05-08 | Integrierte schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803017654 DE3017654A1 (de) | 1980-05-08 | 1980-05-08 | Integrierte schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3017654A1 true DE3017654A1 (de) | 1981-11-12 |
DE3017654C2 DE3017654C2 (de) | 1990-06-21 |
Family
ID=6101931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803017654 Granted DE3017654A1 (de) | 1980-05-08 | 1980-05-08 | Integrierte schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3017654A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0218333A1 (de) * | 1985-08-13 | 1987-04-15 | Nec Corporation | Schaltungsanordnung für die Vorspannungsversorgung von Feldeffekttransistoren |
US5317282A (en) * | 1991-10-16 | 1994-05-31 | Temic Telefunken Microelectronic Gmbh | Tetrode biasing circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4134177C2 (de) * | 1991-10-16 | 1994-02-10 | Telefunken Microelectron | Schaltungsanordnung mit einer Dual-Gate-Feldeffekttransistor-Tetrode |
US5337019A (en) * | 1992-02-20 | 1994-08-09 | Siemens Aktiengesellschaft | Integrated circuit arrangement |
DE10123395A1 (de) * | 2001-05-14 | 2002-11-28 | Infineon Technologies Ag | Schaltungsanordnung mit kaskadierten Feldeffekttransistoren |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2417994A1 (de) * | 1974-01-16 | 1975-07-24 | Hitachi Ltd | Kompensationseinrichtung fuer elektronische schaltungen |
-
1980
- 1980-05-08 DE DE19803017654 patent/DE3017654A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2417994A1 (de) * | 1974-01-16 | 1975-07-24 | Hitachi Ltd | Kompensationseinrichtung fuer elektronische schaltungen |
Non-Patent Citations (1)
Title |
---|
VITTOZ, E., FELLRATH, J.: "CMOS Analog Integrated Circuits Based on Weak Inversion Operation", in: IEEE Jair. of Sol.-State Circuits, Vol. SC-12, Nr.3, June 1977 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0218333A1 (de) * | 1985-08-13 | 1987-04-15 | Nec Corporation | Schaltungsanordnung für die Vorspannungsversorgung von Feldeffekttransistoren |
US5317282A (en) * | 1991-10-16 | 1994-05-31 | Temic Telefunken Microelectronic Gmbh | Tetrode biasing circuit |
Also Published As
Publication number | Publication date |
---|---|
DE3017654C2 (de) | 1990-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4034371C1 (de) | ||
DE2855303C2 (de) | ||
EP0300560B1 (de) | Vergleichsschaltung | |
DE2254618B2 (de) | Integrierte spannungsregelschaltung | |
DE3725339A1 (de) | Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung | |
EP1321843B1 (de) | Stromquellenschaltung | |
DE2024806C3 (de) | Lineare Verstärkerschaltung | |
DE2550636C2 (de) | ||
DE3640368C2 (de) | Spannungsverstärkerschaltung mit niedrigem Offset | |
DE3933986A1 (de) | Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker | |
DE1812292A1 (de) | Geregelte Verstaerkerschaltung | |
EP0010149B1 (de) | Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle | |
DE2216409C2 (de) | Differenzverstärkerschaltung | |
DE3008892A1 (de) | Spannungsvergleicher | |
DE69815289T2 (de) | Spannungsreglerschaltungen und halbleiterschaltung | |
DE102004027298A1 (de) | Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten | |
DE19735381C1 (de) | Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben | |
DE2522527C2 (de) | Stabilisierter Transistorverstärker | |
EP1004165A1 (de) | Aktive arbeitspunkteeinstellung für leistungsverstärker | |
EP0252540B1 (de) | Schaltungsanordnung zum Einstellen eines Referenzpegels in einem periodischen Signal | |
DE2631916C3 (de) | Auf einem Halbleiterchip aufgebauer Differenzverstärker aus MOS-Feldeffekttransistoren | |
DE4227282C1 (de) | Digitaler Stromschalter | |
DE3017654A1 (de) | Integrierte schaltungsanordnung | |
DE2250625B2 (de) | Schaltungsanordnung zur Konstanthaltung eines an eine Last gelieferten Stromes | |
DE1762435B2 (de) | Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |