DE4110318A1 - Verfahren zum zusammenloeten zweier bauteile - Google Patents

Verfahren zum zusammenloeten zweier bauteile

Info

Publication number
DE4110318A1
DE4110318A1 DE4110318A DE4110318A DE4110318A1 DE 4110318 A1 DE4110318 A1 DE 4110318A1 DE 4110318 A DE4110318 A DE 4110318A DE 4110318 A DE4110318 A DE 4110318A DE 4110318 A1 DE4110318 A1 DE 4110318A1
Authority
DE
Germany
Prior art keywords
solder
notch
soldering
notches
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4110318A
Other languages
English (en)
Other versions
DE4110318C2 (de
Inventor
Herbert Dipl Phys Dr Re Goebel
Franz Riedinger
Vesna Biallas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4110318A priority Critical patent/DE4110318C2/de
Priority to FR9200211A priority patent/FR2674465B1/fr
Priority to US07/842,236 priority patent/US5234865A/en
Priority to JP4070916A priority patent/JPH05185211A/ja
Publication of DE4110318A1 publication Critical patent/DE4110318A1/de
Application granted granted Critical
Publication of DE4110318C2 publication Critical patent/DE4110318C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren zum Zusammen­ löten eines ersten, insbesondere elektrischen Bau­ teils mit einem zweiten, insbesondere elektrischen Bauteil, wobei zwischen den Bauteilen ein Lotform­ teil angeordnet und durch Anpressen an Rändern min­ destens einer Vertiefung eines der Bauteile zur Vermeidung seitlichen Verrutschens fixiert wird und anschließend der Lötvorgang, bevorzugt in einem Lötofen, erfolgt.
Elektrische beziehungsweise elektronische Bauteile, zum Beispiel Halbleiterchips, werden zur elektri­ schen Kontaktierung, zur Wärmeableitung und zum Schutz gegen Beschädigungen in Gehäuse eingelötet. Bei einer bekannten Ausführung einer Leistungsdiode wird beispielsweise der Siliziumchip zwischen zwei zylindrischen Kupferteilen durch Lötung befestigt. Dabei wird auf den einen Kupferzylinder eine erste Lotronde gelegt, darauf der Chip plaziert und an­ schließend eine zweite Lotronde aufgebracht, auf der dann der andere Kupferzylinder angeordnet wird. Die beiden zylindrischen Kupferteile weisen jeweils eine zentrische Vertiefung auf, an der nach einem Andrücken der relativ leicht verformbaren Lotronden diese zur Vermeidung seitlichen Verrutschens gehal­ ten werden, was durch Eindringen der Ränder der Vertiefung in das weiche Lot erfolgt. Während des Aufeinanderbringens der Teile (Kupferzylinder mit Lotronde/Chip/Kupferzylinder mit Lotronde) und der anschließenden Lötung in einem Durchlaufofen werden die genannten Teile in einem Magazin (Bohrung eines Haltekörpers) gehalten. Dies ist deshalb notwendig, weil die Teile während des beschriebenen Produkti­ onsablaufs auf Fließbändern transportiert werden. Um hohe Produktionsraten zur erreichen, werden die Fließbänder mit hohen Beschleunigungen zwischen den Verarbeitungsstationen verfahren. Ohne Magazin ent­ stünden Versatze zwischen den einzelnen Teilen.
Insbesondere bei den vorstehend genannten Lei­ stungshalbleiterbauelementen (zum Beispiel einer Leistungsdiode) werden großflächige Chips (größer 10 mm2) eingesetzt, um die Verlustleistung während des Betriebs klein zu halten und eine gute Wärmeab­ leitung zu gewährleisten. Für eine gute Wärmeablei­ tung ist es erforderlich, dünne Lotschichten zu bilden (die Dicke der Lotschicht soll zwischen 20 µm und 60 µm liegen). Wenn nun beim Lotvorgang Lun­ ker (Hohlräume) in der Lotschicht entstehen, so ist die Wärmeableitung beeinträchtigt, so daß eine mög­ lichst lunkerarme Lötung angestrebt wird. Der Auf­ wand dafür ist erheblich. Die Chipoberflächen wer­ den mit besonders oxidationsresistenten Metall­ schichten abgedeckt (Gold, Silber). Die Anschluß­ teile (zum Beispiel die genannten zylindrischen Kupferteile) werden speziell gereinigt. Die Montage erfolgt in schmutzfreier Umgebung. Die Lötung wird in sogenannten Muffelöfen unter reduzierender Reinstgasatmosphäre (H2 oder N2/H2) durchgeführt.
Trotz dieses Aufwands werden Lunker in den Lot­ schichten beobachtet. Diese werden durch Luftein­ schluß zwischen Lotformteil und zugehörigem An­ schlußstück verursacht. Eine Quelle für diesen Lufteinschluß ist die Befestigung des Lotformteils auf dem Anschlußstück (Bauteil). Diese Fixierung des Lotformteils ist jedoch vor dem Löten notwen­ dig, um den bereits erwähnten Versatz zwischen dem Anschlußstück, dem Chip und/oder dem Lotformteil zu verhindern. Die vorstehend erläuterte Verwendung von Magazinen zur Ausrichtung der Bauteile relativ zueinander ist nicht ausreichend, da das Lotform­ teil aufgrund seiner Kleinheit von dem Magazin nicht geführt (ausgerichtet) wird. Da einerseits dünne Lotschichten erzeugt werden sollen, anderer­ seits aber durch die leichte Verformbarkeit der Weichlote bedingt, die Lotformteile mit geringer Dicke nicht mehr automatisch verarbeitet werden können, ist es erforderlich, die Dicke eines unver­ löteten Lotformteils größer auszubilden, als die Dicke der sich später bildenden Lotschicht. Daher ist die Größe/der Durchmesser dieses Lotformteils im unverlöteten Zustand kleiner als die Größe/Durchmesser der miteinander zu verlötenden Bauteile. Zur Ausrichtung der Bauteile relativ zu­ einander entspricht die Abmessung der Bohrung des Magazins dem Durchmesser der Bauteile. Das Lotform­ teil hat aus vorstehend genannten Gründen einen ge­ ringeren Durchmesser, so daß es von der Bohrungs­ wand nicht ausgerichtet werden kann. Es ist daher durch das beschriebene Fügen vor dem Verlöten er­ forderlich, das Lotformteil an einem Bauteil fest­ zulegen, um ein seitliches Verrutschen zu verhin­ dern. Tritt ein seitliches Verrutschen auf, so würde das zu keilförmigen, qualitativ schlechten Lotschichten zwischen den Bauteilen führen. Durch den Fügevorgang werden die Lotformteile zentrisch auf den Lötflächen der Anschlußstücke fixiert.
Aus der US-PS 38 60 949 ist es bekannt, parallel nebeneinanderliegende, geradlinige Kerben auf Löt­ flächen von Bauelementen auszubilden. Dies dient der Verbesserung der Lötung; solche Kerben aber gleichzeitig zur Anheftung von Lotformteilen zu verwenden, geht aus der genannten Literaturstelle nicht hervor.
Bisher wurde zum Anheften des Lotformteils an dem Bauteil eine zentrische Bohrung (Vertiefung) ausge­ bildet, so daß bei dem Fügevorgang die Bohrungsrän­ der in das weiche Lotformteil eindringen können. Es hat sich dabei gezeigt, daß die Gefahr von sich bildenden, großen Lunkern erheblich ist.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den im Haupt­ anspruch genannten Merkmalen hat demgegenüber den Vorteil, daß eine sichere Fixierung zwischen Bau­ teil und Lotformteil gewährleistet ist und nach dem Lötvorgang die Gefahr sich bildender Lunker außer­ ordentlich niedrig ist. Die Lunkerbildung läßt sich nicht vollständig vermeiden; sie ist jedoch redu­ ziert und führt überdies nur zu sehr kleinen Lun­ kern, die im wesentlichen unbeachtlich sind. Um dies zu erzielen, wird die Vertiefung als in einem geschlossenen Pfad verlaufende, insbesondere kreis­ förmige Kerbe ausgebildet. Die Kerbe kann also auf einen Kreisring, einem Ovalring oder auf einem Ring mit unregelmäßigem, jedoch geschlossenem Verlauf liegen. Bevorzugt ist die Ausbildung als kreisför­ mige Kerbe.
Nach einer besonderen Ausführungsform werden meh­ rere Kerben konzentrisch zueinander liegend ausge­ bildet. Dies ist besonders vorteilhaft, wenn auch die Bauteile (zum Beispiel Anschlußstück und Halb­ leiterchip) rotationssymmetrisch ausgebildet sind. Die auf konzentrischen Ringen liegenden Kerben sind besonders gut zum Anheften eines scheibenförmigen Lotformteils geeignet. Insbesondere ist es möglich, in runder Form hergestellte Lotformteile einzuset­ zen. Beim Prägen runder oder kreisscheibenförmiger Lotformteile bleibt aufgrund der kreisförmigen Kerbe beziehungsweise der konzentrischen Kerben die Rotationssymmetrie erhalten. Vorzugsweise weisen die Lötflächen auf den Anschlußstücken immer eine leichte konvexe Wölbung auf, die ihren höchsten Punkt im Zentrum der Flächen aufweisen. Hierdurch werden Zentrallunker vermieden. Die in sich ge­ schlossenen Rillen unterstützen ferner das symme­ trische gleichmäßige "Auslaufen" des Lotformteils nach außen, so daß der gesamte Chip beim Lötprozeß erfaßt wird. Durch die beschriebene radialsymmetri­ sche Anordnung ist eine homogene Verteilung des Lots unter dem Chip gewährleistet. Diese gleich­ mäßige Verteilung wird durch die konzentrischen Kerben (Kreisrillen) gefördert. Ferner wird durch das erfindungsgemäße Verfahren das Lotformteil zen­ trisch an der Lötfläche angeheftet. Dadurch werden Schräglagen der Bauteile relativ zueinander vermie­ den. Ferner erfolgt durch die rotationssymmetrische Ausbildung der Kerben ein gleichmäßiger Dehnungs­ ausgleich bei Temperaturwechselbeanspruchungen, das heißt, auch dann bleibt die Rotationssymmetrie er­ halten.
Insbesondere ist vorgesehen, daß die Kerbe mit ei­ nem dreieckförmigen Querschnitt ausgebildet wird.
Die Tiefe der Kerbe liegt zwischen 10 und 60 µm, insbesondere bei ca. 30 µm.
Der Durchmesser der kreisförmigen Kerbe beträgt vorzugsweise 0,5 bis 1,5 mm, insbesondere 0,9 mm. Dieses Maß gilt für die am weitesten innen liegende kreisförmige Kerbe (Kerbenmitte-Kerbenmitte). Sind weitere konzentrisch dazu liegende Kerben vorgese­ hen, so weisen diese einen radialen Abstand (Ker­ benmitte-Kerbenmitte) von vorzugsweise 0,2 bis 0,6 mm, insbesondere ca. 0,4 mm, voneinander auf.
Die Zeichnungen veranschaulichen die Erfindung an­ hand eines Ausführungsbeispiels und zwar zeigt:
Fig. 1 zwei Anschlußstücke mit dazwischen lie­ genden Lotformteilen und einem Halblei­ terchip,
Fig. 2 die Anordnung der Fig. 1 innerhalb eines Ausrichtmagazins,
Fig. 3 einen Querschnitt durch einen Abschnitt eines Anschlußstücks und
Fig. 4 eine Draufsicht gemäß der Darstellung der Fig. 3.
Beschreibung des Ausführungsbeispiels
Die Fig. 1 zeigt Einzelteile einer Leistungsdiode. Es sei hier jedoch erwähnt, daß die Erfindung sich nicht auf das Zusammenlöten der Einzelteile einer Leistungsdiode beschränkt, sondern daß beliebige Bauteile miteinander verlötet werden können.
Zwischen zwei vernickelten, zylindrischen Anschluß­ stücken 1 und 2 ist ein Halbleiterchip 3, insbeson­ dere Siliziumchip, anzuordnen. Das Siliziumchip kann einen quadratischen Querschnitt mit einer Kan­ tenlänge von zum Beispiel 4,5 mm aufweisen. Um nun die Anschlußstücke 1 und 2 mit dem Halbleiterchip 3 verlöten zu können, werden Lotformteile 4 und 5 je­ weils zwischen den Anschlußteilen 1 beziehungsweise 2 und dem Halbleiterchip 3 angeordnet. Die Lotform­ teile 4 und 5 sind vorzugsweise als kreisscheiben­ förmige Lotronden 6 beziehungsweise 7 ausgebildet. Die beiden Lotronden 6 und 7 weisen einen Durchmes­ ser von 1,7 mm und eine Dicke von 0,6 mm auf.
Die jeweils den Lotronden 6 und 7 zugewandten Sei­ ten 8 und 9 der beiden Anschlußstücke sind mit meh­ reren, konzentrisch zueinander liegenden Kerben 10 versehen. Dies geht aus den Fig. 3 und 4 hervor, die lediglich einen Abschnitt des Anschlußstückes 2 zeigen. Das Anschlußstück 1 ist entsprechend aufge­ baut, so daß darauf hier nicht näher eingegangen zu werden braucht.
Jede Kerbe 10 verläuft in einem geschlossenen Pfad 11. Dieser Pfad 11 ist vorzugsweise kreisförmig ausgebildet (vergleiche Fig. 4). Die Kerben 10 sind vorzugsweise in die Oberfläche der Anschluß­ stücke 1 und 2 eingeprägt. Diese Einprägung kann während der Formung des Teils in demselben Werkzeug erfolgen oder nach der Formung mit einem separaten Prägestempel erzeugt werden.
Gemäß Fig. 3 beträgt die Tiefe d der Kerben 30 µm. Der Durchmesser der durchmesserkleinsten kreisför­ migen Kerbe 10 beträgt a = 0,9 mm. Der radiale Ab­ stand benachbarter konzentrischer Kerben 10 weist die Größe b = 0,4 mm auf. Vorzugsweise ist jedes Anschlußstück 1 und 2 mit sechs konzentrischen Ker­ ben 10 versehen.
Für die Lotronden 6 und 7 wird ein Lot mit einer Zusammensetzung von 96 Gew. -% Blei und 4 Gew. -% Zinn mit einem Reinheitsgrad von 99,99% eingesetzt. Die Lotronden 6 und 7 werden zentrisch auf die Flä­ chen 8 beziehungsweise 9 der Anschlußteile 1 bezie­ hungsweise 2 positioniert und angepreßt. Dabei er­ weist sich ein Anpreßdruck von 50 kN/cm2 als opti­ mal. Durch diesen Fügevorgang drücken sich die Kan­ ten der Kerben 10 in das weiche Lot ein, so daß die Lotronden 6 und 7 zur Vermeidung eines seitlichen Verrutschens fixiert werden.
Gemäß Fig. 2 sind die Teile in die Bohrung 12 ei­ nes Magazins 13 eingesetzt. Und zwar liegt zu unterst das Anschlußstück 2, auf dem die Lotronde 7 fixiert ist. Darauf ist dann der Halbleiterchip 3 angeordnet. Der obere Abschluß wird von dem An­ schlußstück 1 gebildet, an dem die Lotronde 6 fi­ xiert ist. Der Durchmesser der Bohrung 12 ist der­ art gewählt, daß er den Außendurchmessern der An­ schlußstücke 1 und 2 und den Eckpunkten des gerad­ linigen Halbleiterchips entspricht.
Die Lotronden 6 und 7 haben kleinere Durchmesser als die Anschlußstücke 1 und 2, so daß sie von der Wandung der Bohrung 12 nicht ausgerichtet werden können. Da sie jedoch aufgrund des Anpressens an die Kerben 10 der Anschlußstücke 1 und 2 seitlich fixiert sind, bleiben sie auch bei Erschütterungen usw. des nachfolgenden Fertigungsprozesses in ihrer Position.
Zur Durchführung des Lötvorgangs wird das Magazin 13 in einen Durchlaufmuffelofen verbracht. Dort herrscht vorzugsweise eine Temperatur von 380°C +/- 5°C und eine Formiergasatmosphäre von 88 Vol.-% N2/12 Vol.-% H2.
Durch die Wärme des Durchlaufmuffelofens schmelzen die Lotformteile auf, wobei die kreisförmigen Ker­ ben 10 das rotationssymmetrisch gleichmäßige "Aus­ laufen" des Lots sicherstellen. Verlassen die Bau­ teile (Anschlußteil 1, Halbleiterchip 3 und An­ schlußstück 2) den Durchlaufmuffelofen, so sind sie miteinander verlötet, wobei - wenn überhaupt - nur sehr wenige und auch nur kleine Lunker in der Lot­ zone auftreten, wobei die Größe der Lunker durch den Abstand der Kerben 10 begrenzt wird.
Die Anwendung des erfindungsgemäßen Verfahrens führt zu einer deutlichen Verringerung der Tempera­ turbelastung der Leistungsdioden bei Impulsdauer­ laufbelastungen. Ebenso verlangsamt sich der An­ stieg des Wärmewiderstandes bei Temperaturwechsel­ belastungen des Bauteils (verbesserte und dauerhaf­ tere Wärmeankopplung des Halbleiterchips 3 an die Anschlußstücke 1 und 2 (Wärmesenken)).

Claims (10)

1. Verfahren zum Zusammenlöten eines ersten, ins­ besondere elektrischen Bauteils mit einem zweiten, insbesondere elektrischen Bauteil, wobei zwischen den Bauteilen ein Lotformteil angeordnet und durch Anpressen an Rändern mindestens einer Vertiefung eines der Bauteile zur Vermeidung seitlichen Ver­ rutschens fixiert wird und anschließend der Lötvor­ gang, bevorzugt in einem Lötofen, erfolgt, dadurch gekennzeichnet, daß die Vertiefung als in einem ge­ schlossenen Pfad (11) verlaufende, insbesondere kreisförmige Kerbe (10) ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß mehrere Kerben (10) konzentrisch zu­ einander liegend ausgebildet werden.
3. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Kerbe (10) mit einem dreieckförmigen Querschnitt ausgebildet wird.
4. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die kreisför­ mige Kerbe (10) konzentrisch zum rotationssymmetri­ schen Bauteil (Anschlußstück 1, 2) ausgebildet wird.
5. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß als erstes Bauteil ein Anschlußstück (1, 2) und als zweites Bauteil ein Halbleiterchip (3) verwendet wird.
6. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das Lotform­ teil (4, 5) als scheibenförmige Lotronde (6, 7) aus­ gebildet ist.
7. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der Durchmes­ ser der Lotronde (6, 7) kleiner als der Durchmesser des ersten und/oder zweiten Bauteils (Anschlußstück 1, 2; Halbleiterchip 3) ist.
8. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Tiefe (d) der Kerbe (10) 10 bis 60 µm, insbesondere 30 µm, beträgt.
9. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der Durchmes­ ser (a) der kreisförmigen Kerbe (10) 0,5 bis 1,5 mm, insbesondere ca. 0,9 mm, beträgt.
10. Verfahren nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der radiale Abstand (b) mehrerer konzentrischer Kerben (10) je­ weils 0,2 bis 0,6 mm, insbesondere ca. 0,4 mm, von­ einander beträgt.
DE4110318A 1991-03-28 1991-03-28 Verfahren zum Zusammenlöten zweier Bauteile Expired - Lifetime DE4110318C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4110318A DE4110318C2 (de) 1991-03-28 1991-03-28 Verfahren zum Zusammenlöten zweier Bauteile
FR9200211A FR2674465B1 (fr) 1991-03-28 1992-01-10 Procede pour souder deux pieces, notamment un composant electrique, et/ou une plaquette semi-conducteur.
US07/842,236 US5234865A (en) 1991-03-28 1992-02-26 Method of soldering together two components
JP4070916A JPH05185211A (ja) 1991-03-28 1992-03-27 ２つの構成部分をはんだ付けする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4110318A DE4110318C2 (de) 1991-03-28 1991-03-28 Verfahren zum Zusammenlöten zweier Bauteile

Publications (2)

Publication Number Publication Date
DE4110318A1 true DE4110318A1 (de) 1992-10-01
DE4110318C2 DE4110318C2 (de) 2001-10-11

Family

ID=6428474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4110318A Expired - Lifetime DE4110318C2 (de) 1991-03-28 1991-03-28 Verfahren zum Zusammenlöten zweier Bauteile

Country Status (4)

Country Link
US (1) US5234865A (de)
JP (1) JPH05185211A (de)
DE (1) DE4110318C2 (de)
FR (1) FR2674465B1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4428875A1 (de) * 1994-08-08 1996-02-15 Mannesmann Ag Hohle Achse
DE19735247C1 (de) * 1997-08-14 1999-01-07 Winkelmann & Pannhoff Gmbh Verfahren zum Verlöten von Bauteilen und Bauteil zur Durchführung des Verfahrens
DE102009051018A1 (de) * 2009-10-28 2011-05-05 Zwiesel Kristallglas Ag Doppelwandiges Glasgefäß und Verfahren zur Herstellung desselben
CN109321969A (zh) * 2018-11-13 2019-02-12 浙江晶鸿精密机械制造有限公司 一种应用于单晶炉的底部法兰

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090643A (en) * 1998-08-17 2000-07-18 Teccor Electronics, L.P. Semiconductor chip-substrate attachment structure
US6805786B2 (en) 2002-09-24 2004-10-19 Northrop Grumman Corporation Precious alloyed metal solder plating process
JP4483275B2 (ja) 2003-02-05 2010-06-16 株式会社デンソー 積層型圧電素子及びその製造方法
FR2936359B1 (fr) * 2008-09-25 2010-10-22 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
JP5480200B2 (ja) * 2011-05-18 2014-04-23 株式会社ユタカ技研 流体伝動装置用羽根車の製造方法
CN102856393A (zh) * 2012-10-08 2013-01-02 如皋市易达电子有限责任公司 一种贴片二极管结构
US8984745B2 (en) 2013-01-24 2015-03-24 Andrew Llc Soldered connector and cable interconnection method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2646995A (en) * 1948-09-10 1953-07-28 Roland J Thompson Brazed joint with backing ring
US3593412A (en) * 1969-07-22 1971-07-20 Motorola Inc Bonding system for semiconductor device
US3860949A (en) * 1973-09-12 1975-01-14 Rca Corp Semiconductor mounting devices made by soldering flat surfaces to each other
DE2450172A1 (de) * 1974-10-22 1976-04-29 Siemens Ag Halbleiteranordnung
US4192063A (en) * 1975-12-10 1980-03-11 Yoshio Sato Method for manufacturing a base of a semi-conductor device
DE2556749A1 (de) * 1975-12-17 1977-06-23 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement in scheibenzellenbauweise
US4074420A (en) * 1976-08-05 1978-02-21 Raychem Corporation Method and apparatus for the assembly of jacketed electronic devices
AT362459B (de) * 1979-07-12 1981-05-25 Plansee Metallwerk Verfahren zum verbinden einzelner teile einer roentgenanode, insbesondere drehanode
JPS5832426A (ja) * 1981-08-20 1983-02-25 Seiko Epson Corp インナ−リ−ドボンダ−の集積回路チツプ受台
JPS59113648A (ja) * 1982-12-20 1984-06-30 Hitachi Ltd 樹脂モ−ルド型半導体装置
DE3442537A1 (de) * 1984-11-22 1986-05-22 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Verfahren zum blasenfreien verbinden eines grossflaechigen halbleiter-bauelements mit einem als substrat dienenden bauteil mittels loeten
IN168174B (de) * 1986-04-22 1991-02-16 Siemens Ag
JPH0647188B2 (ja) * 1986-10-31 1994-06-22 日本原子力研究所 黒鉛と金属材料との接合材及び接合方法
JPH03128168A (ja) * 1989-10-11 1991-05-31 Showa Alum Corp 金属材のろう付方法
JP2528718B2 (ja) * 1989-11-30 1996-08-28 いすゞ自動車株式会社 セラミックスと金属の接合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4428875A1 (de) * 1994-08-08 1996-02-15 Mannesmann Ag Hohle Achse
DE19735247C1 (de) * 1997-08-14 1999-01-07 Winkelmann & Pannhoff Gmbh Verfahren zum Verlöten von Bauteilen und Bauteil zur Durchführung des Verfahrens
DE19735247C2 (de) * 1997-08-14 2001-12-20 Winkelmann & Pannhoff Gmbh Verfahren zum Verlöten von Bauteilen und Bauteil zur Durchführung des Verfahrens
DE102009051018A1 (de) * 2009-10-28 2011-05-05 Zwiesel Kristallglas Ag Doppelwandiges Glasgefäß und Verfahren zur Herstellung desselben
CN109321969A (zh) * 2018-11-13 2019-02-12 浙江晶鸿精密机械制造有限公司 一种应用于单晶炉的底部法兰
CN109321969B (zh) * 2018-11-13 2024-03-12 浙江晶鸿精密机械制造有限公司 一种应用于单晶炉的底部法兰

Also Published As

Publication number Publication date
FR2674465B1 (fr) 1996-04-19
DE4110318C2 (de) 2001-10-11
JPH05185211A (ja) 1993-07-27
US5234865A (en) 1993-08-10
FR2674465A1 (fr) 1992-10-02

Similar Documents

Publication Publication Date Title
DE2733724C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3401404A1 (de) Halbleiterbauelement
EP1266402A2 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE4110318C2 (de) Verfahren zum Zusammenlöten zweier Bauteile
EP0632681A2 (de) Metallbeschichtetes Substrat
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE1614364C3 (de) Verfahren zur Montage eines Halbleiter-Kristallelementes
DE2854264A1 (de) Elektrische anschlussklemmanordnung
DE2234961B2 (de) Verfahren zur Herstellung von Steckern für Schaltplatten
DE7712158U1 (de) Haltehülse für die Kontakte elektrischer Verbinder
EP1685594B1 (de) Einpressdiode
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
EP0198408B1 (de) Werkzeug zur Herstellung eines elektrischen Kontaktstiftes für gedruckte Schaltungsplatten
DE1589880A1 (de) Elektrisches Bauelement mit Anschlussadapter und Verfahren zu seinem Anschluss
DE19614706A1 (de) Verfahren zur Herstellung von elektrisch leitenden Durchführungen in metallisierten Kunststoffgehäusen
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE3104441A1 (de) Steckverbinderbuchse fuer anschlussstifte
DE2330161A1 (de) Verbesserte schaltkreise und verfahren zu deren herstellung
DE4442295A1 (de) Halbleitervorrichtung in Druckverbindungsausführung und Verfahren zu deren Herstellung
DE3801352C2 (de)
DE10026743C1 (de) Substrat zur Aufnahme einer Schaltungsanordnung
DE102016209604B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE1300165B (de) Mikrominiaturisierte Halbleiterdiodenanordnung
DE1589555B2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right