DE4041050C2 - Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements - Google Patents

Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements

Info

Publication number
DE4041050C2
DE4041050C2 DE4041050A DE4041050A DE4041050C2 DE 4041050 C2 DE4041050 C2 DE 4041050C2 DE 4041050 A DE4041050 A DE 4041050A DE 4041050 A DE4041050 A DE 4041050A DE 4041050 C2 DE4041050 C2 DE 4041050C2
Authority
DE
Germany
Prior art keywords
layer
electrode
semiconductor
substrate
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4041050A
Other languages
English (en)
Other versions
DE4041050A1 (de
Inventor
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2258525A external-priority patent/JPH03224272A/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4041050A1 publication Critical patent/DE4041050A1/de
Application granted granted Critical
Publication of DE4041050C2 publication Critical patent/DE4041050C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen integrierten Schaltkreis gemäß dem Oberbegriff des Anspruchs 1, insbesondere einen selbstiso­ lierenden integrierten Leistungsschaltkreis mit einer Halblei­ tereinrichtung, wie einem vertikale doppeldiffundierten Metal­ loxid-Halbleiter-Feldeffekttransistor (VDNOS), bei dem ein niedriger Durchlaßwiderstand gegeben ist.
Weiter betrifft die Erfindung Verfahren zur Bildung eines Halbleiterbauelements.
Konventionelle integrierte Schaltkreise (IC) mit hoher Aus­ gangsleistung können grob in drei Typen eingeteilt werden. Der erste Typ ist ein selbstisolierender Leistungs-IC, wie er z. B. in "Smart SIPMOS Technology", J. Tihany, Siemens For­ schungs- und Entwicklungsbericht Bd. 17 (1988), Nr. 1, pp. 35-­ 42, beschrieben ist.
Der zweite Typ ist ein sperrschichtisolierender Leistungs-IC, wie er z. B. in "Smart Power Motor Driver for Law Voltage Applications", D. Cave et al., IEEE 1987 Custom Integrated Circuits Conference, pp. 276-279, 1987, beschrieben ist.
Der dritte Typ ist ein dielektrisch isolierter Leistungs-IC, wie er beispielsweise in "Dielectrically Isolated Intelligent Power Switch", Y. Ohata and T. Isumita, IEEE 1987 Custom Inte­ grated Circuits Conference, pp. 443-446, 1987, beschrieben ist.
Von diesen drei Typen von Leistungs-ICs wird der selbstisolie­ rende Leistungs-IC, auf den sich die vorliegende Erfindung be­ zieht, unter Bezugnahme auf Fig. 3 beschrieben. Ein n+-Typ- Substrat 2 weist eine Drain-Elektrode 110 auf der Grundfläche und eine n-Typ-Epitaxialschicht 3 auf der Oberfläche auf. Eine VDMOS-Oberflächenstruktur 11 auf der n-Typ-Epitaxialschicht 2 umfaßt Kanalschichten 51, Quellen(sources) 81, eine Gate- Isolierungsschicht 6, eine Gate-Elektrode 71, eine Zwischen­ schicht-Isolationsschicht 9, eine feldisolierende Schicht 4 und eine Quellen(source)-Elektrode 101.
Ein PMOS-Bauelement 12 auf der n--Typ-Epitaxialschicht 3 um­ faßt eine Source-Schicht 52, eine Drain-Schicht 53, eine Gate- Isolierungsschicht 6, eine Gate-Elektrode 72, eine Source- Elektrode 102 und eine Drain-Elektrode 103.
Ein NMOS-Bauelement 13 umfaßt eine P-Vertiefung 54, eine Source-Schicht 82, eine Drain-Schicht 83, eine Gate-Elektrode 73, eine Drain-Elektrode 104 und eine Source-Elektrode 105.
Eine Diode 14 auf der n--Typ-Epitaxialschicht 3 umfaßt eine Anodenschicht 55, eine Kathodenschicht 84, eine Anodenelektro­ de 106 und eine Kathodenelektrode 107.
Durch Verwendung einer Siliziumscheibe (wafer) als Ausgangsma­ terial, das durch Epitaxie eines leicht dotierten n--Typ- Substrats 3 erhalten wird, werden die selbstisolierenden Lei­ stungs-ICs gemäß Fig. 3 z. B. durch die folgenden Schritte (1) bis (8) hergestellt.
  • 1. Nach Bildung von feldisolierenden Schichten 4 durch thermische Oxidation werden Fenster durch Photolithogra­ phie und Ätzen in den feldisolierenden Schichten 4 gebildet.
  • 2. Durch einen mit Hilfe der Photolithographie mit einem Muster versehenen Photolack werden Boronionen injiziert und thermisch diffundiert. Auf diese Weise werden die Source- Schichten 52 und Drain-Schichten 53 des P-Kanals MOSFET (PMOS) 12, die P-Vertiefung 54 des N-Kanals MOSFET (NMOS) 13 und die Anodenschicht 55 der Diode 14 hergestellt.
  • 3. Nach Bildung der Gate-Isolationsschicht 6 durch thermische Oxidation wird polykristallines Silizium durch Ab­ scheiden von Materialschichten aus der Gasphase (Chemical Va­ por Deposition (CVD)) auf der Gate-Isolationsschicht 6 aufge­ wachsen. Phosphorionen werden in das aufgewachsene Silizium injiziert. Das Silizium wird wärmebehandelt und durch die Do­ tierung die n+-Typ-leitenden Regionen 71, 72 und 73 gebildet. Gleichzeitig werden die Gate-Elektrode 71 der VDMOS-Ober­ flächenstruktur 11, eine Gate-Elektrode 72 des PMOS 12 und ei­ ne Gate-Elektrode 73 des NMOS 13 durch Photolithographie und Ätzen gebildet.
  • 4. Kanalschichten 51 werden durch Boronioneninjektion und Wärmebehandlung gebildet, wobei durch Photolithographie mit einem Muster versehen Photolackmasken vorher gebildet wur­ den.
  • 5. Ähnlich werden Source-Schichten 81 der VDMOS- Oberflächenstruktur 11, Source-Schicht 82 und Drain-Schicht 83 des NMOS 13, sowie die Kathodenschicht 84 der Diode 14 gleichzeitig durch Arsenioneninjektion und Wärmebehandlung ge­ bildet, wobei vorher eine durch Photolithographie mit einem Muster versehene Photolackmaske aufgebracht wurde.
  • 6. PSG (Phosphorglas) wird durch ein CVD-Verfahren aufgewachsen und Fenster in dem aufgewachsenen Glas durch Pho­ tolithographie und Ätzen gebildet, um eine Zwischenschicht- Isolierungsschicht 9 zu bilden.
  • 7. Aluminium wird durch eine Kathodenzerstäubungsme­ thode (sputtern) aufgewachsen und das aufgewachsene Aluminium durch Photolithographie und Ätzen mit einem Muster versehen, um eine Source-Elektrode 101 der VDMOS-Oberflächenstruktur 11, Source-Elektrode 102 und Drain-Elektrode 103 des PMOS 12, Source-Elektrode 105 und Drain-Elektrode 104 des NMOS 13 und Anodenelektrode 106 und Kathodenelektrode 107 der Diode 14 zu bilden.
  • 8. Schließlich wird die Drain-Elektrode 110 der VDMOS-Oberflächenstruktur 11 durch Metallverdampfung gebildet.
Zur Vereinfachung der Beschreibung ist nur ein Abriß der Verfahrensschritte beschrieben worden. Bei dem Verfahren ist der Einsatz von zusätzlichen Diffusionsschichten oder Verdrahtungsschichten möglich. Außerdem ist es möglich, andere Halbleiterbauelemente als die in Fig. 3 beispielhaft dargestellten zu bilden.
Der Leistungs-IC, wie er in Fig. 3 dargestellt ist, kann einen Steuerschaltkreis, einen Schutzschaltkreis, einen Kontrollschaltkreis od. dgl. bilden, indem er einen PMOS 12, NMOS 13 und eine Diode 14 verwendet. Außerdem kann er als Leistungs-IC mit einer hohen Durchbruchspannung und einem hohen Strom eingesetzt werden, indem ein VDMOS mit einer VDMOS-Oberflächenstruktur 11 als Ausgabebauelement eingesetzt wird.
Der selbstisolierende Typ der Leistungs-IC ist im allgemeinen billiger als sowohl der sperrschichtisolierende Typ oder der dielektrischisolierende Typ, da diese beiden Typen eine relativ große Anzahl von komplizierten Verfahrensschritten zu ihrer Herstellung benötigen. Der konventionelle selbstisolierende Typ eines Leistungs-IC tendiert allerdings dazu, einen hohen Durchlaßwiderstand zu haben. Eine Erklärung für den hohen Durchlaßwiderstand bei dem selbstisolierenden Leistungs-IC wird weiter unten gegeben.
In Fig. 4 ist eine vergrößerte Schnittansicht des VDMOS einschließlich der VDMOS-Oberflächenstruktur 11 aus Fig. 3 dargestellt. In Fig. 4 sind verschiedene Widerstände dargestellt. Der Durchlaßwiderstand Ron des VDMOS wird im wesentlichen durch die Summe eines Widerstands Rch an einem Kanalbereich, einen Widerstand RJFET, der sich aufgrund des Abschnürungseffekts der n--Typ-Epitaxialschicht, die zwischen den Kanalschichten 51 geschichtet ist, ergibt, und ein Widerstand Repi infolge der n--Typ-Epitaxialschicht:
Ron = Rch + RJFET + Repi (1)
Ausdruck (1) wird detailliert z. B. in "Optimum Design of Power MOSFETS", C. Hu, et al., IEEE Trans. Electron Divices, vol. ED-31, No. 12, pp. 1693-1700, 1984, beschrieben.
In Ausdruck (1) ist der Widerstand Repi der n--Typ- Epitaxialschicht im wesentlichen proportional zum spezifischen Widerstand ζ und zur Dicke t2 der n--Typ- Epitaxialschicht und kann mit einer Proportionalkonstante a wie folgt ausgedrückt werden:
Repi = a . ζ . t2 (2)
Unter Berücksichtigung der obigen Ausführungen wird nun im folgenden die Ursache des hohen Durchlaßwiderstands eines konventionellen selbstisolierenden Leistungs-IC aus Fig. 3 erklärt.
Die Isolierungsdurchbruchsspannung des Schaltkreises aus Fig. 3 wird durch das Bauteil mit der niedrigsten Durchbruchsspannung bestimmt. Folglich darf die Isolierungsdurchbruchsspannung eines jeden im Schaltkreis der Fig. 3 dargestellten Halbleiterlemente (die Durchbruchsspannung gegenüber der Drain-Elektrode 110 des VDMOS) nicht niedriger als die Nenn(zugeordnete)-Durchbruchsspannung des Leistungs-IC sein. Im folgenden wird die Durchbruchsspannung des VDMOS, die Isolierungsdurchbruchsspannung des PMOS 12 und die Isolierungsdurchbruchsspannung des NMOS 13 durch BVdss, BVp und BVN gekennzeichnet. Typischerweise hängen diese Durchbruchsspannungen wie folgt zusammen:
BVdss - BVp = BVN (3)
Allerdings ist in der Diode 14 eine parasitäre Bipolartransistorstruktur ausgebildet, wobei die Kathodenschicht 84 als Emitter, die Anodenschicht 55 als Basis und die n--Typ-Epitaxialschicht 3 und n+-Typ-Substrat 2 als Kollektor arbeiten. Folglilch ist die Isolierungsdurchbruchsspannung der Diode 14 die Kollektor- Emitterdurchbruchsspannung VCEO des parasitären Bipolartransistors. Allgemein gilt:
VCEO = 0.4 ~ 0.7 . VCBO (4)
VCBO entspricht der Kollektor-Basisdurchbruchsspannung.
Im Falle des in Fig. 4 dargestellten Leistungs-IC ergibt sich die folgende Relation:
VCBO = BVdss - BVp = BVN (5)
Demgemäß ist die Durchbruchsspannung des Leistungs-IC durch die Durchbruchsspannung VCEO bestimmt, wobei diese Durchbruchsspannung zwischen dem 0,4- bis 0,7-fachen der Durchbruchsspannung BVdss liegt.
Bei konventionellen Leistungs-Schaltkreisen sind der spezifische Widerstand ζ und die Dicke t2 der n-Typ-Epitaxialschicht groß, um einen hohen Wert VCEO zu erhalten, wodurch ein Absinken der Durchbruchsspannung wegen der Abhängigkeit von VCEO abgeschwächt wird. Der hohe spezifische Widerstand ζ und die Dicke t2 führen allerdings zu einem hohen Wert von Repi, wie es durch den Ausdruck (2) gegeben ist. Ein großes Repi führt zu einem großen Durchlaßwiderstand Ron, wie es aus Ausdruck (1) gegeben ist. Auf diese Weise wird in den konventionellen Schaltkreis ein Kompromiß zwischen dem Durchlaßwiderstand und der Durchbruchs­ spannung erreicht.
Weiterer Stand der Technik ist aus folgenden Druckschriften bekannt. Der Artikel "A 50-V, 0,7-mΩcm2, Vertical-Power DMOSFET" von Krishna Shenai et. al. in IEEE Electron Device Letters, Band 10, Nr. 3, März 1989, Seiten 101-103, zeigt ei­ nen vertikalen Leistungs-DMOSFET, der auf einem mit einer n- Epitaxialschicht versehenen n+-Substrat aufgebracht ist, des­ sen Rückseite mit einer Drain-Elektrode versehen ist. Der ver­ tikale Leistungs-DMOSFET weist einen p-leitenden Halbleiterbe­ reich über der Epitaxialschicht und unter dem Polysilizium- Gate auf, wobei zwischen der p-Schicht und dem Polysilizium- Gate ein n+-Bereich angeordnet ist, der diese teilweise über­ lappt.
Aus dem Artikel "A Performance Trade-Off for the Insulated Gate Bipolar Transistor: Buffer Layer Versus Base Lifetime Re­ duction" von A. R. Hefner und D. L. Blackburn in IEEE Transac­ tions on Power Electronics, Band PE-2, Nr. 3, Juli 1987, Sei­ ten 194-206, ist ein vertikaler Bipolartransistor mit isolie­ rendem Gate (IGBT) bekannt, dessen Leitfähigkeitsmechanismus im wesentlichen durch die Leitung von Minoritätsträgern in ei­ nem als Basisbereich dienenden n--Epitaxialbereich bestimmt wird. Auf einem p+-Substrat ist eine dünne n+-Pufferschicht aufgebracht, über der die n--Epitaxialschicht angeordnet ist. Über der Epitaxialschicht sind die IGBT-Kathode und das IGBT- Polysilizium-Gate sowie eine integrierte MOSFET-Struktur ange­ ordnet. Die n+-Pufferschicht ist zeitlich über das gesamte Substrat ausgedehnt.
Aus der Veröffentlichung "Power Integrated Circuits - A Brief Overview" von B. J. Baliga in IEEE Transactions on Electron De­ vices, Band ED-33, Nr. 12, Dezember 1986, Seiten 1936-1939, ist ein integrierter Leistungsschaltkreis bekannt, der einen vertikalen Leistungs-NPN-Transistor und Niederspannungs-NPN- Transistoren umfaßt. Auf einem n+-Substrat ist eine p- Epitaxialschicht angeordnet. Auf der p-Epitaxialschicht sind unter den jeweiligen Niederspannungsbauelementen lokale n+- Schichten angeordnet. Unter dem vertikalen Leistungsbipolar­ transistor ist die p-Expitaxialschicht mit Donatoratoren lokal durchdiffundiert, so daß in diesem Bereich die p-Epitaxial­ schicht in eine n+-Schicht umgewandelt ist. Über der p- Expitaxialschicht mit dem jeweiligen n+-Bereichen ist lokal jeweils unter den einzelnen Bauelementen eine n-Epitaxial­ schicht vorhanden.
Es ist Aufgabe der vorliegenden Erfindung, den Kompromiß zwi­ schen Durchlaßwiderstand und Isolationsdurchbruchsspannung ei­ nes selbstisolierenden, integrierten Leistungs-Schaltkreises zu verbessern, um einen preiswerten Schaltkreis mit niedrigem Durchlaßwiderstand zu erhalten.
Diese Aufgabe wird gelöst durch einen integrierten Schaltkreis gemäß Anspruch 1.
Die oben genannte Aufgabe wird auch gelöst durch die Verfahren zur Bildung eines Halbleiterbauelements gemäß den Ansprüchen 8 und 9.
Zusammengefaßt ist es gemäß der Erfindung in einem Schaltkreis mit mehreren Bauelementen möglich, den Durchlaßwiderstand zu senken, während die Durchbruchspannung aller Leistungs-IC- Bauelemente erhöht wird.
Vorteilhafte Ausführungsformen der Erfindung sind in den Beschreibung das der Erfindung zugrundeliegende Prinzip.
Es zeigen:
Fig. 1 eine Schnittansicht einer einen VDMOS darstellenden Ausführungsform gemäß der Erfindung;
Fig. 2 eine Schnittansicht des VDMOS aus Fig. 1 in einem selbstisolierenden, integrierten Leistungs- Schaltkreis;
Fig. 3 eine Schnittansicht eines Beispiels von einem konventionellen selbstisolierten, integrierten Leistungs-Schaltkreis, und
Fig. 4 eine Schnittansicht eines VDMOS-Abschnitts der Fig. 3 im Detail.
Im folgenden wird ein integrierter Leistungs-Schaltkreis (IC) mit einem verbesserten Kompromiß zwischen dem Durchlaßwiderstand und der Durchbruchsspannung gemäß eines bevorzugten Ausführungsbeispiels der Erfindung beschrieben.
Das bevorzugte Ausführungsbeispiel enthält verschiedene Bauelemente, die über einer Drain-Elektrode angeordnet sind, einschließlich eines vertikalen doppeldiffundierten MOS (VDMOS)-Transistors mit einer überdeckten Schicht niedriger spezifischer Leitfähigkeit, die zwischen einem n+-Typ- Substrat und einer n--Epitaxialschicht im Strompfad zwischen der Drain-Elektrode und Source angeordnet sind. In dieser Schaltkreisanordnung ist der Durchlaßwiderstand des integierten Schaltkreises durch die Ausbildung der verdeckten Schicht verringert, während die Durchbruchsspannung der gesamten integrierten Schaltung durch einen erhöhten Widerstand der n--Epitaxialschicht erhöht wird. Dadurch wird der Kompromiß zwischen dem Durchlaßwiderstand und der Kompromiß zwischen dem Durchlaßwiderstand und der Durchbruchsspannung verbessert.
In Fig. 1 ist eine Schnittansicht einer Ausführungsform dargestellt, in der die vorliegende Erfindung auf einem VDMOS angewandt wird, wie er z. B. in Fig. 4 gezeigt wurde. Eine VDMOS-Oberflächenstruktur 11 umfaßt einen epitaktische n+- überdeckten Kanal 21, der zwischen einem n+-Typsubstrat 2 und einer n--Epitaxialschicht 3 in vertikaler Ausrichtung mit der VDMOS-Oberflächenstruktur 11 angeordnet ist. Demgemäß wird die Dicke der n--Schicht in dem VDMOS reduziert, wobei der Widerstand der n--Schicht gemäß der Formel (2) reduziert wird.
Wie in Fig. 1 dargestellt ist, wird die Dicke t2 der n--Typ- Epitaxialschicht 3 auf eine Dicke t1(-t2 - t0) reduziert, wobei der Widerstand Repi der n--Typ-Epitaxialschicht 3 von a . ζ . t2 auf a . ζ . t1 gesenkt wird. Dies führt zu einer Reduktion des n--Widerstands Ron gemäß der Gleichung (1). Als Ergebnis wird der Durchlaßwiderstand Ron reduziert.
Obwohl die Durchbruchsspannung BVdss durch Erniedrigung des Durchlaßwiderstands Ron gesenkt wird, kann die Verminderung des Durchlaßwiderstands ohne ein Absenken der Durchbruchsspannung des gesamten Leistungs-IC gesenkt werden. Dabei ist vorausgesetzt, daß die Durchbruchsspannung BVdss nicht auf einen kleineren Wert als der der Durchbruchsspannung VCEO abgesenkt wird, welches die niedrigste Durchbruchsspannung der individuellen Bauelemente des IC ist.
In Fig. 2 ist eine Schnittansicht des VDMOS eines selbstisolierenden Leistungs-IC analog zu dem der Fig. 3 dargestellt. Die Ausführungsform gemäß Fig. 2 kann durch Hinzufügen der folgenden Verfahrensschritte zu dem Herstellungsverfahren des Beispiels aus Fig. 3 erzeugt werden.
Die n+-Typ-überdeckte Schicht 21 wird durch Photolithographie und Injektion von Phosphorionen erzeugt, bevor die n--Typ-Epitaxialschicht 3 auf dem n+-Typ-Substrat 2 aufwächst, wie es im folgenden detailliert beschrieben wird.
  • 1. Eine thermisch erzeugte Oxidationsschicht mit einer Dicke von einem um wird auf dem n+-Typ-Substrat 2 mit 0,01 Ωcm abgelagert. Durch Photolithographie und Ätzen mit Flußsäure wird ein Fenster in dem Bereich hergestellt, wo die n+-Typ- überdeckte Schicht 21 gebildet werden soll. Nach Injektion der Phosphorionen von 1 × 1015/cm2 bei 100 keV in das Fenster wird eine Wärmebehandlung bei 1100°C für zwei Stunden durchgeführt, wobei die Phosphorionen in das n+-Typ-Substrat 2 diffundieren. Die thermisch erzeugte Oxidationsschicht wird dann durch chemisches Ätzen mit Flußsäure entfernt.
  • 2. Die n--Typ-Epitaxialschicht 3 von 2,8 Ωcm mit einer Dicke von 11 µm wird durch Epitaxie abgelagert. Zu diesem Zeitpunkt werden die vorher durch Ioninjektion injizierten Phosphorionen in die n--Typ-Epitaxialschicht 3 eindiffundiert, so daß sich die n+-Typ-überdeckte Schicht 21 zu bilden beginnt. Die endgültige Dicke der n+-Typ-überdeckten Schicht 21 wird durch die aufgrund der in den folgenden Schritten durchgeführten Wärmebehandlung bestimmt.
  • 3. Eine isolierende Schicht mit einer Dicke von 1 µm wird durch thermische Oxidation bei 1100°C für drei Stunden gebildet. Unnötige Bereiche werden durch Photlithographie und Ätzen mit Flußsäure entfernt, wobei die feldisolierenden Schichten 4 gebildet werden.
  • 4. Durch eine Abdeckungsmaske, die durch Photolithographie erzeugt wurde, werden Borionen von 1 × 1013/cm2 bei 100 keV an der Stelle injiziert, wo eine P-Vertiefung gebildet werden soll. In ähnlicher Weise wird durch eine durch Photolithographie erzeugte Abdeckungsmaske Borionen von 1 × 1014/cm2 mit einer Energie von 100 keV an den Stellen injiziert, wo eine Source-Schicht 62 und eine Drain-Schicht 53 des PMOS 12 und eine Anodenschicht 55 der Diode 14 gebildet werden sollen. Nach Entfernen der Abdeckungsmaske wird eine Wärmebehandlung bei 1100°C für ungefähr vier Stunden durchgeführt, um die Source-Schicht 52 und Drain- Schicht 53 des PMOS 12, die P-Vertiefung 54 des NMOS 13 und die Anodenschicht 55 der Diode 14 zu bilden.
  • 5. Gate-Isolierungsschichten 6 von 500 Å werden durch thermische Oxidation gebildet.
  • 6. Nachdem eine polykristalline Siliziumschicht von ungefährt 1 µm auf der Gate-Isolierungsschicht 6 durch ein DVD-Verfahren aufgewachsen wurde, werden Phosphorionen mit 1 × 1016/cm2 mit einer Energie von 100 keV injiziert und eine Wärmebehandlung bei 1000°C für eine halbe Stunde durchgeführt, um dadurch durch Dotierung die n+-Typ- polykristallinen Siliziumregionen 71, 72 und 73 zu bilden. Unnötige Abschnitte des polykristallinen Siliziums werden durch Photolithographie und Plasmaätzen entfernt, so daß die entsprechenden Gate-Elektroden 71, 72 und 73 der VDMOS- Oberflächenstruktur 11, des PMOS 12 und des NMOS 13 gebildet werden.
  • 7. Borionen von 1,5 × 1013/cm2 werden mit einer Energie von 100 keV durch Verwendung einer Abdeckmaske injiziert. Die Abdeckmaske wird durch Photolithographie und die Gate- Elektrode 71 als Maske mit einem Muster versehen. Die Abdeckmaske wird dann entfernt und eine Wärmebehandlung bei 1100°C für vier Stunden durchgeführt, um die Kanalschichten 51 der VDMOS-Oberflächenstruktur 11 zu bilden.
  • 8. In ähnlicher Weise werden Arsenionen von 1 × 1016/cm2 mit einer Energie von 100 keV injiziert unter Verwendung einer Abdeckmaske, die durch Photolithographie, die Gate-Elektroden 71 und 73 und die feldisolierenden Schichten als Maske mit einem Muster versehen wird. Nach Entfernen der Abdeckmaske wird eine Wärmebehandlung bei 1000°C für eine halbe Stunde durchgeführt, um die Source-Schicht 81 der VDMOS-Oberflächenstruktur 11, die Source-Schicht 82 und Drain-Schicht 83 des NMOS 13 und die Kathodenschicht 84 der Diode 14 zu bilden.
  • 9. Phosphorglas (PSB) von 1 um wird durch ein CVD-Verfahren aufgewachsen und Fenster durch Ätzen mit Photolithographie und Ätzen mit Flußsäure gebildet, um eine Zwischenschicht- Isolierungsschicht 9 zu bilden.
  • 10. Nach Aufwachsen von Aluminium von 2 µm durch ein Sputter-Verfahren werden nicht gebrauchte Bereiche durch Photolithographie und reaktives Ionenätzen (reactive ion etching RIE) entfernt, um eine Source-Elektrode 101 der VDMOS-Oberflächenstruktur 11, eine Source-Elektrode 102 und Drain-Elektrode 103 des PMOS 12, Source-Elektrode 105 und Drain-Elektrode 104 des NMOS 13, Anoden-Elektrode 106 und Kathoden-Elektrode 107 der Diode 14 zu bilden.
  • 11. Titanium von 0,5 µm, Nickel von 0,5 µm und Gold von 0,5 µm werden durch eine Vakuumverdampfungsmethode auf der Unterseite dem n+-Typ-Substrat 2 aufgewachsen, um eine Drain- Elektrode 110 zu bilden.
In Tabelle 1 ist ein Vergleich zwischen dem erfindungsgemäßen Leistungs-IC entsprechend der Ausführungsform nach Fig. 2 und dem konventionellen Beispiel entsprechend Fig. 3 dargestellt. Wie der Tabelle 1 zu entnehmen ist, wird bei Schaltkreisen, von denen jeder eine Durchbruchsspannung von 18 V hat, im konventionallen Schaltkreis der Durchlaßwiderstand 5,5 mΩcm2, während in der Ausführungsform nach Fig. 2 der Durchlaßwiderstand um ungefähr 36% auf 3,5 mΩcm2 reduziert wird.
Tabelle 1
Im allgemeinen kann die Charakteristik der überdeckten Schicht in dem VDMOS entsprechend der niedrigsten Bauelementdurchbruchsspannung des IC variiert werden, um den Kompromiß zwischen dem Durchlaßwiderstand und der Durchbruchsspannung des IC zu verbessern. Die Charakteristik der überdeckten Schicht kann so ausgewählt werden, daß der VDMOS eine mit den anderen Bauelementen abgeglichene Durchbruchsspannung hat. Wie oben vorgeschlagen, wird daher der spezifische Widerstand der überdeckten Schicht direkt zur niedrigsten Bauteildurchbruchsspannung in Beziehung gesetzt und die Dicke der überdeckten Schicht wird umgekehrt proportional zu der niedrigsten Bauteildurchbruchsspannung ausgebildet. Der spezifische Widerstand der überdeckten Schicht ist umgekehrt proportional zum Dotierungsniveau der überdeckten Schicht.
Folglich kann in dem selbstisolierenden Leistungs-IC gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung der Durchlaßwiderstand des IC gesenkt werden, ohne die Durchbruchsspannung des IC zu erniedrigen.
Weitere Vorteile und Modifikationen sind bei Betrachtung der Erfindung offensichtlich. Die Erfindung ist daher nicht auf die spezifischen Details, den dargestellten Apparat und die ausgeführten und beschriebenen Beispiele beschränkt. Demgemäß sind Abweichungen in den Details möglich, ohne das erfindungsgemäße Konzept zu verlassen.

Claims (9)

1. Ein integrierter Schaltkreis mit:
einem Halbleitersubstrat (2) eines ersten Leitfähigkeitstyps mit einem ersten Dotierungsniveau und mit einer ersten und zweiten Oberfläche;
einer Substratelektrode (110) auf der ersten Oberfläche des Halbleitersubstrats (2);
einer Halbleiterepitaxialregion (3) des ersten Leitfähigkeitstyps auf der zweiten Oberfläche des Halbleitersubstrats (2) mit einem geringeren Dotierungsniveau als dem ersten Dotierungsniveau;
einem vertikalen MOS-Feldeffekttransistor (11) mit einer ersten Halbleiterregion (51) eines zweiten Leitfähigkeitstyps auf der Halbleiterepitaxialregion (3), mit einer zweiten Halbleiterregion (81) des ersten Leitfähigkeitstyps auf der ersten Halbleiterregion (51), mit einer Sourceelektrode (5), die mit der zweiten Halbleiterregion (81) verbunden ist und mit einer Gateelektrode (G), dadurch gekennzeichnet, daß zwischen dem Halbleitersubstrat (2) und der Halbleiterepitaxialregion (3) eine dritte Halbleiterregion (21) des ersten Leitfähigkeitstyps örtlich begrenzt im wesentlichen in einem Bereich des vertikalen MOS-Feldeffekttransistors (11) ausgebildet ist, und daß wenigstens ein Halbleiterbauelement (12, 13, 14) auf der Oberfläche der Halbleiterepitaxialregion (3) auf einer seitlich zu dem vertikalen MOS-Feldeffekttransistor (11) versetzten Fläche der Halbleiterepitaxialregion (3) angeordnet ist, wobei die dritte Halbleiterregion (21) die Durchbruchspannung zwischen der Elektrode des Halbleiterbauelements (12, 13, 14) und der Substratelektrode (110) auf der ersten Fläche des Halbleitersubstrats (2) unbeeinflußt läßt, wogegen der Durchlaßwiderstand des vertikalen MOS-Feldeffekttransistors (11) verringert wird.
2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Halbleiterregion (21) ein zweites Dotierungsniveau aufweist und die Halbleiterepitaxilaregion (3) ein gegenüber dem zweiten Dotierungsniveau geringeres Dotierungsniveau aufweist.
3. Integrierter Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Halbleiterregion (21) einen spezifischen Widerstand aufweist, so daß die Durchbruchspannung zwischen der Transistorelektrode (101) und der Substratelektrode (110) im wesentlichen gleich der Durchbruchspannung zwischen der Halbleiterbauelementelektrode und der Substratelektrode (110) ist.
4. Integrierter Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die dritte Halbleiterregion (21) ein Dotierungsniveau aufweist, das umgekehrt proportional zu der Durchbruchspannung zwischen der Halbleiterbauelementelektrode und der Substratelektrode (110) ist.
5. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, daß die dritte Halbleiterregion (21) ein Dotierungsniveau aufweist, so daß die Durchbruchspannung zwischen der Transistorelektrode (101) und der Substratelektrode (110) im wesentlichen gleich der Durchbruchspannung zwischen der Halbleiterbauelementelektrode und der Substratelektrode (110) ist.
6. Integrierter Schaltkreis nach den Ansprüchen 4 oder 5, dadurch gekennzeichnet, daß das Halbleiterbauelement eine Diode (14), einen PMOS (12) und einen NMOS (13) umfaßt.
7. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die dritte Halbleiterregion (21) eine Dicke aufweist, die umgekehrt proportional zu der Durchbruchspannung zwischen der Halbleiterbauelementelektrode und der Substratelektrode (110) ausgebildet ist.
8. Verfahren zur Bildung eines Halbleiterbauelements mit den folgenden Schritten:
Bilden einer thermischen Oxidationsschicht auf einem Substrat (2) eines ersten Leitfähigkeitstyps;
Bilden eines Fensters durch Photolithographie und Ätzen eines Bereichs in einem ausgewählten Gebiet;
Injizieren von Ionen durch das Fenster;
Wärmebehandlung zum Diffundieren der Ionen in das Substrat;
Entfernen der thermischen Oxidationsschicht;
Aufwachsen einer Epitaxialschicht (3) eines ersten Leitfähigkeitstyps durch Epitaxie, wobei die injizierten Ionen in die Epitaxialschicht (3) diffundieren und eine überdeckte Schicht (21) eines ersten Leitfähigkeitstyps in einem dem Fenster entsprechenden Gebiet erzeugen.
9. Verfahren zur Bildung eines Halbleiterbauelements mit den folgenden Schritten:
Bilden einer thermischen Oxidationsschicht mit einer Dicke von 1 µm auf einem n+-Typ-Substrat (2) von 0,01 Ωcm;
Bilden eines Fensters durch Photolithographie und Ätzen in einem ausgewählten Gebiet;
Injizieren von Phosphorionen durch das Fenster;
Entfernen der thermischen Oxidationsschicht;
Wärmebehandlung zur Diffusion der Phosphorionen in das n+-Typ-Substrat (2);
Aufwachsen einer n--Typ-Epitaxialschicht (3) von 2,8 Ωcm mit einer Dicke von 11 µm durch Epitaxie, wobei die injizierten Phosphorionen in die n--Typ-Epitaxialschicht (3) diffundieren und eine n+-Typ-überdeckte Schicht (21) in einem dem Fenster entsprechenden Gebiet bilden;
Vorbereiten einer Abdeckmaske;
Injizieren von Borionen durch die Abdeckmaske in Stellen, wo eine P-Vertiefung (51, 52, 53, 54, 55) gebildet werden soll;
Injizieren von Borionen durch die Abdeckmaske in Stellen, wo eine Sourceschicht (52) und eine Drainschicht (53) eines PMOS-Transistors (12) und eine Anodenschicht (54) einer Diode (14) gebildet werden;
Entfernen der Abdeckmaske;
Wärmebehandlung, um die Sourceschicht (52) und die Drainschicht (53) des PMOS-Transistors (12), die P-Vertiefung (54) des NMOS-Transistors (13) und die Anodenschicht (55) der Diode (14) zu bilden;
Bilden einer Gateisolierungsschicht (3) durch thermische Oxidation;
Aufwachsen einer polykristallinen Schicht (71, 72, 73) auf der Gateisolierungsschicht (6);
Injizieren von Ionen;
Wärmebehandlung bei 1000°C für eine halbe Stunde, um durch Dotieren die n+-Typ-polykristallinen Siliziumbereiche (71, 72, 73) zu bilden;
Entfernen von Abschnitten durch Photolithographie und Plasmaätzen, um eine Gateelektrode (71, 72, 73) eines VDMOS-Transistors (11), den PMOS-Transistor (12) und den NMOS-Transistor (13) zu bilden;
Injizieren von Borionen unter Verwendung einer durch Photolithographie mit einem Muster versehenen Abdeckmaske und der Elektrode (71) als Masken;
Entfernen der Abdeckmaske;
Wärmebehandlung bei 1100°C für vier Stunden, um die Kanalschicht (51) des VDMOS-Transistors (1) zu bilden;
Injizieren von Arsenionen unter Verwendung einer durch Photolithographie mit einem Muster versehenen Abdeckmaske, der Gateelektroden (71, 73) und der Feldisolierungsschicht (4);
Entfernen der Abdeckmaske;
Wärmebehandlung zur Bildung einer Sourceschicht (81) des VDMOS-Transistor (11), einer Sourceschicht (82) und einer Drainschicht (83) des NMOS-Transistor (13) und einer Kathodenschicht (84) der Diode (14).
DE4041050A 1989-12-25 1990-12-20 Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements Expired - Fee Related DE4041050C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33605189 1989-12-25
JP2258525A JPH03224272A (ja) 1989-12-25 1990-09-27 パワーｉｃ

Publications (2)

Publication Number Publication Date
DE4041050A1 DE4041050A1 (de) 1991-07-04
DE4041050C2 true DE4041050C2 (de) 1999-01-14

Family

ID=26543712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4041050A Expired - Fee Related DE4041050C2 (de) 1989-12-25 1990-12-20 Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US5053838A (de)
DE (1) DE4041050C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10002129A1 (de) * 2000-01-19 2001-08-02 Infineon Technologies Ag Vertikale DMOS-Transistoranordnung mit niedrigem Einschaltwiderstand
DE102008062921B4 (de) * 2007-12-27 2013-02-28 Infineon Technologies Austria Ag Leistungshalbleiter mit einer leicht dotierten Drift- und Pufferschicht

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151762A (en) * 1990-04-12 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, fabricating method thereof and flash control device using the semiconductor device
JPH0494576A (ja) * 1990-08-11 1992-03-26 Sharp Corp 縦型パワーｍｏｓ　ｆｅｔ
DE69128936T2 (de) * 1991-11-25 1998-07-16 Cons Ric Microelettronica Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten
JPH07326743A (ja) 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
JP3399119B2 (ja) 1994-11-10 2003-04-21 富士電機株式会社 半導体装置およびその製造方法
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5939752A (en) * 1995-12-12 1999-08-17 Siliconix Incorporated Low voltage MOSFET with low on-resistance and high breakdown voltage
EP0809297B1 (de) * 1996-05-14 1999-11-24 Mitsubishi Denki Kabushiki Kaisha Hochspannungshalbleiterbauelement mit Kontrollelement
US5874767A (en) * 1996-05-14 1999-02-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a lateral power device
JP2001077354A (ja) * 1999-08-31 2001-03-23 Miyazaki Oki Electric Co Ltd 縦型絶縁ゲート半導体装置
DE19955514A1 (de) * 1999-11-18 2001-05-23 Bosch Gmbh Robert Schaltungsanordnung zur Verpolsicherung von Halbleiterschaltungen
US6713351B2 (en) * 2001-03-28 2004-03-30 General Semiconductor, Inc. Double diffused field effect transistor having reduced on-resistance
US20040084320A1 (en) * 2002-10-30 2004-05-06 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
US7615822B1 (en) * 2002-12-23 2009-11-10 Volterra Semiconductor Corporation Diffused drain transistor
US9722041B2 (en) 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
KR102089048B1 (ko) 2014-02-10 2020-03-13 한국전자통신연구원 반도체 소자 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881107A (en) * 1987-07-03 1989-11-14 Nissan Motor Company, Ltd. IC device having a vertical MOSFET and an auxiliary component

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE El. Dev. Lett., Vol. 10, No. 3, March 1989, pp. 101-103 *
IEEE Tr. o. Cl. Dev. Vol. ED-33, No. 12, Dec. 1986pp. 1936-1939 *
IEEE Tr. o. Power El., Vol. PE-2, No. 3, July 1987pp. 194-206 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10002129A1 (de) * 2000-01-19 2001-08-02 Infineon Technologies Ag Vertikale DMOS-Transistoranordnung mit niedrigem Einschaltwiderstand
DE10002129B4 (de) * 2000-01-19 2006-10-26 Infineon Technologies Ag Vertikale DMOS-Transistoranordnung mit niedrigem Einschaltwiderstand
DE102008062921B4 (de) * 2007-12-27 2013-02-28 Infineon Technologies Austria Ag Leistungshalbleiter mit einer leicht dotierten Drift- und Pufferschicht

Also Published As

Publication number Publication date
DE4041050A1 (de) 1991-07-04
US5053838A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
DE4041050C2 (de) Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE3720156C2 (de)
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE69132570T2 (de) Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE19710487A1 (de) Halbleitervorrichtung
DE3856174T2 (de) Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69231832T2 (de) Halbleiteranordnung ausgerüstet mit einem Hochspannungs-MISFET
DE68928312T2 (de) Leistungshalbleitervorrichtung
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3883889T2 (de) Verfahren zur Herstellung lateraler Feld-Effekt-Transistoren mit isolierter Gate.
DE69511160T2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit DMOS-Transistor
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE112005001587T9 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee