DE4007896A1 - Verbindungshalbleiter-bauelement und verfahren zur herstellung eines derartigen bauelementes - Google Patents

Verbindungshalbleiter-bauelement und verfahren zur herstellung eines derartigen bauelementes

Info

Publication number
DE4007896A1
DE4007896A1 DE4007896A DE4007896A DE4007896A1 DE 4007896 A1 DE4007896 A1 DE 4007896A1 DE 4007896 A DE4007896 A DE 4007896A DE 4007896 A DE4007896 A DE 4007896A DE 4007896 A1 DE4007896 A1 DE 4007896A1
Authority
DE
Germany
Prior art keywords
layer
compound semiconductor
buffer layer
algaas
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4007896A
Other languages
English (en)
Inventor
Chun-Woo Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4007896A1 publication Critical patent/DE4007896A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Peptides Or Proteins (AREA)

Description

Die vorliegende Erfindung betrifft ein Verbindungshalbleiter- Bauelement gemäß dem Oberbegriff des Patentanspruches 1 sowie ein insbesondere die Herstellung von Verbindungshalbleiter-Bau­ elementen mit einer hohen Elektronenbeweglichkeit aufgrund ei­ ner Heteroübergangsstruktur gestattendes Herstellungsverfahren.
ln Verbindung mit der raschen Entwicklung hin zu einer Informa­ tions- und Kommunikationsgesellschaft ist in jüngster Zeit der Bedarf an Höchstgeschwindigkeitsrechnern, an sehr hohen Fre­ quenzen und an optischer Kommunikation noch mehr gewachsen. Da jedoch der Erfüllung dieses Bedarfs mit Bauelementen auf der früher üblichen Siliziumbasis Grenzen gesetzt sind, wurden intensive Untersuchungen über Verbindungshalbleiter mit guten Materialeigenschaften angestellt.
Hinsichtlich der Verbindungshalbleitermaterialien weist ein Bauelement auf der Basis des Verbindungshalbleiters GaAs verglichen mit den Eigenschaften von Silizium eine hohe Schalt­ geschwindigkeit, ein geringes Rauschen und einen geringen Ver­ brauch an elektrischer Energie auf und kann sehr hochfrequent betrieben werden. Dies ist der hohen Elektronenbeweglichkeit, der hohen Elektronengeschwindigkeit und der halbisolierenden Eigenschaft von GaAs zu verdanken.
In Anwendung dieser vorteilhaften Materialeigenschaften von GaAs herrscht dementsprechend eine rege Forschungstätigkeit zur Herstellung von rauscharmen, monolithischen integrierten Mikro­ wellenschaltkreisen und verlustleistungsarmen, superschnellen digitalen Schaltkreisen.
Hinsichtlich der Bauelemente dienen als Grundlage für einen Transistor mit einer hohen Elektronenbeweglichkeit (im folgen­ den HEMT), der rauscharm und mit hoher Frequenz und Geschwin­ digkeit betreibbar ist, die elektronenmodulierenden Eigenschaf­ ten eines Feldeffekttransistors. Im besonderen weist der HEMT eine Struktur auf, bei der nacheinander eine n⁻-GaAs-Schicht, eine AlGaAs-Schicht und eine n⁺-AlGaAs-Schicht jeweils in Ge­ stalt einer dünnen Schicht aufgewachsen werden. Die zum Ladungs­ transport beitragenden Elektronen werden durch die n⁺-AlGaAs- Schicht generiert und sind nicht an ein ionisiertes Donatoratom oder eine Fehlstelle gebunden, sondern werden vom Einfluß des elektrischen Feldes getrieben, welches durch die Bildung einer hohen Elektronenkonzentration zwischen der n⁻-GaAs-Puffer­ schicht und der AlGaAs-Trennschicht entsteht. Üblicherweise wird Silizium als Dotiermaterial für die n⁺-AlGaAs-Injektions­ schicht benutzt. Die Rauscharmut und Hochfrequenzfähigkeit eines HEMT werden mit wachsender Transistorsteilheit weiter verbessert. Weil die Steilheit mit fallendem Innenwiderstand ansteigt, ist es wichtig, diesen zu reduzieren.
Fig. 1 ist ein Querschnitt, der die prinzipielle Struktur eines HEMT darstellt.
In Fig. 1 ist auf der gesamten Oberseite eines halbisolierenden GaAs-Substrats (1) eine n⁻-GaAs-Pufferschicht (2), eine AlGaAs- Trennschicht (3) und eine n⁺-AlGaAs- Schicht (4) aufgebracht. Eine Gatterelektrode (8) ist in einem vorbestimmten Bereich auf der freigelegten Oberfläche der n⁺-AlGaAs-Injektionsschicht (4) ausgebildet. Weiterhin sind eine Quellen- und eine Senken­ elektrode (6, 7) auf eine zwischenliegende n⁺-GaAs-Deckschicht (5) aufgebracht, die sich mit Ausnahme des für das Gatter vor­ gesehenen Bereiches an der Oberseite der n⁺-AlGaAs-Injektions­ schicht (4) befindet. Die Quellen- und die Senkenelektrode (6, 7) bilden mit der n⁺-GaAs-Deckschicht (5) einen Ohmschen Kontakt, und die n⁺-AlGaAs-Injektionsschicht (4) erzeugt zweidimensional bewegliche Elektronen. Desweiteren ist die AlGaAs-Trennschicht (3) für die Erhöhung der zweidimensionalen Beweglichkeit der von der n⁺-AlGaAs-Injektionsschicht (4) erzeugten Elektronen von Bedeutung, und die n⁻-GaAs-Puffer­ schicht (2) dient als aktivierende Schicht, in welcher sich die Elektronen eingeschränkt durch den mit den Grenzflächen gebil­ deten Potentialtopf zweidimensional bewegen.
Die Eigenschaften hinsichtlich Rauscharmut und Hochfrequenz­ tauglichkeit sind bei dem in Fig. 1 gezeigten, üblichen HEMT jedoch aufgrund eines Innenwiderstands noch immer unbefriedi­ gend, welcher sich aus Sperrschichtwiderständen zwischen der n⁺-AlGaAs-Injektionsschicht (4), der AlGaAs-Trennschicht (3) und der n⁻-GaAs-Pufferschicht (2) sowie den Widerständen der AlGaAs-Trennschicht (3) und der n⁺-AlGaAs-Injektionsschicht (4) selbst zusammensetzt.
Wegen dieser Schwierigkeit ist es bekannt, zur Verringerung des Innenwiderstandes einen ionenimplantierten HEMT vorzusehen. Die Fig. 2 ist ein Querschnitt, der die Struktur eines bekannten durch Ionenimplantation hergestellten HEMT zeigt.
Die Struktur in Fig. 2 entsteht durch Hinzufügen eines ionenim­ plantierten Bereiches (9) zu der Struktur in Fig. 1, während die ansonsten identische Zusammensetzung und Gestaltung durch gleiche Bezugszeichen verdeutlicht ist. Eine Herstellungsmetho­ de dieses HEMT ist nachfolgend kurz erläutert.
Durch Molekularstrahlepitaxie (im folgenden MBE abgekürzt) oder metallorganische Gasphasenabscheidung (nachfolgend MOCVD abge­ kürzt) werden auf der Oberseite eines halbisolierenden GaAs- Substrats (1) nacheinander die n⁻-GaAs-Pufferschicht (2), die AlGaAs-Trennschicht (3), die n⁺-AlGaAs-Injektionsschicht (4) und die n⁺-GaAs-Deckschicht (5) aufgebracht. Als nächstes werden Fremdatome, wie z. B. Siliziumatome, im Gebiet außerhalb des Gatterbereiches und in einer einen Teil der Pufferschicht (2) erfassenden Tiefe ionenimplantiert. Durch einen anschließen­ den Temperprozeß entsteht der ionenimplantierte Bereich (9). Danach werden auf der Oberseite der n⁺-GaAs-Deckschicht (5) die Quellen- und die Senkenelektrode (6, 7) aufgebracht. Nach diesem Prozeß wird schließlich die n⁺-GaAs-Deckschicht (5) in dem vorbestimmten Bereich, in den sich der ionenimplantierte Bereich (9) nicht erstreckt, fotolithographisch entfernt und auf dem so freigelegten Teil der n⁺-AlGaAs-Injektionsschicht (4) die Gatterelektrode (8) aufgebracht.
Durch die Bildung des ionenimplantierten Bereiches in einem Teil der n⁻-GaAs-Deckschicht, der n⁺-AlGaAs-Injektionsschicht, der AlGaAs-Trennschicht und des unterhalb der Deckschicht lie­ genden Teils der n⁻-GaAs-Pufferschicht verringert sich der In­ nenwiderstand eines wie oben beschrieben ausgebildeten HEMT.
Der oben beschriebene HEMT hat jedoch noch immer ungenügende Eigenschaften hinsichtlich der Rauscharmut und der Hochfre­ quenztauglichkeit, weil durch den Temperprozeß zur Erzeugung des ionenimplantierten Bereiches ionisierte Donatoratome aus der n⁺-AlGaAs-Injektionsschicht in die zweidimensionale Elek­ tronenschicht mit hoher Elektronenkonzentration zwischen der AlGaAs-Trennschicht und der n⁻-GaAs-Pufferschicht eindiffundie­ ren und so die Elektronenbeweglichkeit herabsetzen.
Aufgabe der vorliegenden Erfindung ist es, ein Verbindungshalb­ leiter-Bauelement mit einer neuartigen Struktur zu schaffen, bei welchem der Innenwiderstand verringert ist.
Zur Lösung der Aufgabe sieht die Erfindung ein Verbindungshalb­ leiter-Bauelement vor, dessen Aufbau durch folgende Elemente gekennzeichnet ist:
ein halbisolierendes Verbindungshalbleiter-Substrat,
eine darauf aufgebrachte Pufferschicht mit einem bestimmten Ladungsträgertyp aus mit dem Substrat identischem Verbindungs­ halbleitermaterial,
einen ersten und zweiten Abschnitt einer Deckschicht auf der Pufferschicht mit demselben Ladungsträgertyp und aus einem identischen Verbindungshalbleitermaterial wie die Puffer­ schicht, welche durch einen definierten Abstand voneinander getrennt sind,
eine erste und eine zweite Elektrode, die jeweils einen Ohmschen Kontakt mit dem ersten bzw. dem zweiten Abschnitt der Deckschicht bilden,
eine Trennschicht aus einem von der Pufferschicht verschiedenen Verbindungshalbleitermaterial, welche auf der Pufferschicht zwischen dem ersten und dem zweiten Abschnitt der Deckschicht angebracht ist,
eine auf die Trennschicht aufgebrachte Injektionsschicht mit dem Ladungsträgertyp der Pufferschicht und aus dem Verbindungs­ halbleitermaterial der Trennschicht und
eine Steuerelektrode auf der Injektionsschicht und mit letzterer einen Schottky-Kontakt bildend.
Weiterhin sieht die Erfindung ein Herstellungsverfahren für ein Verbindungshalbleiter-Bauelement vor, in welchem sich aufgrund der unterschiedlichen Elektronenaffinitäten in diesen Materia­ lien an der Grenzfläche voneinander verschiedener Arten von Verbindungshalbleiterschichten eine zweidimensionale Elektro­ nenschicht in einem Grenzflächen-Potentialtopf ausbildet, das folgende Verfahrensschritte enthält:
Aufbringen einer epitaktischen Pufferschicht auf ein halbiso­ lierendes Verbindungshalbleitersubstrat aus dem Verbindungs­ halbleitermaterial des Substrats;
Aufbringen einer epitaktischen Trennschicht und einer epitak­ tischen Injektionschicht mit einem bestimmten Ladungsträgertyp auf die Pufferschicht, beide aus einem anderen Verbindungshalb­ leitermaterial bestehend als die Pufferschicht;
Abätzen von Bereichen der Trennschicht und der Injektions­ schicht und Anätzen der Pufferschicht, um eine Mesa-Struktur (erhöhte Struktur) zu schaffen;
Aufbringen einer epitaktischen Deckschicht mit dem Ladungs­ trägertyp der Injektionsschicht aus dem Verbindungshalbleiter­ material der Pufferschicht auf die Mesa-Struktur und den freigelegten Teil der Pufferschicht;
Aufbringen einer ersten und zweiten Elektrode auf die links und rechts der Mesa-Struktur befindlichen Abschnitte der Deck­ schicht;
Partielles Abätzen der Deckschicht zur Schaffung eines Fensters zur Freilegung der Oberseite der Mesa-Struktur und
Bilden einer gegenüber der Deckschicht isolierten Steuer­ elektrode auf der freigelegten Injektionsschicht innerhalb des Fensters.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Unteransprüchen und der nachfolgenden Beschreibung eines in den Zeichnungen dargestellten, bevorzugten Ausführungsbeispiels der Erfindung.
Fig. 1 ist ein Querschnitt eines bislang üblichen, in der Beschreibungseinleitung abgehandelten GaAs-HEMT,
Fig. 2 ein Querschnitt eines ebenfalls in der Beschreibungs­ einleitung abgehandelten, durch die bekannte Ionenim­ plantation hergestellten GaAs-HEMT,
Fig. 3 ein Querschnitt eines erfindungsgemäßen GaAs-HEMT, und
Fig. 4A bis 4C sind Querschnitte, die den GaAs-HEMT der Fig. 3 in verschiedenen Herstellungsstufen darstellen.
Der in Fig. 3 im Querschnitt dargestellte, erfindungsgemäße HEMT beinhaltet ein halbisolierendes GaAs-Trägersubstrat (11), auf das eine n⁻-GaAs-Pufferschicht (13) epitaktisch aufgewachsen ist. Die n⁻-GaAs-Pufferschicht (13) bildet eine Mesa-Struktur, indem sie in einem vorbestimmten Bereich erhöht ist. Auf die Oberseite des erhöhten Teils der n⁻-GaAs-Pufferschicht (13) sind eine AlGaAs-Trennschicht (15) und eine n⁺-AlGaAs-Injek­ tionsschicht (17) epitaktisch aufgewachsen. Links und rechts der Mesa-Struktur der Pufferschicht (13) ist eine zweiteilige n⁺-GaAs-Deckschicht (19) gebildet. Zusätzlich ist die zwei­ teilige n⁺-GaAs-Deckschicht (19) auf jeder Seite in Kontakt mit der n⁺-AlGaAs-Injektionsschicht (17). Eine erste und eine zweite Elektrode, nämlich eine Quellen- und eine Senkenelek­ trode (21, 23) sind unter Bildung von Ohmschen Kontakten auf den jeweils zugeordneten Teil der n⁺-GaAs-Deckschicht aufgebracht. Schließlich ist auf die freigelegte Oberfläche der n⁺-AlGaAs-Injektionsschicht (17) eine Steuerelektrode, nämlich eine Gatterelektrode (25) aufgebracht, welche mit der Injek­ tionsschicht einen Schottky-Kontakt bildet.
Wenn an die Gatterelektrode (25) des HEMT mit der oben be­ schriebenen Struktur eine Spannung angelegt wird, werden Dona­ toratome aus der n⁺-AlGaAs-Injektionsschicht (17) ionisiert, so daß zweidimensional bewegliche Elektronen erzeugt werden. Letztere bilden eine zweidimensionale Elektronenschicht mit hoher Konzentration an der Grenzfläche von AlGaAs-Trennschicht (15) und n⁻-GaAs-Pufferschicht (13). Dadurch bewegen sich beim Anlegen einer Spannungsdifferenz zwischen die Quellenelektrode (21) und die Senkenelektrode (23) die zweidimensional beweg­ lichen Elektronen mit hoher Geschwindigkeit durch den an der Oberseite der n⁻-GaAs-Pufferschicht (13) gebildeten Kanal, ohne von Dotieratomen gestreut zu werden.
Da die n⁺-AlGaAs-Injektionsschicht (17) und die AlGaAs-Trenn­ schicht (15) auf den Bereich des Gatters beschränkt sind, ist es möglich, daß die an der Unterseite von Quellen- und Senken­ elektrode (21, 23) befindliche n⁺-GaAs-Deckschicht (19) direkt in Kontakt mit der zweidimensionalen Elektronenschicht gelangt. Dadurch entfallen sowohl die Sperrschichtwiderstände, die beim bekannten Stand der Technik (siehe Fig. 1 und 2) aufgrund von Leitungsbanddiskontinuitäten zwischen der n⁺-AlGaAs-Injektions­ schicht, der AlGaAs-Trennschicht und der n⁻-GaAs-Pufferschicht entstehen, als auch die Leitungswiderstände der n⁺-AlGaAs- Injektionsschicht und der AlGaAs-Trennschicht selbst, so daß der Innenwiderstand des Bauelements reduziert wird. Dadurch wird die Schwellenspannung erniedrigt und somit die Steilheit des HEMT verbessert.
Die Fig. 4A bis 4C zeigen verschiedene Stufen eines Herstel­ lungsprozesses für das Bauelement der Fig. 3 im Querschnitt.
Um die Prozeßstufe der Fig. 4A zu erreichen, wird mit dem MBE- oder MOCVD-Verfahren auf das halbisolierende GaAs-Substrat (11) nacheinander eine n⁻-GaAs-Schicht (13) mit einer Konzentration an Dotieratomen von weniger als 1×1014/cm3 und einer Dicke von 0,5 bis 2µm, eine AlGaAs-Schicht mit einer Dicke von 3 bis 10 nm und eine n⁺-AlGaAs-Schicht (17) mit einer Konzentration von Dotieratomen von 1×1018 bis 3×1018/cm3 und einer Dicke von 30 bis 50 nm aufgewachsen. Als Dotiermaterial wird Silizium verwendet.
Um im vorbestimmten Bereich ein Mesa-Muster zu schaffen, wird die n⁺-AlGaAs-Injektionsschicht (17) und die AlGaAs-Trenn­ schicht (15) durch entsprechendes Ätzen der n⁺-AlGaAs-Schicht und der AlGaAs-Schicht mittels üblicher Fotolithografie herge­ stellt. Das Ätzen kann als Trocken- oder Naßätzverfahren durchgeführt werden. Auch die n⁻-GaAs-Schicht wird in einer bestimmten Dicke angeätzt und so die n-GaAs-Pufferschicht (13) gebildet. Indem die Pufferschicht (13) an der Unterseite der AlGaAs-Trennschicht (15) erhöht ausgebildet ist, ist auf einfache Weise die Erzeugung eines Strompfads zwischen Quelle und Senke möglich.
Zum Erreichen des Verfahrensstandes der Fig. 4B wird auf die freigelegte n⁻-GaAs-Pufferschicht (13) und die n⁺-AlGaAs- Injektionsschicht (17) durch das obige MBE- oder MOCVD-Ver­ fahren eine n⁺-GaAs-Schicht in einer Dicke von ca. 3µm aufge­ bracht, deren Oberfläche planiert werden kann. Danach wird durch einen Lift-off Prozeß eine Quellen- und eine Senkenelektrode (21, 23) auf der Oberseite der n⁺-GaAs-Schicht mit Ausnahme des Bereiches oberhalb der n⁺-AlGaAs-Injektions­ schicht (17) geschaffen. Die Quellen- und die Senkenelektrode (21, 23) bestehen aus einem für ein Ohmsches Verhalten geeigne­ ten Metall, wie z. B. AuGe/Ni/Au. Im weiteren wird ein Fenster (24) geschaffen, indem die n⁺-GaAs-Schicht über der n⁺-AlGaAs- Injektionsschicht (17) fotolithographisch entfernt wird. Dadurch entsteht auf der n⁺-GaAs-Schicht die zweiteilige n⁺-GaAs-Deckschicht (19) jeweils an der Oberseite der n⁻-GaAs- Pufferschicht (13) .
Durch anschließendes Bilden einer Gatterelektrode (25) auf der freigelegten n⁺-AlGaAs-Injektionsschicht (17) entsteht die in Fig. 4C gezeigte Struktur. Die Gatterelektrode (25) besteht aus einem für Schottky-Verhalten geeigneten Metall, wie z. B. Ti/Pt/Au.
Da, wie oben beschrieben, die n⁺- AlGaAs-Injektionsschicht und die AlGaAs-Trennschicht lediglich im Bereich des Gatters und die n⁺-GaAs-Deckschicht auf der n⁻-GaAs-Pufferschicht im Bereich der Quelle und der Senke gebildet sind, so daß durch direktes Inkontakttreten der Deckschicht mit einer zweidimen­ sionalen Elektronenschicht an der Oberseite der Pufferschicht der Innenwiderstand des Bauteils verringert ist, verbessern sich die Rauscharmut- und Hochfrequenzeigenschaften eines HEMT.

Claims (9)

1. Verbindungshalbleiter-Bauelement mit
einem halbisolierenden Verbindungshalbleiter-Substrat und
einer darauf aufgebrachten Pufferschicht mit einem bestimmten Ladungsträgertyp aus mit dem Substrat identischem Verbindungs­ halbleitermaterial, gekennzeichnet durch
einen ersten und zweiten Abschnitt einer Deckschicht (19) auf der Pufferschicht (13) mit demselben Ladungsträgertyp und aus einem identischen Verbindungshalbleitermaterial wie die Puffer­ schicht, welche durch einen definierten Abstand voneinander ge­ trennt sind,
eine erste und eine zweite Elektrode (21, 23), die jeweils einen Ohmschen Kontakt mit dem ersten bzw. dem zweiten Ab­ schnitt der Deckschicht (19) bilden,
eine Trennschicht (15) aus einem von der Pufferschicht (13) verschiedenen Verbindungshalbleitermaterial, welche auf der Pufferschicht (13) zwischen dem ersten und dem zweiten Ab­ schnitt der Deckschicht (19) angebracht ist,
eine auf die Trennschicht (15) aufgebrachte Injektionsschicht (17) mit dem Ladungsträgertyp der Pufferschicht (13) und aus dem Verbindungshalbleitermaterial der Trennschicht (15) und
eine Steuerelektrode auf der Injektionsschicht (17), welche mit der Schicht (17) einen Schottky-Kontakt bildet.
2. Verbindungshalbleiter-Bauelement nach Anspruch 1, ge­ kennzeichnet durch ein GaAs-Verbindungshalbleiter-Substrat (11) und eine AlGaAs-Verbindungshalbleiter-Trennschicht (15).
3. Verbindungshalbleiter-Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ladungsträgertyp von Puffer-, Deck- und Injektionsschicht ein n-Typ ist.
4. Verbindungshalbleiter-Bauelement nach einem der Ansprü­ che 1 bis 3, dadurch gekennzeichnet, daß die Trennschicht (15) und die Injektionsschicht (17) auf der Pufferschicht (13) in einer Mesa-Struktur ausgebildet sind.
5. Verbindungshalbleiter-Bauelement nach Anspruch 4, da­ durch gekennzeichnet, daß die beiden Abschnitte der Deckschicht (19) die Flanken der Mesa-Struktur bedecken.
6. Verfahren zur Herstellung eines Verbindungshalbleiter- Bauelements mit einer zweidimensionalen Elektronenschicht in einem Grenzflächen-Potentialtopf aufgrund unterschiedlicher Elektronenaffinitäten der Materialien an den Grenzflächen von­ einander verschiedener Arten von Verbindungshalbleiterschich­ ten mit folgenden Verfahrensschritten:
Aufbringen einer epitaktischen Pufferschicht (13) auf ein halb­ isolierendes Verbindungshalbleiter-Substrat (11) aus dem Verbindungshalbleitermaterial des Substrats (11);
Aufbringen einer epitaktischen Trennschicht (15) und einer epi­ taktischen Injektionsschicht (17) mit einem bestimmten Ladungs­ trägertyp auf die Pufferschicht (13), beide aus einem anderen Verbindungshalbleitermaterial bestehend als die Pufferschicht (13);
Abätzen von Bereichen der Trennschicht (15) und der Injektions­ schicht (17) und Anätzen der Pufferschicht (13) zur Bildung einer Mesa-Struktur;
Aufbringen einer epitaktischen Deckschicht (19) mit dem La­ dungsträgertyp der Injektionsschicht (17) aus dem Verbindungs­ halbleitermaterial der Pufferschicht (13) auf die Mesa-Struktur und den freigelegten Teil der Pufferschicht (13);
Aufbringen einer ersten und zweiten Elektrode (21, 23) auf die links und rechts der Mesa-Struktur befindlichen Abschnitte der Deckschicht (19);
Partielles Abätzen der Deckschicht (19) zur Schaffung eines Fensters (24) zur Freilegung der Oberseite der Mesa-Struktur und
Bilden einer gegenüber der Deckschicht (19) isolierten Steuer­ elektrode (25) auf der freigelegten Injektionsschicht (17) in­ nerhalb des Fensters (24).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zur Substratherstellung der Verbindungshalbleiter GaAs und zur Herstellung der Trennschicht der Verbindungshalbleiter AlGaAs verwendet wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeich­ net, daß ein n-Leitfähigkeitstyp verwendet wird.
9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch ge­ kennzeichnet, daß die Mesa-Struktur durch einen Trocken- oder einen Naßätzprozeß hergestellt wird.
DE4007896A 1989-12-31 1990-03-13 Verbindungshalbleiter-bauelement und verfahren zur herstellung eines derartigen bauelementes Withdrawn DE4007896A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020733A KR910013568A (ko) 1989-12-31 1989-12-31 화합물 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE4007896A1 true DE4007896A1 (de) 1991-07-11

Family

ID=19294785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4007896A Withdrawn DE4007896A1 (de) 1989-12-31 1990-03-13 Verbindungshalbleiter-bauelement und verfahren zur herstellung eines derartigen bauelementes

Country Status (5)

Country Link
JP (1) JPH03211839A (de)
KR (1) KR910013568A (de)
DE (1) DE4007896A1 (de)
FR (1) FR2656740A1 (de)
GB (1) GB2239557A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444328A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5609055B2 (ja) * 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
JP6690320B2 (ja) * 2016-03-11 2020-04-28 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US11515410B2 (en) * 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3279795D1 (en) * 1981-04-23 1989-08-03 Fujitsu Ltd High electron mobility semiconductor device
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
NL8500218A (nl) * 1985-01-28 1986-08-18 Philips Nv Halfgeleiderinrichting met tweedimensionaal ladingsdragergas.
JPS62204578A (ja) * 1986-03-04 1987-09-09 Nec Corp 電界効果トランジスタの製造方法
JPS62209865A (ja) * 1986-03-10 1987-09-16 Nec Corp 半導体装置の製造方法
JPS62232170A (ja) * 1986-04-02 1987-10-12 Matsushita Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS63308965A (ja) * 1987-06-11 1988-12-16 Toshiba Corp ヘテロ接合電界効果トランジスタ
JP2559412B2 (ja) * 1987-06-22 1996-12-04 株式会社日立製作所 半導体装置
JP2541228B2 (ja) * 1987-07-31 1996-10-09 ソニー株式会社 高電子移動度トランジスタ

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GaAs FET Pinciples and Technology, J. V. DiLorenzo1982, Beli Telephone Lab. Inc. pp. 178-179 *
IEEE El. Dev. Lett., Vol. 10, No. 12, Dec. 1989, pp. 580-582 *
IEEE J. of Quant. El., Vol. QE-22, No. 9, Sept. 1986, pp 1845-1852 *
IEEE Trans. o. El. Dev. Vol. 36, No. 10, Oct. 1989, pp. 2204-2216 *

Also Published As

Publication number Publication date
GB2239557A (en) 1991-07-03
FR2656740A1 (fr) 1991-07-05
GB9005732D0 (en) 1990-05-09
JPH03211839A (ja) 1991-09-17
KR910013568A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69202554T2 (de) Tunneltransistor und dessen Herstellungsverfahren.
EP0228516B1 (de) Modulationsdotierter Feldeffekttransistor
DE3884292T2 (de) Bipolarer Transistor mit Heteroübergang.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE3602652C2 (de) Feldeffekttransistor mit Heteroübergang
DE19857356A1 (de) Heteroübergangs-Bipolartransistor
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE3526826C2 (de)
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE3736693C2 (de) Bipolarer Transistor mit Heteroübergang
EP0307850B1 (de) Si/SiGe-Halbleiterkörper
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE3936507A1 (de) Selbstjustierter, planarer bipolartransistor mit heterouebergang und verfahren zur herstellung desselben
DE3686047T2 (de) Monolithische halbleiterstruktur bestehend aus einem laser und einem feldeffekttransistor und deren herstellungsverfahren.
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE3528562C2 (de)
DE4007896A1 (de) Verbindungshalbleiter-bauelement und verfahren zur herstellung eines derartigen bauelementes
DE3880443T2 (de) Feldeffekttransistor.
DE3940200C2 (de) Verfahren zum Herstellen eines GaAs-FETs
DE69031516T2 (de) Quantendraht-Feldeffekttransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee