DE3602652C2 - Feldeffekttransistor mit Heteroübergang - Google Patents

Feldeffekttransistor mit Heteroübergang

Info

Publication number
DE3602652C2
DE3602652C2 DE3602652A DE3602652A DE3602652C2 DE 3602652 C2 DE3602652 C2 DE 3602652C2 DE 3602652 A DE3602652 A DE 3602652A DE 3602652 A DE3602652 A DE 3602652A DE 3602652 C2 DE3602652 C2 DE 3602652C2
Authority
DE
Germany
Prior art keywords
layer
heterojunction
electron gas
dimensional electron
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3602652A
Other languages
English (en)
Other versions
DE3602652A1 (de
Inventor
Hidemi Takakuwa
Yoji Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3602652A1 publication Critical patent/DE3602652A1/de
Application granted granted Critical
Publication of DE3602652C2 publication Critical patent/DE3602652C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft einen Feldeffekttransistor mit Heteroübergang gemäß dem Oberbegriff des Patentanspruchs 1.
In der Fig. 1 ist ein konventioneller Transistor mit hoher Elektronenbeweglichkeit dargestellt, der nach­ folgend als HEMT bezeichnet werden soll (High Electron Mobility Transistor). Im HEMT nach Fig. 1 sind eine undotierte GaAs-Schicht 2 und eine AlxGa1-xAs-Schicht 3 vom n-Typ der Reihe nach auf ein halbisolierendes GaAs-Substrat 1 aufgebracht, zum Beispiel durch einen epitaktischen Wachstumsvorgang. Auf der AlxGa1-xAs-Schicht 3 vom n-Typ sind eine Schottky-Gate-Elektrode 4, eine Source-Elektrode 5 und eine Drain-Elektrode 6 gebildet. Die Source-Elektrode 5 und die Drain-Elektrode 6 reichen durch die AlxGa1-xAs-Schicht 3 vom n-Typ bis zur GaAs-Schicht 2 hindurch.
Im HEMT nach Fig. 1 befindet sich ein Heteroübergang 7 zwischen der AlxGa1-xAs-Schicht 3 vom n-Typ und der GaAs-Schicht 2. In einem Bereich der GaAs-Schicht 2 benachbart zum Heteroübergang 7 liegt eine zwei­ dimensionale Elektronengasschicht 8. Anhand des in Fig. 2 dargestellten Energiebanddiagramms läßt sich die Situation genauer darstellen. Wie zu erkennen ist, liegt eine wenigstens annähernd invertierte dreieck­ förmige Potentialmulde an einer Leitungsbandkante Ec im Bereich der GaAs-Schicht 2 benachbart zum Heteroüber­ gang 7. Elektronen, die von der AlxGa1-xAs-Schicht 3 vom n-Typ zur GaAs-Schicht 2 aufgrund einer Energie­ differenz an der Leitungsbandkante Ec zwischen der AlxGa1-xAs-Schicht 3 vom n-Typ und der GaAs-Schicht 2 wandern, werden in dieser Potentialmulde gesammelt, so daß dadurch die zweidimensionale Elektronengasschicht 8 gebildet wird. Eine Stufe ΔEc der Leitungsbandkante Ec an der Grenzfläche des Heteroüberganges 7 beträgt etwa 0,3 eV, wenn bei einer Al-Zusammensetzung das Verhältnis x = 0,3 ist.
Ein Ga0.47In0.53As/Al0.48In0.52As-Feldeffekt-Transistor mit einer Bandstruktur nach Fig. 2 ist aus IEEE El. Dev. Let., Vol. EDL-3, No. 8, August 1982, Seite 205 f bekannt.
Der HEMT nach Fig. 1 wird abgekürzt als Vorwärts-HEMT bezeichnet. Zusätzlich zu diesem HEMT-Typ ist ein soge­ nannter Rückwärts-HEMT bekannt, dessen Energieband­ diagramm in Fig. 3 dargestellt ist, und bei dem die Reihenfolge der GaAs-Schicht 2 und der AlxGa1-xAs-Schicht 3 vom n-Typ gegenüber dem zuerst genannten HEMT vertauscht ist. Um die Konzentration ns der zweidimensionalen Elektronengasschicht 8 zu erhöhen, wurden an beiden Seiten einer GaAs-Schicht AlxGa1-xAs-Schichten vom n-Typ gebildet, um einen sogenannten Doppelheteroübergang-Feldeffekt­ transistor zu erhalten, dessen Energiebanddiagramm in Fig. 4 dargestellt ist. Dieser Doppelheteroübergang-FET stellt praktisch eine Kombination von Vorwärts- und Rückwärts-HEMTs mit einer gemeinsamen GaAs-Schicht dar.
Der oben erwähnte Vorwärts-HEMT, der Rückwärts-HEMT und der Doppelheteroübergang-FET besitzen insofern Ge­ meinsamkeiten, als Stromwege jeweils parallel zur Substratoberfläche verlaufen. Ferner weisen sie alle eine hohe Elektronenbeweglichkeit im Bereich der zwei­ dimensionalen Elektronengasschichten auf, die inner­ halb der GaAs-Schichten benachbart zu einem Hetero­ übergang liegen.
Der oben genannte Vorwärts-HEMT, der Rückwärts-HEMT und der Doppelheteroübergang-FET weisen jedoch den auch beim konventionellen GaAs-FET vorhandenen Nachteil auf, daß die planaren Musterstrukturen nur relativ ungenau hergestellt werden können. Aufgrund dieses Problems können ihre Gate-Längen nicht über eine bestimmte Grenze hinaus gekürzt werden. Hinzu kommt, daß konventionelle HEMTs eine begrenzte Stromdichte aufweisen, durch die ihre Einsatzmöglichkeiten beschränkt sind.
Der Erfindung liegt die Aufgabe zugrunde, einen Feld­ effekttransistor mit Heteroübergang zu schaffen, dessen wirksame Gate-Länge in einfacher Weise auf sehr kurze Werte einge­ stellt werden kann, und der darüber hinaus im Vergleich zu konventionellen Transistoren der genannten Art eine erhöhte Stromdichte aufweist.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Feldeffekttransistor nach der Erfindung mit Hetero­ übergang zeichnet sich dadurch aus, daß
  • - eine erste, eine zweite und eine dritte Halbleiter­ schicht, die der Reihe nach aufeinanderliegend angeordnet sind,
  • - ein erster Heteroübergang zwischen der ersten und der zweiten Halbleiterschicht,
  • - ein zweiter Heteroübergang zwischen der zweiten und der dritten Halbleiterschicht,
  • - eine erste zweidimensionale Elektronengasschicht innerhalb der zweiten Halbleiterschicht benachbart zum ersten Heteroübergang,
  • - eine zweite zweidimensionale Elektronengasschicht innerhalb der zweiten Halbleiterschicht benachbart zum zweiten Heteroübergang,
  • - eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode auf einer der ersten und dritten Halb­ leiterschichten vorhanden sind, daß
  • - die erste zweidimensionale Elektronengasschicht sich von einem mit der Gate-Elektrode übereinstimmenden Bereich zur Drain-Elektrode erstreckt und mit einem Ende praktisch mit der Drain-Elektrode verbunden ist,
  • - die zweite zweidimensionale Elektronengasschicht sich von einem mit der Gate-Elektrode übereinstimmenden Bereich zur Source-Elektrode erstreckt und mit einem Ende praktisch mit der Source-Elektrode verbunden ist, und daß
  • - die Anzahl der Elektronen, die zwischen der ersten und zweiten zweidimensionalen Elektronengasschicht in einem mit der Gate-Elektrode übereinstimmenden Bereich der zweiten Halbleiterschicht wandern, durch eine an die Gate-Elektrode anlegbare Spannung zur Steuerung eines Stromes zwischen der Source-Elektrode und der Drain-Elektrode modulierbar ist.
Bei diesem Aufbau wird die effektive Gate-Länge durch die Dicke der zweiten Halbleiterschicht definiert. Daher kann durch genaue Einstellung der Dicke der zweiten Halb­ leiterschicht die Gate-Länge leicht verkürzt werden. Darüber hinaus wird eine im Vergleich zu einem kon­ ventionellen Transistor der genannten Art erhöhte Strom­ dichte erhalten.
Nach einer vorteilhaften Ausgestaltung der Erfindung sind die erste, die zweite und die dritte Halbleiter­ schicht der Reihe nach auf einem Halbleitersubstrat aufeinanderliegend angeordnet. Das Halbleitersubstrat kann beispielsweise ein GaAs-Substrat sein.
Nach einer anderen vorteilhaften Ausgestaltung der Erfindung sind die erste und die dritte Halbleiterschicht AlxGa1-xAs-Schichten vom n-Typ (n-Leitungstyp), und die zweite Halbleiterschicht eine nicht dotierte GaAs-Schicht eine GaAs-Schicht vom p-Typ (p-Leitungstyp) oder eine TaAs-Schicht vom p-Typ.
Nach einer weiteren sehr vorteilhaften Ausgestaltung der Erfindung überlappen sich die erste und die zweite zwei­ dimensionale Elektronengasschicht nur unterhalb der Gate-Elektrode.
Die Zeichnung stellt neben dem Stand der Technik Aus­ führungsbeispiele der Erfindung dar. Es zeigen:
Fig. 1 einen Querschnitt durch einen kon­ ventionellen Vorwärts-HEMT,
Fig. 2 ein Energiebanddiagramm des Vorwärts-HEMTs nach Fig. 1,
Fig. 3 ein Energiebanddiagramm eines kon­ ventionellen Rückwärts-HEMTs,
Fig. 4 ein Energiebanddiagramm eines kon­ ventionellen Doppelheteroübergang-FETs,
Fig. 5 einen Querschnitt durch einen FET mit Heteroübergang gemäß einem Ausführungs­ beispiel der Erfindung,
Fig. 6A und 6B Energiebanddiagramme zur Erläuterung der Betriebsweise des Heteroüber­ gang-FETs nach Fig. 5, und
Fig. 7 ein Energiebanddiagramm zur Erläuterung der Betriebsweise eines Heteroübergang-FETs nach einem anderen Ausführungs­ beispiel der Erfindung.
Im Nachfolgenden werden anhand der Fig. 5 bis 7 Aus­ führungsbeispiele eines Feldeffekttransistors (FETs) mit Heteroübergang näher beschrieben.
Bei diesem Heteroübergang-FET sind entsprechend der Fig. 5 eine AlxGa1-xAs-Schicht 9 vom n-Typ, eine nicht­ dotierte GaAs-Schicht 2 und eine AlxGa1-xAs-Schicht 3 vom n-Typ der Reihe nach auf einem halbisolierenden GaAs-Substrat 1 aufgebracht, und zwar durch einen epitaktischen Wachstumsvorgang mit Hilfe des MBE-Verfahrens (Molecular Beam Epitaxy-Verfahrens) oder mit Hilfe des MO-CVD-Verfahrens (MO-Chemical Vapour Deposition-Verfahrens). Die genannten drei Schichten 9, 2 und 3 liegen direkt auf­ einander. Auf der AlxGa1-xAs-Schicht 3 vom n-Typ befinden sich eine Schottky-Gate-Elektrode 4, beispielsweise aus Ti/Pt/Au, eine Source-Elektrode 5 aus zum Beispiel AuGe/Ni sowie eine Drain-Elektrode 6 aus zum Beispiel AuGe/Ni. Unterhalb der Source-Elektrode 5 liegt eine Schicht 10 vom n⁺-Typ, die sich bis zur GaAs-Schicht 2 erstreckt, während unterhalb der Drain-Elektrode 6 eine Schicht 11 vom n⁺-Typ liegt, die sich bis zur AlxGa1-xAs-Schicht 9 erstreckt.
Beim Heteroübergang-FET nach dem vorliegenden Aus­ führungsbeispiel liegt ein erster Heteroübergang 12 zwischen der AlxGa1-xAs-Schicht 9 vom n-Typ und der GaAs-Schicht 2. Im Bereich der GaAs-Schicht 2 und benachbart zum Hetero­ übergang 12 befindet sich eine erste zweidimensionale Elektronengasschicht 13. Eine zweite zweidimensionale Elektronengasschicht 8 liegt dagegen im Bereich der GaAs-Schicht 2 benachbart zum zweiten Heteroübergang 7, der sich zwischen den Schichten 2 und 3 befindet. Diese zweidimensionalen Elektronengasschichten 8 und 13 er­ strecken sich normalerweise über die gesamte Länge der Heteroübergänge 7 und 12. Im vorliegenden Ausführungs­ beispiel sind jedoch nicht benötigte Bereiche der zwei­ dimensionalen Elektronengasschichten 8 und 13 durch implantierte Ionen, zum Beispiel H⁺-, B⁺-Ionen oder dergleichen beseitigt worden, so daß nur zweidimensionale Elektronengasschichten 8 und 13 in den erforderlichen Bereichen vorhanden sind, die unterhalb der Schottky-Gate-Elektrode 4 liegen und sich zu den Schichten 10 und 11 vom n⁺-Typ hin erstrecken. Die zweidimensionalen Elektronengasschichten 8 und 13 überlappen sich daher in vertikaler Richtung bzw. in Richtung senkrecht zur Substratoberfläche nur im Bereich unterhalb der Schottky-Gate-Elektrode 4. Um die zweidimensionalen Elektronengas­ schichten 8 und 13 bereichsweise zu beseitigen, kann zusätzlich zum oben erwähnten Ionenimplantationsver­ fahren ein Ätzverfahren angewendet werden.
Im Nachfolgenden wird anhand der Fig. 5 und den weiteren Figuren die Wirkungsweise des Heteroübergang-FETs nach dem beschriebenen Ausführungsbeispiel näher erläutert.
Wie anhand der Fig. 6A zu erkennen ist, sind in einem Gleichgewichtszustand, in dem keine Spannung an die Schottky-Gate-Elektrode 4, die Source-Elektrode 5 und die Drain-Elektrode 6 gelegt wird, die zweidimensionalen Elektronengasschichten 8 und 13, die sich in den Bereichen der GaAs-Schicht 2 jeweils benachbart zu den Heteroübergängen 7 und 12 befinden, voneinander getrennt.
Liegt eine vorbestimmte Vorspannung zwischen der Source-Elektrode und der Drain-Elektrode, so wird eine Gate-Spannung an die Schottky-Gate-Elektrode 4 gelegt, wie die Fig. 6B zeigt. Ändert sich die Gate-Spannung, so wird dadurch die Konzentration ns der zwei­ dimensionalen Elektronengasschicht 8 an der Source­ seite gesteuert. Dabei wird die Anzahl der Elektronen, die von der zweidimensionalen Elektronengasschicht 8 zur zweidimensionalen Elektronengasschicht 13 wandern, moduliert. Die zweidimensionale Elektronengasschicht 13 liegt an der Drainseite jenseits einer Potential­ barriere innerhalb der GaAs-Schicht 2, die sich zwischen den beiden zweidimensionalen Elektronengasschichten 8 und 13 befindet. Im vorliegenden Fall wandern die Elektronen in Richtung des Pfeils A, wie auch in Fig. 5 zu erkennen ist. Durch den genannten Effekt läßt sich somit der Stromfluß zwischen der Source-Elektrode und der Drain-Elektrode steuern. Wie anhand des vorliegenden Ausführungsbeispiels leicht erkannt werden kann, wird durch den Abstand zwischen den zweidimensionalen Elektronengasschichten 8 und 13, der im wesentlichen der Dicke der GaAs-Schicht 2 entspricht, eine effektive Gate-Länge definiert.
Der beschriebene Heteroübergang-FET besitzt eine Reihe von Vorteilen. So wird bei ihm die effektive Gate-Länge durch die Dicke der GaAs-Schicht 2 bestimmt, wie bereits oben beschrieben. Die Dicke der GaAs-Schicht 2 kann mit hoher Genauigkeit eingestellt werden, beispielsweise auf mehrere Angström oder mehrere zehn Angström, und zwar mit Hilfe des bereits erwähnten MBE-Verfahrens oder des MO-CVD-Verfahrens. Im Vergleich zu einem konventionellen HEMT kann daher die Gate-Länge in einfacher Weise gekürzt werden, ohne daß Einschränkungen bei der planaren Musterungs­ genauigkeit hingenommen werden müssen. Da die zweidimensionalen Elektronengasschichten 8 und 13 als Stromwege zwischen der Source-Elektrode und der Gate-Elektrode sowie zwischen der Gate-Elektrode und der Drain-Elektrode wirken, liegt auch hier, wie bei einem konventionellen HEMT, eine hohe Elektronenbeweglichkeit vor. Darüber hinaus wandern Elektronen in der GaAs-Schicht 2 unterhalb der Schottky-Gate-Elektrode 4 in Richtung des Pfeils A, so daß ein Strom in der entgegengesetzten Richtung fließt. Der Strom pro Flächeneinheit, also die Strom­ dichte, ist daher im Vergleich zu einem konventionellen HEMT sehr hoch, da bei einem konventionellen HEMT der Stromfluß parallel zur GaAs-Schicht 2 erfolgt.
Durch das beschriebene Ausführungsbeispiel wird somit ein Hochgeschwindigkeits-FET mit Heteroübergang er­ halten, der im Vergleich zu einem konventionellen HEMT ein verbessertes Betriebsverhalten aufweist.
Wird die Dicke der GaAs-Schicht 2 gleich der mittleren freien Weglänge der Elektronen im GaAs gewählt, so läßt sich auch ein sogenannter ballistischer Betrieb durchführen.
Selbstverständlich ist die Erfindung nicht auf das oben beschriebene Ausführungsbeispiel beschränkt. So läßt sich etwa die Source-Elektrode 5 auch als Drain-Elektrode verwenden, und umgekehrt, falls dies gewünscht ist. Wird die Source-Elektrode 5 als Drain-Elektrode verwendet, so kann, wie in Fig. 7 dargestellt ist, die Anzahl der Elektronen, die von der zweidimensionalen Elektronen­ gasschicht 13 an der Sourceseite zur Drainseite wandern, durch die Gate-Spannung moduliert werden.
Im zuletzt genannten Ausführungsbeispiel kann eine GaAs-Schicht vom p-Typ anstelle einer nicht dotierten GaAs-Schicht 2 verwendet werden. Darüber hinaus können das halbisolierende GaAs-Substrat 1, die GaAs-Schicht 2 und die AlxGa1-xAs-Schichten 3 und 9 vom n-Typ durch andere Typen halbleitender Substrate oder Schichten ersetzt werden. Beim oben beschriebenen Ausführungsbeispiel stehen die Schichten 10 und 11 vom n⁺-Typ mit den zweidimensionalen Elektronengasschichten 8 und 13 jeweils in Kontakt. Selbstverständlich können auch Legierungsschichten anstelle der Schichten 10 und 11 vom n⁺-Typ verwendet werden, die mit den zweidimensionalen Elektronengasschichten 8 und 13 jeweils verbunden sind.

Claims (5)

1. Feldeffekttransistor mit Heteroübergang, mit
  • - einer ersten (9), einer zweiten (2) und einer dritten (3) Halbleiterschicht, die der Reihe nach aufeinanderliegend angeordnet sind,
  • - einem ersten Heteroübergang (12) zwischen der ersten (9) und der zweiten (2) Halbleiterschicht,
  • - einer ersten zweidimensionalen Elektronengasschicht (13) innerhalb der zweiten Halbleiterschicht (2) benachbart zum ersten Heteroübergang (12),
  • - einer Gate-Elektrode (4), einer Source-Elektrode (5) und einerDrain-Elektrode (6) auf einer der ersten und dritten Halbleiterschichten (9, 3) dadurch gekennzeichnet, daß ferner
  • - ein zweiter Heteroübergang (7) zwischen der zweiten (2) und der dritten Halbleiterschicht (3), und
  • - eine zweite zweidimensionale Elektronengasschicht (8) innerhalb der zweiten Halbleiterschicht (2) benachbart zum zweiten Heteroübergang (7) vorhanden ist, daß
  • - die erste zweidimensionale Elektronengasschicht (13) sich von einem mit der Gate-Elektrode (4) übereinstimmenden Bereich zur Drain-Elektrode (6) erstreckt und mit einem Ende praktisch mit der Drain-Elektrode (6) verbunden ist,
  • - die zweite zweidimensionale Elektronengasschicht (8) sich von einem mit der Gate-Elektrode (4) übereinstimmenden Bereich zur Source-Elektrode (5) erstreckt und mit einem Ende praktisch mit der Source-Elektrode (5) verbunden ist, und daß
  • - die Anzahl der Elektronen, die zwischen der ersten und zweiten zweidimensionalen Elektronengasschicht (13, 8) in einem mit der Gate-Elektrode (4) übereinstimmenden Bereich der zweiten Halbleiterschicht (2) wandern, durch eine an die Gate-Elektrode (4) anlegbare Spannung zur Steuerung eines Stromes zwischen der Source-Elektrode (5) und der Drain-Elektrode (6) modulierbar ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die erste (9), die zweite (2) und die dritte (3) Halbleiter­ schicht der Reihe nach auf einem Halbleitersubstrat (1) gebildet sind.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) ein GaAs-Substrat ist.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste (9) und die dritte (3) Halbleiterschicht AlxGa1-xAs-Schich­ ten vom n-Typ und die zweite Halbleiterschicht (2) eine nichtdotierte GaAs-Schicht, eine GaAs-Schicht vom p-Typ oder eine TaAs-Schicht vom p-Typ sind.
5. Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sich die erste (13) und die zweite (8) zweidimensionale Elektronen­ gasschicht nur unterhalb der Gate-Elektrode (4) überlappen.
DE3602652A 1985-01-30 1986-01-29 Feldeffekttransistor mit Heteroübergang Expired - Fee Related DE3602652C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60016042A JPS61174776A (ja) 1985-01-30 1985-01-30 ヘテロ接合電界効果トランジスタ

Publications (2)

Publication Number Publication Date
DE3602652A1 DE3602652A1 (de) 1986-09-11
DE3602652C2 true DE3602652C2 (de) 1995-10-19

Family

ID=11905515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3602652A Expired - Fee Related DE3602652C2 (de) 1985-01-30 1986-01-29 Feldeffekttransistor mit Heteroübergang

Country Status (8)

Country Link
US (1) US4748484A (de)
JP (1) JPS61174776A (de)
KR (1) KR940008230B1 (de)
CA (1) CA1253632A (de)
DE (1) DE3602652C2 (de)
FR (1) FR2576711B1 (de)
GB (1) GB2171250B (de)
NL (1) NL8600198A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783108B2 (ja) * 1986-07-25 1995-09-06 株式会社日立製作所 半導体装置
JPS63102374A (ja) * 1986-09-29 1988-05-07 シーメンス、アクチエンゲゼルシヤフト 電界効果トランジスタ
DE3639433A1 (de) * 1986-11-18 1988-05-26 Licentia Gmbh Halbleiteranordnung
US4882608A (en) * 1987-02-09 1989-11-21 International Business Machines Corporation Multilayer semiconductor device having multiple paths of current flow
US4812886A (en) * 1987-02-09 1989-03-14 International Business Machines Corporation Multilayer contact apparatus and method
FR2611305B1 (fr) * 1987-02-20 1990-04-27 Labo Electronique Physique Circuit comportant des lignes conductrices pour le transfert de signaux rapides
US4855797A (en) * 1987-07-06 1989-08-08 Siemens Corporate Research And Support, Inc. Modulation doped high electron mobility transistor with n-i-p-i structure
FR2619250B1 (fr) * 1987-08-05 1990-05-11 Thomson Hybrides Microondes Transistor hyperfrequence a double heterojonction
US4885623A (en) * 1987-10-30 1989-12-05 Holm Kennedy James W Distributed channel-bipolar device
US4994868A (en) * 1988-12-06 1991-02-19 Itt Corporation Heterojunction confined channel FET
US5068756A (en) * 1989-02-16 1991-11-26 Texas Instruments Incorporated Integrated circuit composed of group III-V compound field effect and bipolar semiconductors
US4962410A (en) * 1989-08-04 1990-10-09 Arizona Board Of Regents QUADFET-A novel field effect transistor
US5055890A (en) * 1990-01-25 1991-10-08 The United States Of America As Represented By The United States Department Of Energy Nonvolatile semiconductor memory having three dimension charge confinement
JP2679396B2 (ja) * 1990-10-25 1997-11-19 日本電気株式会社 電界効果トランジスタ
JP2608630B2 (ja) * 1990-10-31 1997-05-07 三菱電機株式会社 ヘテロ接合電界効果トランジスタ
US5116774A (en) * 1991-03-22 1992-05-26 Motorola, Inc. Heterojunction method and structure
US5406094A (en) * 1991-10-14 1995-04-11 Fujitsu Limited Quantum interference effect semiconductor device and method of producing the same
GB9126480D0 (en) * 1991-12-13 1992-02-12 Toshiba Cambridge Res Center Velocity modulation transistor
JPH0817231B2 (ja) * 1992-01-29 1996-02-21 東京工業大学長 組織ドープ構造半導体装置
US7370076B2 (en) * 1999-10-18 2008-05-06 4Yoursoul.Com Method and apparatus for creation, personalization, and fulfillment of greeting cards with gift cards
US6965912B2 (en) * 1999-10-18 2005-11-15 4Yoursoul.Com Method and apparatus for distribution of greeting cards with electronic commerce transaction
US20140090684A1 (en) * 2012-09-24 2014-04-03 Joshua R. Smith Heterojunction electrode with two-dimensional electron gas and surface treatment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2386903A1 (fr) * 1977-04-08 1978-11-03 Thomson Csf Transistor a effet de champ sur support a grande bande interdite
DE3171953D1 (en) * 1980-12-29 1985-09-26 Fujitsu Ltd High electron mobility single heterojunction semiconductor devices and methods of production of such devices
JPS58178572A (ja) * 1982-04-14 1983-10-19 Hiroyuki Sakaki 移動度変調形電界効果トランジスタ
JPS59184573A (ja) * 1983-04-05 1984-10-19 Nec Corp 電界効果トランジスタ
JPH0810763B2 (ja) * 1983-12-28 1996-01-31 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR940008230B1 (ko) 1994-09-08
KR860006138A (ko) 1986-08-18
NL8600198A (nl) 1986-08-18
JPS61174776A (ja) 1986-08-06
GB8602248D0 (en) 1986-03-05
GB2171250A (en) 1986-08-20
DE3602652A1 (de) 1986-09-11
FR2576711A1 (fr) 1986-08-01
US4748484A (en) 1988-05-31
CA1253632A (en) 1989-05-02
FR2576711B1 (fr) 1989-02-03
GB2171250B (en) 1988-07-13

Similar Documents

Publication Publication Date Title
DE3602652C2 (de) Feldeffekttransistor mit Heteroübergang
DE3881922T2 (de) Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten.
DE69233266T2 (de) HEMT-Halbleiterbauelement
DE2706623C2 (de)
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE3788253T2 (de) Steuerbare Tunneldiode.
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE2631873A1 (de) Halbleiterbauelement mit einem schottky-kontakt mit kleinem serienwiderstand und verfahren zu seiner herstellung
DE112021005668T5 (de) Nitrid-Halbleiterbauteil und dessen Herstellung
DE3526826C2 (de)
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE69031813T2 (de) HEMT-Struktur
DE3784761T2 (de) Verfahren zur herstellung eines mesfets.
DE1489038A1 (de) Unipolartransistor
DE68928395T2 (de) Halbleitervorrichtung mit Verbindungshalbleiterfet mit E/D-Struktur mit hoher Geräuschmarge
DE60037072T2 (de) Verbindungshalbleiter-Feldeffekttransistor und dessen Herstellungsverfahren
DE4400233C2 (de) Feldeffekttransistor
DE69031516T2 (de) Quantendraht-Feldeffekttransistor
DE3880443T2 (de) Feldeffekttransistor.
DE69105762T2 (de) Heisse-Elektronen-Transistor.
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
DE3208292A1 (de) Kaskadensolarzelle mit leitfaehigen verbindungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

8339 Ceased/non-payment of the annual fee