NL8600198A - Heterojunctie veldeffecttransistor. - Google Patents
Heterojunctie veldeffecttransistor. Download PDFInfo
- Publication number
- NL8600198A NL8600198A NL8600198A NL8600198A NL8600198A NL 8600198 A NL8600198 A NL 8600198A NL 8600198 A NL8600198 A NL 8600198A NL 8600198 A NL8600198 A NL 8600198A NL 8600198 A NL8600198 A NL 8600198A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- layers
- dimensional electron
- electron gas
- heterojunction
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 H + - Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
* * , 4 - , * H AL/CP/1733sony -1-
Heterojunctie veldeffecttransistor
De onderhavige uitvinding betreft een heterojunctie veldeffecttransistor die een bij een heterojunctie grensvlak gevormde twee-dimensionale electrongaslaag gebruikt.
Een in fig.1 getoonde HEMT (transistor met een hoge 5 electronmobiliteit) is algemeen bekend. Bij de in fig.1 getoonde HEMT heeft men een niet-gedoteerde GaAs-laag 2 en een n-type AlxGai_xAs-laag 3 achtereenvolgens epitaxiaal op een halfisolerend GaAs-substraat 1 laten groeien. Een Schottky-poortelectrode 4, een bronelectrode 5 en een afvoerelectrode 10 6 zijn op de n-type AlxGai-xAs-laag 3 gevormd. De bronelectrode 5 en de afvoerelectrode 6 bereiken de GaAs-laag 2 via de n-type AlxGai_xAs-laag 3.
Bij de in fig.1 getoonde HEMT is een heterojunctie 7 tussen de n-type AlxGax_xAs—laag 3 en de GaAs-laag 2 ge-15 vormd. Een twee-dimensionale electrongaslaag 8 is in een deel van de GaAs-laag 2 in de nabijheid van de heterojunctie 7 gevormd. Dit kan worden begrepen na verwijzing naar een in fig.2 getoond energiebandschema. Zoals daar getoond is, wordt een bij benadering omgekeerd driehoekige potentiaalgolf bij 20 een geleidingsbandrand Ec in het deel van de GaAs-laag 2 in de nabijheid van de heterojunctie 7 gevormd. Van de n-type AlxGai-xAs-laag 3 naar de GaAs-laag 2 vanwege een energiever-schil bij de geleidingsbandrand Ec tussen de n-type AlxGai-xAs-laag 3 en de GaAs-laag 2 migrerende electronen 25 worden in deze golf geaccumuleerd, waardoor de twee-dimensionale electrongaslaag 8 gevormd wordt. De stap A Ec van de geleidingsbandrand Ec bij een grensvlak van de heterojunctie 7 is ongeveer 0,3 eV, wanneer een Al-compositieratio x 0,3 is.
30 De in fig.1 getoonde HEMT wordt een voorwaartse HEMT genoemd. Behalve dit type is een zogenaamde tegengestelde HEMT (waarvan het energiebandschema in fig.3 is getoond) bekend, waarbij een stapelvolgorde van een GaAs-laag en een n-type AlxGai_xAs-laag 3 wordt omgekeerd. Voorts teneinde een 35 concentratie ns van de twee-dimensionale electrongaslaag 8 te vergroten, zijn n-type AlxGai-xAs-lagen aan beide zijden van ί Λί ' -2- een GaAs-laag gevormd, teneinde een zogenaamde dubbele hetero junctie FET (waarvan het energiebandschema in fig.4 getoond is) te verkrijgen, die voorwaartse en tegengestelde HEMT's met een gemeenschappelijke GaAs-laag combineren.
5 De bovengenoemde voorwaartse HEMT, tegengestelde HEMT en de dubbele heterojunctie FET hebben gemeenschappelijke structurele karakteristieken, waarbij stroomwegen parallel aan het substraatoppervlak lopen en waarbij een hoge elec-tronmobiliteit bij de in een deel van een GaAs-laag in de na-10 bijheid van de heterojunctie gevormde twee-dimensionale electrongaslaag wordt gebruikt.Dienovereenkomstig hebben de bovengenoemde voorwaartse HEMT, tegengestelde HEMT en een dubbele heterojunctie FET nog steeds het probleem van kleine planaire patroonprecisie, zoals bij een gebruikelijke GaAs-15 FET. Vanwege dit probleem kunnen hun poortlengten niet over een bepaalde grens worden verkort. Verder dan nog hebben de gebruikelijke HEMT's een beperkte stroomdichtheid, hetgeen hun prestaties beperkt.
Het is een doel van de onderhavige uitvinding een 20 heterojunctie veldeffecttransistor te verschaffen, die vrij is van de bovengenoemde nadelen volgens de stand van de techniek en die op effectieve wijze een hoge electronmobiliteit van een HEMT gebruikt.
Volgens de onderhavige uitvinding wordt een hetero-25 junctie veldeffecttransistor verschaft, omvattende eerste, tweede en derde lagen die achtereenvolgens op elkaar zijn gestapeld; een tussen de eerste en tweede halfgeleiderlaag gevormde heterojunctie; een tweede, tussen de tweede en derde halfgeleiderlaag gevormde heterojunctie; eerste en tweede, 30 twee-dimensionale electrongaslagen die in delen van de tweede halfgeleiderlaag in de nabijheid van de eerste resp. tweede heterojuncties gevormd zijn; een poortelectrode, een bron-electrode en een afvoerelectrode die op één van de eerste en derde halfgeleiderlaag is gevormd, waarbij de eerste twee-35 dimensionale electrongaslaag zich van een met de poortelectrode corresponderend deel naar de afvoerelectrode uitstrekt en één virtueel op de afvoerelectrode aangesloten einde heeft, waarbij de tweede twee-dimensionale electrongaslaag -3- zich van een met de poorteleetrode corresponderend deel naar de bronelectrode uitstrekt en één virtueel met de bronelec-trode verbonden deel heeft en waarbij het tussen de eerste en tweede twee-dimensionale electrongaslaag migrerende aantal 5 electronen wordt gemoduleerd in het deel van de tweede halfgeleider laag, dat met de poorteleetrode correspondeert, door middel van een aan de poorteleetrode toe te voeren spanning, waardoor de tussen de bronelectrode en de afvoerelectrode stromende stroom wordt gestuurd.
10 Bij deze structuur wordt een effectieve poortlengte gedefinieerd door de dikte van de tweede halfgeleiderlaag. Daardoor kan, wanneer de dikte van de tweede halfgeleiderlaag precies wordt beheerst, de poortlengte gemakkelijk worden verkort en kan de stroomdichtheid worden vergroot in verge-15 lijking met een gebruikelijke inrichting.
Verdere voordelen, kenmerken en details van de uitvinding zullen duidelijk worden aan de hand van een tekening, waarin tonen: fig.1 een doorsnede-aanzicht dat een gebruikelijke 20 voorwaartse HEMT toont? fig.2 een energiebandschema van de in fig.1 getoonde voorwaartse HEMT? fig.3 een energiebandschema van een conventionele tegengestelde HEMT? 25 fig.4 een energiebandschema van een conventionele dubbele heterojunctie FET? fig.5 een doorsnede-aanzicht dat een heterojunctie FET volgens een uitvoeringsvorm van de onderhavige uitvinding toont? 30 fig.6A en 6B energiebandschema's voor het verklaren van een werking van de in fig.5 getoonde hetero junctie FET? en fig.7 een energiebandschema voor het verklaren van de werking van een heterojunctie FET volgens 35 een andere uitvoeringsvorm van de onderhavige uitvinding.
Bij een heterojunctie FET volgens deze uitvoeringsvorm (zoals getoond is in fig.5), heeft men een n-type • -4- ALxGai_xAs-laag 9, een niet-gedoteerde GaAs-laag 2 en een n-type AlxGai_xAs-laag 3 achtereenvolgens epitaxiaal op een halfisolerend GaAs-substraat 1 laten groeien, door bijvoorbeeld een MBE-methode (of een MO-CVD-methode). Een Schottky-5 poortelectrode 4 van bijvoorbeeld Ti/Pt/Au, een bronelectrode 5 van bijvoorbeeld AuGe/Ni en een afvoerelectrode 6 van bijvoorbeeld AuGe Ni zijn op de n-type AlxGai_xAs-laag 3 gevormd. Een n+-type laag 10 die zich uitstrekt naar de GaAs-laag 11, die zich op zijn beurt uitstrekt naar de n-type 10 AlxGai_xAs-laag 9 zijn onder de bronelectrode 5 resp. de afvoerelectrode 6 gevormd.
Bij de heterojunctie FET volgens deze uitvoeringsvorm wordt een heterojunctie 12 tussen de n-type AlxGai_xAs-laag 9 en de GaAs-laag 2 gevormd. Een twee-dimensionale elec-15 trongaslaag 13 wordt in een deel van de GaAs-laag 2 in de nabijheid van de heterojunctie 12 gevormd en een twee-dimensionale electrongaslaag 8 wordt in een deel van de GaAs-laag 2 in de nabijheid van de heterojunctie 7 gevormd. Deze tweedimensionale electrongaslagen 8 en 13 worden normaliter langs 20 de gehele lengte van de heterojunctie 7 en 12 gevormd.'Bij deze uitvoeringsvorm echter zijn niet noodzakelijke delen van de twee-dimensionale electrongaslagen geëlimineerd door het implanteren van ionen (bijv. H+-, B+-ionen of dergelijke), zodat twee-dimensionale electrongaslagen 8 en 13 in noodzake-25 lijke, zich van delen onder de Schottky-poortelectrode 4 naar de n+-type laag 10 en 11 uitstrekkende delen aanwezig zijn. Daardoor overlappen de twee-dimensionale electrongaslagen 8 en 13 elkaar slechts verticaal (in de richting loodrecht op het substraatoppervlak) in een deel onder de Schottky-poort-30 electrode 4. Teneinde lokaal een twee-dimensionale electrongaslaag te elimineren, kan een etsmethode als extra aan de bovengenoemde ion-implantatiemethode, gebruikt worden.
De werking van de heterojunctie FET van fig.5 volgens de uitvoeringsvorm van de onderhaving uitvinding zal nu 35 worden verklaard.
Zoals getoond is in fig.öA zijn bij een evenwichtstoestand, waarbij geen spanning aan de Schottky-poortelectrode 4, de bronelectrode 5 en de afvoerelectrode 6 wordt aange- 3s · -5- bracht, de in de delen van de GaAs-laag 2 achtereenvolgens in de nabijheid van de heterojunctie 7 en 12 gevormde twee-dimensionale electrongaslagen 8 en 13 gescheiden.
Wanneer een vooraf bepaalde instelspanning tussen 5 de bron en afvoer wordt aangebracht, wordt een poortelectrode aan de Schottky-poortelectrode 4 aangebracht, zoals getoond is in fig.6B. Wanneer de poortspanning wordt veranderd, wordt een concentratie ns op de twee-dimensionale electrongaslaag 8 bij de bronzijde zodanig bestuurd, dat het aantal van van-10 uit de twee-dimensionale electrongaslaag 8 naar de twee-dimensionale electrongaslaag 13 migrerende electronen achter een potentiaalbarrière die aanwezig is in de GaAs-laag 2 tussen de twee-dimensionale electrongaslagen 8 en 13 in een door pijl A (zie fig.5) aangegeven richting wordt gemoduleerd, 15 waardoor een stroom die tussen de bron en de afvoer stroomt, wordt gestuurd. Zoals uit dit feit te zien valt, bepaalt een afstand (in hoofdzaak gelijk aan de dikte van de GaAs-laag 2) tussen de twee-dimensionale electrongaslaag 8 en 13 een effectieve poortlengte.
20 De heterojunctie FET volgens bovenstaand uitvoe- ringsvoorbeeld heeft voordelen. Bij het heterojunctie FET van de bovenstaande uitvoeringsvorm wordt de effectieve poortlengte bepaald door de dikte van de GaAs-laag 2 zoals boven is beschreven. De dikte van de GaAs-laag 2 kan met precisie 25 worden gestuurd in de grootte-orde van enkele A.tot verschel-
O
dene tientallen A, onder gebruikmaking van een MBE-methode of een MO-CVD-methode. Daardoor kan de poortlengte gemakkelijk verkort worden zonder te worden beperkt door een planaire pa-troonprecisie in vergelijking met de gebruikelijke HEMT. Daar 30 de twee-dimensionale electrongaslagen 8 en 13 als stroomwegen tussen de bron en de poort en tussen de poort en de afvoer dienen, is de electronenmobiliteit extreem hoog en wel zo goed als bij de conventionele HEMT. Bovendien migreren electronen in de GaAs-laag 2 onder de Schottky-poortelectrode 4 35 in de door pijl A aangegeven richting en zodoende stroomt een stroom in de tegengestelde richting. Daardoor is de stroom per eenheid oppervlak, dat wil zeggen stroomdichtheid, -6- uiterst hoog in vergelijking met de conventionele HEMT, waarbij een stroom parallel aan de GaAs-laag 2 stroomt.
Volgens de bovengenoemde uitvoeringsvorm van de onderhavige uitvinding kan een heterojunctie PET met hoge snel-5 heid en hoge prestaties worden gerealiseerd.
Bij bovenstaand uitvoeringsvoorbeeld kan eveneens, wanneer de dikte van de GaAs-laag 2 gelijk aan een gemiddelde vrije weglengte van electronen in GaAs wordt gekozen, een zogenaamde ballistische werking worden gerealiseerd.
10 Eén uitvoeringsvorm van de onderhavige uitvinding is beschreven. De onderhavige uitvinding is echter niet beperkt tot die bijzondere uitvoeringsvorm en er kunnen verscheidene veranderingen en modificaties binnen de geest en strekking van de uitvinding worden gemaakt. Bijvoorbeeld kan 15 de bronelectrode 4 bij het bovengenoemde uitvoeringsvoorbeeld als een afvoerelectrode en omgekeerd indien gewenst kunnen gebruikt. In dat geval, zoals getoond is in fig.7 kan het aantal van een twee-dimensionale electrongaslaag bij de bron-zijde naar die bij de afvoerzijde migrerende electronen, door 20 de poortspanning worden gemoduleerd.
Bij het laatstgenoemde uitvoeringsvoorbeeld, kan een p-type GaAs-laag worden gebruikt in plaats van de niet-gedoteerde GaAs-laag 2. Bovendien kunnen het halfisolerende GaAs-substraat 1, de GaAs-laag 2 en de n-type AlxGai_xAs-la-25 gen 3 en 9 worden vervangen met andere typen halfgeleidersub-straat of lagen. Bij bovenstaand uitvoeringsvoorbeeld zijn de n+-type lagen 10 en 11 met de twee-dimensionale electrongas-lagen 8 en 13 verbonden. In plaats van de n+-type lagen 10 en 11 kunnen echter legeringslagen worden gevormd en kunnen 30 twee-dimensionale electrongaslagen 8 en 13 daarmee verbonden worden. Verder kunnen dergelijke modificaties worden gemaakt binnen de strekking van onze uitvinding en het is bedoeld, dat de beschermingsomvang van onze uitvinding slechts door die van de bijgevoegde conclusies wordt beperkt.
Claims (5)
1. Een heterojunctie veldeffecttransistor, omvattende ï eerste, tweede en derde lagen die achtereenvolgens op elkaar zijn gestapeld? een tussen de eerste en tweede halfgeleider-5 laag gevormde heterojunctie? een tweede, tussen de tweede en derde halfgeleiderlaag gevormde heterojunctie? eerste en tweede, twee-dimensionale electrongaslagen die in delen van de tweede halfgeleiderlaag in de nabijheid van de eerste resp. tweede heterojuncties gevormd zijn? een poortelectrode, 10 een bronelectrode en een afvoerelectrode die op één van de eerste en derde halfgeleiderlaag is gevormd, waarbij de eerste twee-dimensionale electrongaslaag zich van een met de poortelectrode corresponderend deel naar de afvoerelectrode uitstrekt en één virtueel op de afvoerelectrode aangesloten 15 einde heeft, waarbij de tweede twee-dimensionale electrongaslaag zich van een met de poortelectrode corresponderend deel naar de bronelectrode uitstrekt en één virtueel met de bronelectrode verbonden deel heeft en waarbij het tussen de eerste en tweede twee-dimensionale electrongaslaag migrerende 20 aantal electronen wordt gemoduleerd in het deel van de twee'de halfgeleiderlaag, dat met de poortelectrode correspondeert, door middel van een aan de poortelectrode toe te voeren spanning, waardoor de tussen de bronelectrode en de afvoerelectrode stromende stroom wordt gestuurd.
2. Een heterojunctie veldeffecttransistor volgens conclusie 1, waarbij de eerste, tweede en derde halfgeleiderlagen achtereenvolgens op een halfgeleidersubstraat zijn gevormd .
3. Een heterojunctie veldeffecttransistor volgens 30 conclusie 2, waarbij het halfgeleidersubstraat een GaAs-sub- straat is.
4. Een heterojunctie veldeffecttransistor volgens één van de conclusies 1 tot 3, waarbij de eerste en derde halfgeleiderlagen n-type AlxGai_xAs-lagen zijn en de tweede 35 halfgeleiderlaag een niet gedoteerde GaAs-laag of een p-type TaAs-laag is. * % -8-
5. Een heterojunctie veldeffecttransistor volgens één van de conclusies 1 tot 4, waarbij de eerste en tweede twee-dimensionale electrongaslagen elkaar slechts onder de poortelectrode overlappen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60016042A JPS61174776A (ja) | 1985-01-30 | 1985-01-30 | ヘテロ接合電界効果トランジスタ |
JP1604285 | 1985-01-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8600198A true NL8600198A (nl) | 1986-08-18 |
Family
ID=11905515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8600198A NL8600198A (nl) | 1985-01-30 | 1986-01-28 | Heterojunctie veldeffecttransistor. |
Country Status (8)
Country | Link |
---|---|
US (1) | US4748484A (nl) |
JP (1) | JPS61174776A (nl) |
KR (1) | KR940008230B1 (nl) |
CA (1) | CA1253632A (nl) |
DE (1) | DE3602652C2 (nl) |
FR (1) | FR2576711B1 (nl) |
GB (1) | GB2171250B (nl) |
NL (1) | NL8600198A (nl) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783108B2 (ja) * | 1986-07-25 | 1995-09-06 | 株式会社日立製作所 | 半導体装置 |
JPS63102374A (ja) * | 1986-09-29 | 1988-05-07 | シーメンス、アクチエンゲゼルシヤフト | 電界効果トランジスタ |
DE3639433A1 (de) * | 1986-11-18 | 1988-05-26 | Licentia Gmbh | Halbleiteranordnung |
US4882608A (en) * | 1987-02-09 | 1989-11-21 | International Business Machines Corporation | Multilayer semiconductor device having multiple paths of current flow |
US4812886A (en) * | 1987-02-09 | 1989-03-14 | International Business Machines Corporation | Multilayer contact apparatus and method |
FR2611305B1 (fr) * | 1987-02-20 | 1990-04-27 | Labo Electronique Physique | Circuit comportant des lignes conductrices pour le transfert de signaux rapides |
US4855797A (en) * | 1987-07-06 | 1989-08-08 | Siemens Corporate Research And Support, Inc. | Modulation doped high electron mobility transistor with n-i-p-i structure |
FR2619250B1 (fr) * | 1987-08-05 | 1990-05-11 | Thomson Hybrides Microondes | Transistor hyperfrequence a double heterojonction |
US4885623A (en) * | 1987-10-30 | 1989-12-05 | Holm Kennedy James W | Distributed channel-bipolar device |
US4994868A (en) * | 1988-12-06 | 1991-02-19 | Itt Corporation | Heterojunction confined channel FET |
US5068756A (en) * | 1989-02-16 | 1991-11-26 | Texas Instruments Incorporated | Integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
US4962410A (en) * | 1989-08-04 | 1990-10-09 | Arizona Board Of Regents | QUADFET-A novel field effect transistor |
US5055890A (en) * | 1990-01-25 | 1991-10-08 | The United States Of America As Represented By The United States Department Of Energy | Nonvolatile semiconductor memory having three dimension charge confinement |
JP2679396B2 (ja) * | 1990-10-25 | 1997-11-19 | 日本電気株式会社 | 電界効果トランジスタ |
JP2608630B2 (ja) * | 1990-10-31 | 1997-05-07 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
US5116774A (en) * | 1991-03-22 | 1992-05-26 | Motorola, Inc. | Heterojunction method and structure |
EP0537889A2 (en) * | 1991-10-14 | 1993-04-21 | Fujitsu Limited | Quantum interference effect semiconductor device and method of producing the same |
GB9126480D0 (en) * | 1991-12-13 | 1992-02-12 | Toshiba Cambridge Res Center | Velocity modulation transistor |
JPH0817231B2 (ja) * | 1992-01-29 | 1996-02-21 | 東京工業大学長 | 組織ドープ構造半導体装置 |
US7370076B2 (en) * | 1999-10-18 | 2008-05-06 | 4Yoursoul.Com | Method and apparatus for creation, personalization, and fulfillment of greeting cards with gift cards |
US6965912B2 (en) * | 1999-10-18 | 2005-11-15 | 4Yoursoul.Com | Method and apparatus for distribution of greeting cards with electronic commerce transaction |
US20140090684A1 (en) * | 2012-09-24 | 2014-04-03 | Joshua R. Smith | Heterojunction electrode with two-dimensional electron gas and surface treatment |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2386903A1 (fr) * | 1977-04-08 | 1978-11-03 | Thomson Csf | Transistor a effet de champ sur support a grande bande interdite |
DE3171953D1 (en) * | 1980-12-29 | 1985-09-26 | Fujitsu Ltd | High electron mobility single heterojunction semiconductor devices and methods of production of such devices |
JPS58178572A (ja) * | 1982-04-14 | 1983-10-19 | Hiroyuki Sakaki | 移動度変調形電界効果トランジスタ |
JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
JPH0810763B2 (ja) * | 1983-12-28 | 1996-01-31 | 株式会社日立製作所 | 半導体装置 |
-
1985
- 1985-01-30 JP JP60016042A patent/JPS61174776A/ja active Pending
-
1986
- 1986-01-10 KR KR1019860000100A patent/KR940008230B1/ko not_active IP Right Cessation
- 1986-01-28 NL NL8600198A patent/NL8600198A/nl active Search and Examination
- 1986-01-29 CA CA000500585A patent/CA1253632A/en not_active Expired
- 1986-01-29 US US06/823,639 patent/US4748484A/en not_active Expired - Lifetime
- 1986-01-29 DE DE3602652A patent/DE3602652C2/de not_active Expired - Fee Related
- 1986-01-30 GB GB08602248A patent/GB2171250B/en not_active Expired
- 1986-01-30 FR FR868601318A patent/FR2576711B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2576711B1 (fr) | 1989-02-03 |
KR860006138A (ko) | 1986-08-18 |
GB2171250A (en) | 1986-08-20 |
DE3602652A1 (de) | 1986-09-11 |
KR940008230B1 (ko) | 1994-09-08 |
DE3602652C2 (de) | 1995-10-19 |
GB2171250B (en) | 1988-07-13 |
JPS61174776A (ja) | 1986-08-06 |
CA1253632A (en) | 1989-05-02 |
GB8602248D0 (en) | 1986-03-05 |
US4748484A (en) | 1988-05-31 |
FR2576711A1 (fr) | 1986-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8600198A (nl) | Heterojunctie veldeffecttransistor. | |
US4727403A (en) | Double heterojunction semiconductor device with injector | |
US4249190A (en) | Floating gate vertical FET | |
US5105241A (en) | Field effect transistor | |
US4768071A (en) | Ballistic transport MESFET | |
EP0050064B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée | |
JPS61258482A (ja) | フオトコンダクタ | |
US4907045A (en) | Resonant-tunneling functional device using multiple negative differential resistances | |
JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
JP2716136B2 (ja) | 半導体装置 | |
FR2674683A1 (fr) | Transistor a effet de champ ayant une couche de source d'electrons et une couche semiconductrice supplementaire portant les electrodes. | |
Hueschen et al. | Pulse doped MODFET's | |
US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
US6034386A (en) | Field effect transistor and method of manufacturing the same | |
US4882608A (en) | Multilayer semiconductor device having multiple paths of current flow | |
US5841156A (en) | Semiconductor device including T1 GaAs layer | |
JPS6214105B2 (nl) | ||
RU2093924C1 (ru) | Полевой транзистор на гетероструктуре | |
JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
JPH0227739A (ja) | 半導体装置 | |
EP0027761A1 (fr) | Dispositif semiconducteur à effet de champ pour hautes fréquences et transistor utilisant un tel dispositif semiconducteur | |
JPH02254762A (ja) | 半導体装置 | |
JP2615714B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2671856B2 (ja) | トンネルトランジスタ及びその製造方法 | |
JPH07131056A (ja) | 光検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
BN | A decision not to publish the application has become irrevocable |