DE3937393C2 - - Google Patents

Info

Publication number
DE3937393C2
DE3937393C2 DE3937393A DE3937393A DE3937393C2 DE 3937393 C2 DE3937393 C2 DE 3937393C2 DE 3937393 A DE3937393 A DE 3937393A DE 3937393 A DE3937393 A DE 3937393A DE 3937393 C2 DE3937393 C2 DE 3937393C2
Authority
DE
Germany
Prior art keywords
silicon
semiconductor
annealed
basic
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3937393A
Other languages
German (de)
English (en)
Other versions
DE3937393A1 (de
Inventor
Robert Dipl.-Phys. 7129 Talheim De Caffier
Franz Dipl.-Phys. Dr.Rer.Nat. 4788 Warstein De Kaussen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE3937393A priority Critical patent/DE3937393A1/de
Publication of DE3937393A1 publication Critical patent/DE3937393A1/de
Application granted granted Critical
Publication of DE3937393C2 publication Critical patent/DE3937393C2/de
Granted legal-status Critical Current

Links

Classifications

    • H10P36/20—

Landscapes

  • Thyristors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
DE3937393A 1989-11-10 1989-11-10 Verfahren zur herstellung eines halbleiterbauelements Granted DE3937393A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3937393A DE3937393A1 (de) 1989-11-10 1989-11-10 Verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3937393A DE3937393A1 (de) 1989-11-10 1989-11-10 Verfahren zur herstellung eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE3937393A1 DE3937393A1 (de) 1991-05-16
DE3937393C2 true DE3937393C2 (enExample) 1993-08-05

Family

ID=6393232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3937393A Granted DE3937393A1 (de) 1989-11-10 1989-11-10 Verfahren zur herstellung eines halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE3937393A1 (enExample)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10150640A1 (de) * 2001-10-12 2003-04-30 Eupec Gmbh & Co Kg Thyristor mit integriertem Überkopfzündschutz
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660569B1 (en) 1998-10-23 2003-12-09 Eupec Europaeische Gesellschaft Fuer Leitungshalbleiter Mbh & Co. Kg Method for producing a power semiconductor device with a stop zone

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514934A1 (de) * 1966-02-26 1969-08-14 Telefunken Patent Verfahren zur Herstellung von Halbleiterbauelementen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10150640A1 (de) * 2001-10-12 2003-04-30 Eupec Gmbh & Co Kg Thyristor mit integriertem Überkopfzündschutz
DE10150640B4 (de) * 2001-10-12 2005-02-10 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Thyristor mit integriertem Überkopfzündschutz und Verfahren zu seiner Herstellung
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement

Also Published As

Publication number Publication date
DE3937393A1 (de) 1991-05-16

Similar Documents

Publication Publication Date Title
DE4021377C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE69004201T2 (de) Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2823967C2 (enExample)
DE102007020039A1 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement
DE69734456T2 (de) Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE2203123A1 (de) Verfahren und einrichtung zum gettern von halbleitern
DE3047342A1 (de) Polykristalliner siliziumfilm und verfahren zu seiner herstellung
DE4438398A1 (de) Wärmebehandlungsverfahren für Verbindungshalbleiter
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE112018003666B4 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE3937393C2 (enExample)
DE2515431A1 (de) Verfahren zur herstellung integrierter schaltungen
DE112006001791T5 (de) Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE112016003412T5 (de) Siliziumepitaxialwafer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE