DE3937393A1 - Verfahren zur herstellung eines halbleiterbauelements - Google Patents
Verfahren zur herstellung eines halbleiterbauelementsInfo
- Publication number
- DE3937393A1 DE3937393A1 DE19893937393 DE3937393A DE3937393A1 DE 3937393 A1 DE3937393 A1 DE 3937393A1 DE 19893937393 DE19893937393 DE 19893937393 DE 3937393 A DE3937393 A DE 3937393A DE 3937393 A1 DE3937393 A1 DE 3937393A1
- Authority
- DE
- Germany
- Prior art keywords
- donors
- semiconductor
- oxygen
- annealing
- pref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims description 17
- 239000010703 silicon Substances 0.000 title claims description 17
- 238000000137 annealing Methods 0.000 title claims description 9
- 239000000463 material Substances 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 title abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 14
- 230000004048 modification Effects 0.000 title 1
- 238000012986 modification Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000007858 starting material Substances 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000005496 tempering Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 230000002441 reversible effect Effects 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 241001101998 Galium Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000863814 Thyris Species 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauele
ments, bei dem in einer Halbleiterscheibe mit vorgegebener n-leitender
Grunddotierung zunächst die für die Funktion des Halbleiterbauelements
erforderliche Halbleiterstruktur und damit ein Halbleiterchip erzeugt wird.
Bei der Entwicklung und Fertigung von Halbleiterbauelementen, wie z. B.
Dioden, Transistoren oder Thyristoren, muß u. a. die Grunddotierung des
Ausgangsmaterials optimiert werden. Im Falle der Herstellung von Halbleiter
bauelementen auf Siliciumbasis wird von Siliciumscheiben ausgegangen, die
aus zonengezogenen Stäben geschnitten sind. Unabhängig von der Tatsache,
daß der spezifische Widerstand des Ausgangsmaterials ohnehin in gewissen
Grenzen schwankt, müssen Siliciumscheiben mit bestimmtem spezifischen
Widerstand in Lagerbeständen vorgehalten werden, um bei der Parametrierung
bzw. Optimierung von Bauelementen auf die jeweils erforderliche Grunddotie
rung zurückgreifen zu können. Beispielsweise geht bei Thyristoren die
Grunddotierung in die Sperrspannung ein und bestimmt somit die Spannungs
klasse, in der das Halbleiterbauelement angeboten werden kann. Um jedenfalls
die Sperrspannung sicherzustellen, wird bei den üblichen Schwankungen der
Ausgangsdotierung des Grundmaterials der spezifische Widerstand in der Regel
etwa 10 bis 20% höher gewählt. Diese Auswahl geht allerdings zu Lasten der
Durchlaßspannung bzw. verschlechtert ggf. das Schaltverhalten des Thyri
stors. Eine Endoptimierung der Bauelemente nach Fertigstellung ist nicht
möglich, so daß entweder ein relativ hoher Ausschuß in Kauf genommen
werden muß oder eine aufwendige Lagerhaltung für alle Dotierungsklassen
erforderlich ist.
Es ist bekannt, die Grunddotierung zonengezogener Siliciumscheiben mit n
leitender Ausgangsdotierung dadurch noch zu verändern, daß die Silicium
scheiben mit thermischen Neutronen bestrahlt werden, "IEEE TRANSAKTIONS on
ELEKTRON DEVICES", Vol. 23, August 1976, S. 803-805. Bei der Neutronen
bestrahlung bildet sich u. a. ein instabiles Silicium-Isotop, das unter
Abgabe eines β-Teilchens in ein stabiles Phosphor-Isotop übergeht. Durch
diese zusätzlich gebildeten Phosphor-Atome kann die n-Leitung erhöht und
damit der Widerstand des Ausgangsmaterials erniedrigt werden.
Es ist auch bekannt, in Silicium oder auch Galiumarsenid thermische
Donatoren zu erzeugen. Bei Silicium wird der Effekt dann beobachtet, wenn
die Siliciumscheiben aus zonengezogenem Material stammen, Appl. phys. Lett.
52, Januar 1988, S. 2139-2141. Bei einer Erwärmung auf etwa 450°C werden
dann die Bildung der thermischen Donatoren beobachtet. Offenbar handelt es
sich hierbei um die Bildung eines Silicium-Sauerstoffkomplexes, wobei der
Sauerstoff während des Herstellungsverfahrens in das Silicium eingebracht
wird.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren verfügbar zu machen,
mit dem eine Variation bzw. eine Optimierung der elektrischen Kenndaten,
welche von der Grunddotierung abhängen, an mit bereits einer Halbleiter
struktur versehenen Chips durchzuführen, wobei die Chips einschließlich der
Metallisierung bzw. Kontaktierung fertiggestellt sein können.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß in dem
Ausgangsmaterial mit der Grunddotierung aktivierbare thermische Donatoren
erzeugt werden und daß der Halbleiterchip nach Erzeugung der Halbleiter
struktur einem Temperprozeß zur Aktivierung thermischer Donatoren unterwor
fen wird derart, daß sich die ursprüngliche Grunddotierung auf einen
vorgegebenen Wert erhöht und wobei die Parameter des Halbleiterbauelements
optimiert werden.
Durch dieses Verfahren werden mehrere Vorteile erzielt. Die Lagerhaltung von
Siliciumscheiben kann wesentlich reduziert werden, da die Kennwerte der
Bauelemente durch nachträgliche Anpassung der Grunddotierung eingestellt
werden können. Es ist jedoch immer nur eine nachträgliche Erhöhung der
Grunddotierung möglich. Ferner können die Herstellungsschritte für z. B.
verschiedene Spannungsklassen vereinheitlicht werden. Da die Bildung der
thermischen Donatoren bei erhöhter Temperatur reversibel ist, wird Ausschuß
durch einen fehlerhaften Temperprozeß vermieden.
Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Das Wesen der Erfindung soll anhand eines Ausführungsbeispiels näher
erläutert werden.
Zur Herstellung eines Thyristors wird zunächst eine Siliciumscheibe mit
einer Grunddotierung gewählt, deren spezifischer Widerstand höher liegt als
die Grunddotierung, die für eine bestimmte Parametrierung des Bauelementes
vorgesehen ist. Als Ausgangsmaterial wird zonengezogenes Silicium verwendet,
das bereits Sauerstoff zur Bildung thermischer Donatoren enthält. In der
Halbleiterscheibe wird dann mit bekannten Verfahrensschritten eine
vorbestimmte Thyristorstruktur erzeugt, beispielsweise durch Diffusions
oder Legierungsschritte, und der Chip anschließend metallisiert und
gegebenenfalls mit elektrischen Anschlüssen versehen, so daß zur
Fertigstellung des Bauelements nur noch das Eingehäusen erforderlich ist.
Der kontaktierte Chip kann dann elektrisch ausgemessen werden, wobei die
erhaltenen Meßwerte, wie z. B. die Sperrspannung, die Durchlaßspannung
oder das Schaltverhalten, einen Hinweis dahin geben, um welchen Betrag die
Grunddotierung des Bauelementes zu erhöhen ist, um die angestrebten
Kenndaten zu erhalten. Anschließend wird der Chip dann bei einer Temperatur
von etwa 420°C in einer Stickstoffatmosphäre für 10 bis 100 Stunden
getempert werden, wobei die Temperzeit die Anzahl der gebildeten thermischen
Donatoren und damit die Änderung der Grunddotierung bestimmt.
In bestimmten Fällen kann es notwendig sein, die Anzahl der gebildeten
thermischen Donatoren wieder rückgängig zu machen. Das geschieht bei einem
sogenannten Rücktemperschritt bei etwa 520°C, wobei eine Zeit von 2 bis 3
Stunden ausreicht, um sämtliche gebildeten thermischen Donatoren wieder
inaktiv zu machen.
Das Verfahren läßt sich auch nach dem Eingehäusen der Chips durchführen
unter der Voraussetzung, daß das Bauelement durch diesen Temperschritt
nicht in seiner Funktion beeinträchtigt wird.
Claims (10)
1. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem in
einer Halbleiterscheibe mit vorgegebener n-leitender
Grunddotierung zunächst die für die Funktion des
Halbleiterbauelements erforderliche Halbleiterstruktur und damit
ein Halbleiterchip erzeugt wird,
dadurch gekennzeichnet,
daß in dem Ausgangsmaterial mit der Grunddotierung aktivierbare
thermische Donatoren erzeugt werden und daß der Halbleiterchip
nach Erzeugung der Halbleiterstruktur einem Temperprozeß zur
Aktivierung thermischer Donatoren unterworfen wird derart, daß
sich die ursprüngliche Grunddotierung auf einem vorgegebenen Wert
erhöht und wobei die Parameter der Halbleiterbauelemente optimiert
werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß der Halbleiterchip vor dem Temperprozeß metallisiert wird.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß der Temperprozeß zur Reinhaltung der Oberfläche in einem inerten
Gas erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß als Halbleitermaterial n-leitendes Silicium verwendet wird.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß die thermischen Donatoren durch im Silicium vorhandenen Sauerstoff
gebildet werden.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
daß der Sauerstoff aus der Gasphase in einem Hochtemperaturprozeß
eingebracht wird.
7. Verfahren nach Anspruch 4 oder 5,
gekennzeichnet durch
die Verwendung von zonengezogenem Silicium.
8. Verfahren nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet,
daß der Temperprozeß bei einer Temperatur im Bereich von 400 bis
450°C durchgeführt wird.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet,
daß der Temperprozeß bei einer Temperatur von etwa 420°C
durchgeführt wird.
10. Verfahren nach Anspruch 8 oder 9,
dadurch gekennzeichnet,
daß der Temperprozeß für eine Zeitdauer von 10 bis 100 Stunden
durchgeführt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893937393 DE3937393A1 (de) | 1989-11-10 | 1989-11-10 | Verfahren zur herstellung eines halbleiterbauelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893937393 DE3937393A1 (de) | 1989-11-10 | 1989-11-10 | Verfahren zur herstellung eines halbleiterbauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3937393A1 true DE3937393A1 (de) | 1991-05-16 |
| DE3937393C2 DE3937393C2 (de) | 1993-08-05 |
Family
ID=6393232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19893937393 Granted DE3937393A1 (de) | 1989-11-10 | 1989-11-10 | Verfahren zur herstellung eines halbleiterbauelements |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3937393A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025356A1 (de) * | 1998-10-23 | 2000-05-04 | Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg | Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10150640B4 (de) * | 2001-10-12 | 2005-02-10 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor mit integriertem Überkopfzündschutz und Verfahren zu seiner Herstellung |
| DE102016125340A1 (de) * | 2016-12-22 | 2018-06-28 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1514934A1 (de) * | 1966-02-26 | 1969-08-14 | Telefunken Patent | Verfahren zur Herstellung von Halbleiterbauelementen |
-
1989
- 1989-11-10 DE DE19893937393 patent/DE3937393A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1514934A1 (de) * | 1966-02-26 | 1969-08-14 | Telefunken Patent | Verfahren zur Herstellung von Halbleiterbauelementen |
Non-Patent Citations (3)
| Title |
|---|
| Appl. Phys. Lett., 52 (25), 20. Juni 1988, S. 2139-2141 * |
| IEEE Trans. on El. Devices, Vol.-ED-23, Nr. 8, August 1976, S. 803-805 * |
| JP 63-90 140 A. In: Patents Abstr. of Japan, Sect. E, Vol. 12 (1988), Nr. 324(E653) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025356A1 (de) * | 1998-10-23 | 2000-05-04 | Eupec, Europ. Gesellschaft Für Leistungshalbleiter Mbh & Co. Kg | Verfahren zur herstellung eines leistungshalbleiters mit einer stoppzone |
| US6660569B1 (en) | 1998-10-23 | 2003-12-09 | Eupec Europaeische Gesellschaft Fuer Leitungshalbleiter Mbh & Co. Kg | Method for producing a power semiconductor device with a stop zone |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3937393C2 (de) | 1993-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102006050360B4 (de) | Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC | |
| US7521382B2 (en) | High resistivity silicon structure and a process for the preparation thereof | |
| DE1187326B (de) | Verfahren zur Herstellung einer Silizium-Schaltdiode | |
| DE102008022502B4 (de) | Verfahren zum Herstellen eines Halbleiterelements in einem Substrat | |
| DE102007020039A1 (de) | Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement | |
| DE4126955C2 (de) | Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen | |
| US4394191A (en) | Stacked polycrystalline silicon film of high and low conductivity layers | |
| DE112006001791T5 (de) | Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile | |
| DE69734456T2 (de) | Ein stabilisierter polysiliziumwiderstand und seine herstellungsmethode | |
| DE2262024A1 (de) | Verfahren zur herstellung von halbleiterbauelementen bzw. halbleiterschaltungen | |
| DE19757269A1 (de) | Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE4306565C2 (de) | Verfahren zur Herstellung eines blauempfindlichen Photodetektors | |
| DE1903870A1 (de) | Verfahren zum Herstellen monolithischer Halbleiteranordnungen | |
| DE4313042A1 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
| DE3937393A1 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
| DE2755418A1 (de) | Verfahren zur herstellung eines halbleiter-bauelements | |
| DE3915594A1 (de) | Halbleitervorrichtung | |
| DE2644638C2 (de) | ||
| DE1802849B2 (de) | Verfahren zum herstellen einer monolithischen schaltung | |
| Wendler et al. | Near‐Edge Optical Absorption Behaviour in Weakly Damaged Ion‐Implanted GaAs | |
| DE2408402A1 (de) | Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit | |
| DE10259292B4 (de) | Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt | |
| EP0520214A1 (de) | Verfahren zur Herstellung eines dotierten Gebietes in einem Substrat und Anwendung bei der Herstellung eines Bipolartransistors | |
| DE2524579C3 (de) | Halbleiter-Logikglied |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |