DE3924384A1 - Mehrere gestelle aufweisende speicherprogrammierbare steuerung mit relativer gestellschlitzadressierung - Google Patents
Mehrere gestelle aufweisende speicherprogrammierbare steuerung mit relativer gestellschlitzadressierungInfo
- Publication number
- DE3924384A1 DE3924384A1 DE3924384A DE3924384A DE3924384A1 DE 3924384 A1 DE3924384 A1 DE 3924384A1 DE 3924384 A DE3924384 A DE 3924384A DE 3924384 A DE3924384 A DE 3924384A DE 3924384 A1 DE3924384 A1 DE 3924384A1
- Authority
- DE
- Germany
- Prior art keywords
- slot
- address
- rack
- frame
- slots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Description
Die Erfindung bezieht sich auf speicherprogrammier
bare Steuerungen mit einer Vielzahl von Modulen zum Aus
führen verschiedener Funktionen zum Zwecke des Betreibens
oder Betätigen einer Maschine in Abhängigkeit von der
Ausführung eines Steuerprogramms. Insbesondere bezieht
sich die Erfindung auf einen Mechanismus zum Identifizieren
jedes Modultyps innerhalb der speicherprogrammierbaren
Steuerung.
Speicherprogrammierbare Steuerungen sind typischer
weise mit industriellen Anlagen verbunden, beispielsweise
Fertigungsbändern und Werkzeugmaschinen, um die Anlage
in Abhängigkeit von einem gespeicherten Steuerprogramm
sequentiell zu betätigen. Ein Typ einer solchen speicher
programmierbaren Steuerung ist in der US-PS 42 93 924
offenbart. Diese programmierbare Steuerung besteht aus
einem Rahmen oder Gestell, welches einige Funktionsmodule
enthält. In einer hinteren oder Rückebene des Gestells
sind Signalbusse und Verbinder zum elektrischen Anschlie
ßen der Funktionsmodule vorgesehen. Einer dieser Module
enthält einen Prozessor, der das Steuerprogramm sequentiell
ausführt. Das Steuerprogramm ist in einem Speicher innerhalb
des Prozessormoduls gespeichert und wird mit dem Ziel aus
geführt, den Zustand von ausgewählten Meß- oder Fühlvorrich
tungen an der gesteuerten Anlage zu überprüfen und in Ab
hängigkeit vom Zustand eines oder mehrerer der überprüften
Fühlvorrichtungen ausgewählte Stell- oder Betätigungsvor
richtungen an der gesteuerten Maschine einzuschalten oder
auszuschalten bzw. mit Energie zu versorgen oder von der
Energiezufuhr zu trennen. Das Gestell enthält auch eine
Anzahl von Eingabe/Ausgabe-Modulen, die ein Interface
oder eine Schnittstelle zwischen dem Prozessor einerseits
und den Fühl- und Betätigungsvorrichtungen andererseits
vorgesehen. Eine gegebene speicherprogrammierbare Steuerung
kann eine Vielzahl von verschiedenen Typen von Eingabe/
Ausgabe-Modulen haben, beispielsweise Module mit Wechsel
stromeingängen oder Wechselstromausgängen, Module mit
Gleichstromeingängen oder Gleichstromausgängen, Module
mit analogen Eingängen oder analogen Ausgängen und Posi
tioniermodule mit offener oder geschlossener Schleife.
Eine der Vorzüge dieser Art von speicherprogrammier
barer Steuerung besteht darin, daß sie im Bedarfsfalle er
weitert werden kann, und zwar dadurch, daß weitere Gestelle
hinzugefügt werden und ihre Rückebenenbusse kettenmäßig
miteinander verbunden werden, und zwar nach Art einer
"daisy-chain" (Gänseblümchen-Kette). Bei einer in dieser
Weise erweiterten Steuerung muß ein System vorgesehen wer
den, mit Hilfe dessen man jeden Modul in den kettenmäßig
miteinander verbundenen Gestellen adressieren kann. Eines
dieser Systeme ordnet jeder Modulposition in den Gestellen
eine eindeutige Adresse zu und sieht in jeder Gestellrück
ebene einen Adreßdecoder vor. Der Adreßdecoder spricht auf
den Bereich der Modulpositionsadressen für das Gestell da
durch an, daß er an den Modul in der adressierten Position
ein Freigabesignal aussendet.
Ein Problem, das bei diesem Adressiersystem auftritt,
besteht darin, daß der Decoder in jedem Gestell von Hand
so konfiguriert oder ausgelegt sein muß, daß er den Bereich
an Modulpositionsadressen, auf die er ansprechen soll, iden
tifizieren kann. Der Bereich an Adressen für ein gegebenes
Gestell hängt von der Anzahl der Modulpositionen in den Ge
stellen ab, die dem betreffenden gegebenen Gestell in der
Kette vorausgehen. Da die Konfiguration oder Auslegung von
Hand die Möglichkeit von menschlichen Fehlern eröffnet,
wäre es von Vorteil, ein automatisch konfigurierbares oder
ausgestaltbares Adreßsystem zu haben.
Zur Lösung des geschilderten Problems ist nach der
Erfindung vorgesehen eine speicherprogrammierbare Steuer
anordnung, die aus einer Reihe von Gestellen gebildet
ist, von denen jedes Schlitze zur Aufnahme einer Vielzahl
von Funktionsmodulen und eines Prozessormoduls hat, wobei
diese Module über Signalbusse und Verbinder auf einer
Rückebene in jedem Gestell elektrisch miteinander verbun
den sind und die Rückebenen der mehreren Gestelle nach Art
einer Daisy-Chain oder Kette elektrisch miteinander ver
bunden sind. Einer der Rückebenensignalbusse übermittelt
die Adresse des Schlitzes welcher den Modul enthält, zu
dem der Prozessormodul den Zugriff sucht.
Jeder Rahmen oder jedes Gestell enthält eine Schal
tung, die die Schlitzadresse decodiert und ein Freigabe
signal für einen in dem Gestell untergebrachten Modul
erzeugt, wenn dieser von dem Prozessormodul adressiert
wird. Diese Schaltung subtrahiert auch die Anzahl der
Schlitze in diesem Gestell von der empfangenen Schlitz
adresse, um eine umgewandelte Schlitzadresse zu erzeugen,
die dann weitergeleitet wird zu dem nächsten Gestell in
der Kette. Die umgewandelte Schlitzadresse ist relativ
in bezug auf den ersten Schlitz des nächsten Gestells in
der Daisy-Chain. Wird beispielsweie der erste Schlitz in
dem nächsten Gestell adressiert, ist die umgewandelte
Adresse gleich Null, wobei es sich um die relative
Schlitzadresse in bezug auf diesen ersten Schlitz handelt.
Wegen dieser Schlitzadressenumwandlung spricht jede
Gestelldecodierschaltung auf denselben Satz von relativen
Adressen an, und zwar unabhängig von der tatsächlichen
Position des Gestells in der Daisy-Chain.
Nach der Erfindung wird somit eine programmierbare
Steuerung geschaffen, die problemlos dadurch erweitert
werden kann, daß weitere Gestelle, in denen sich zusätzli
che Funktionsmodule befinden, an die Kette angefügt oder
in die Kette eingefügt werden können.
Insbesondere wird nach der Erfindung ein einfaches
Adressiersystem für die Funktionsmodule in jedem Gestell
in der Kette geschaffen.
Gemäß dem nach der Erfindung geschaffenen Adressier
system hat jedes Gestell eine Schaltung zum Decodieren der
Adresse für seine Module, wobei es nicht erforderlich ist,
diese Schaltung von Hand zu konfigurieren, damit sie einen
gegebenen Bereich von Adressen erkennen kann.
Von besonderem Vorteil ist, daß die Schaltung zum
Decodieren der Adressen unabhängig von der Position des
Gestells in der Kette ist.
Im folgenden wird die Erfindung an Hand von Zeich
nungen beispielshalber erläutert. Es zeigt
Fig. 1 eine bildhafte Darstellung einer nach der
Erfindung ausgebildeten speicherprogrammierbaren Steue
rung,
Fig. 2 eine schematische Darstellung der elek
trischen Zwischenverbindungen der Rahmen oder Gestelle
sowie der Module der speicherprogrammierbaren Steuerung,
Fig. 3 ein schematisches Blockschaltbild eines
Prozessormoduls der speicherprogrammierbaren Steuerung
und
Fig. 4 eine schematische Darstellung einer
Schlitzadressenverarbeitungsschaltung, die in jedem
Gestell vorgesehen ist.
Zunächst wird auf Fig. 1 und 2 Bezug genommen. Eine
dort dargestellte speicherprogrammierbare Steuerung 10
enthält zwei Rahmen oder Gestelle 12 und 13 mit separaten
Energieversorgungen 14 bzw. 15. Jedes der Gestelle 12 und
13 hat eine Anzahl von Schlitzen, die verschiedene Funk
tionsmodule 16 und 17 aufnehmen können. Eine eindeutige
Adresse ist jedem Gestellschlitz zugeordnet, so daß ein
darin aufgenommener Modul durch Eingriff zugänglich ist.
Die beiden Gestelle 12 und 13 enthalten auch eine Rück
ebene 18 bzw. 18′ mit elektrischen Verbindern und Leiter
bussen, die die Funktionsmodule 16 und 17 miteinander
verbinden und über die den Modulen Energie von den Energie
versorgungen 14 und 15 zugeführt wird. Die Rückebenen 18
und 18′ beinhalten insbesondere einen Paralleladreßbus 32
bzw. 32′, einen Paralleldatenbus 33 bzw. 33′, einen Satz
Steuerleitungen 34 bzw. 34′ und einen Fünf-Bit-Parallel-
Schlitzadreßbus 35 bzw. 35′. Obgleich separate Adreß- und
Datenbusse 32 und 33 dargestellt sind, kann es sich hierbei
auch um einen gemeinsamen Bus handeln, auf dem Adreß- und
Datensignale im Zeitmultiplexbetrieb übertragen werden. Für
jeden Schlitz in dem Gestell ist ein separater Verbinder an
der Rückebene vorgesehen, der dazu dient, diese Busse und
Steuerleitungen mit einem vom Schlitz aufgenommenen Modul
zu verbinden bzw. zu kuppeln. Ein Mehrleiterkabel 20 dient
dazu, die Rückenebenen 18 und 18′ der beiden Gestelle 12 und
13 miteinander zu verbinden, um eine gemeinsame System
rückebene zu bilden, die mit 19 bezeichnet ist. Ein weite
res Mehrleiterkabel 20′ dehnt die Systemrückebene des
zweiten Gestells 13 auf weitere Gestelle der speicherpro
grammierbaren Steuerung aus, die jedoch nicht dargestellt
sind. Die Gestelle sind mit Hilfe der Kabel 20 und 20′
miteinander verkettet und sind somit in einer Kette mit
einander verbunden nach Art einer sogenannten "Daisy-Chain"
(Gänseblümchen-Kette).
Das erste Gestell 12 enthält einen Prozessormodul 16,
der ein vom Anwender oder Benutzer definiertes Steuer
programm ausführt, das in einem Speicher des Moduls ge
speichert ist, und zwar zum Zwecke des Betriebs oder der
Betätigung einer Maschine, die mit der speicherprogrammier
baren Steuerung 10 verbunden ist. Ein Programmieranschluß
gerät 21 ist über ein Kabel 22 mit dem Prozessormodul 16
verbunden und dient zum Überwachen der Arbeitsweise der
speicherprogrammierbaren Steuerung sowie zum Programmieren
des Prozessormoduls 16. Der Prozessormodul 16 ist mit den
Rückebenenbussen 32, 33 und 35 sowie den Steuerleitungen 34
verbunden.
Das erste Gestell enthält auch eine Anzahl von Ein
gabe/Ausgabe-Modulen 17, die eine elektrische Schnittstelle
(Interface) zwischen dem Prozessormodul 16 einerseits und
Meß- oder Fühlvorrichtungen und Stell- oder Betätigungsvor
richtungen an der Maschine andererseits bilden, welche von
der speicherprogrammierbaren Steuerung 10 gesteuert wird.
Die Bezeichnung Eingabe/Ausgabe-Modul betrifft somit hier
einen Modul, der durch entsprechende Anpassung den Anschluß
von externen Vorrichtungen oder Geräten an der gesteuerten
Maschine gestattet. Diese Eingabe/Ausgabe-Module können
allerdings lediglich eine Eingabefunktion, lediglich eine
Ausgabefunktion aber auch sowohl eine Eingabe- als auch
eine Ausgabefunktion haben. Eingabe/Ausgabe-Module, die
eine Eingabefunktion vorsehen, verbinden den Prozessor
modul 16 mit den Fühleinrichtungen an der gesteuerten
Maschine, wohingegen Eingabe/Ausgabe-Module, die eine
Ausgabefunktion vorsehen, den Schnittstellenanschluß zu
den Betätigungsvorrichtungen an der gesteuerten Maschine
bereitstellen. Jeder der Eingabe/Ausgabe-Module kann ein
Wechselstromeingangs- oder Wechselstromausgangsgerät,
ein Gleichstromeingangs- oder Gleichstromausgangsgerät
sein oder eine Eingabe/Ausgabe-Schnittstelle zu analogen
Vorrichtungen oder Geräten vorsehen, beispielsweise zu
Resolvern und Positionsmeldegeräten. Die typische speicher
programmierbare Steuerung 10 enthält ein Gemisch an
verschiedenen Arten oder Typen von Eingabe/Ausgabe-
Modulen.
Die verschiedenen Bauglieder oder Komponenten des
Prozessormoduls 16, der schematisch in Fig. 3 dargestellt
ist, sind miteinander über einen Satz von drei internen
Bussen verbunden: ein Steuerbus 24, der aus einer Anzahl
von einzelnen Steuerleitungen besteht, die zwischen ver
schiedenen Komponenten verlaufen, ein Paralleldatenbus 25
und ein Paralleladreßbus 26. Ein Mikroprozessor 28 ist
mit diesen drei internen Bussen 24 bis 26 verbunden. Ab
hängig vom Typ des Mikroprozessors 28 können die Adreß-
und Datensignale zeitmultiplext an einem gemeinsamen in
ternen Bus anliegen, wobei eine Steuerleitung anzeigt,
um welchen Signaltyp es sich handelt, der gerade an dem
gemeinsamen Bus anliegt. Der Mikroprozessor 28 führt ein
Betriebssystemprogramm aus, das in einem Festwertspeicher
(ROM) 29 gespeichert ist. Dieses Betriebssystemprogramm
steuert den Gesamtbetrieb der speicherprogrammierbaren
Steuerung 10 und dient zur Ausführung eines vom Anwender
oder Benutzer definierten Maschinensteuerprogramms, das
in einem Direktzugriffsspeicher (RAM) 30 gespeichert ist.
Im RAM 30 ist auch eine Standard-Eingabe/Ausgabe-Daten
tabelle gespeichert, die den Status oder Zustand der
Fühl- und Betätigungsvorrichtungen aufbewahrt. Der RAM 30
stellt auch Speicherplätze zur Verfügung für Zähler, Zeit
geber und Zwischenberechnungswerte, die vom Mikroprozes
sor 18 beim Ausführen der Betriebs- und Anwendersteuer
programme benutzt werden. Ein Adreßdecoder 31 spricht auf
spezifische Adressen an, die über den Moduladreßbus 26
gesendet werden, und zwar durch Erzeugen von Steuersigna
len am Bus 24, die es dem Mikroprozessor ermöglichen,
Zugriff zu den Speichern 29 und 30 zu erlangen, als auch
zu der Systemrückebene 19.
Der Zugriff zu den Systemrückebenenbussen 32 bis 35
entweder durch den Prozessormodul 16 oder durch einen ande
ren Modul wird von einer Zwischenbussteuerschaltung 36 ge
regelt, die irgendwelche von einigen an sich bekannten
Schaltungen zum Ausführen einer Buszugriffsarbitration
enthält. Als Antwort auf ein geeignetes Anforderungssignal
gibt die Zwischenbussteuerschaltung 36 einen Satz bidi
rektionaler Datenpuffer 37 frei, um den internen Datenbus
25 des Prozessormoduls 16 mit dem Rückebenendatenbus 33
zu verbinden. Gleichermaßen gibt die Zwischenbussteuer
schaltung 36 einen Satz Adreßpuffer 38 frei, um den Pro
zessormoduladreßbus 26 mit dem Rückebenenadreßbus 32 zu
verbinden. Ein Schlitzadreßlatch (Schlitzadreßverriegelung)
39 kann von der Zwischenbussteuerschaltung 36 freigegeben
werden, um ein Fünf-Bit-Datenwort in Parallelform vom
Prozessormoduldatenbus 25 an den Rückebenenschlitzadreßbus
35 zu legen.
Die Zwischenverbindung der internen Busse des Prozes
sormoduls 16 mit denen der Rückebene 19 gestattet es dem
Mikroprozessor 28 wahlweise Zugriff zu irgendeinem der
Eingabe/Ausgabe-Module 17 in den Gestellen 12 und 13 zu
erlangen. Soweit es die Arbeitsweise des Prozessormoduls 16
betrifft, werden die miteinander verbundenen Gestelle als
ein einziges großes Gestell mit vielen Schlitzen und Modu
len angesehen. In einem derartigen System ist der Schlitz,
der dem Prozessormodul 16 am nächsten ist, mit der Schlitz
adresse 1 bezeichnet, und die Adresse jedes vom Prozessor
modul weiter entfernt liegenden Schlitzes nimmt längs der
Kette zu. Das erste Gestell 12 hat sieben Schlitzadressen
0 bis 6, einschließlich der Adresse für den Schlitz, in
welchem der Prozessormodul angeordnet ist. Die vier
Schlitze im zweiten Gestell 13 haben die Adressen 7 bis 10.
Um einen bestimmten Modul zu adressieren, speichert der
Mikroprozessor die Adresse des Schlitzes des Moduls in dem
Schlitzadreßlatch 39. Die Zwischenbussteuerschaltung 36
gibt dann das Schlitzadreßlatch 39 frei, um seinen Inhalt
an den Schlitzadreßbus 35 zu legen, der über die System
rückebene 19 läuft. Diese Schlitzadresse aktiviert den
Modul in dem bezeichneten Schlitz dahingehend, daß er auf
Signale an den anderen Rückebenenbussen reagieren soll.
Sobald die Schlitzadresse ausgesendet worden ist, sendet
der Mikroprozessor 28 die Adresse einer Komponente inner
halb des ausgewählten Moduls über den Rückebenenadreßbus
32 aus, und zwar dadurch, daß die Zwischenbussteuerschal
tung 36 den Satz von Adreßpuffern 38 freigibt. Im wesent
lichen zur selben Zeit gibt die Zwischenbussteuerschal
tung 36 den Satz von Datenpuffern 37 frei, so daß Daten
ausgetauscht werden können zwischen dem adressierten
Eingabe/Ausgabe-Modul 17 und dem Prozessormodul 16.
Wie es in Fig. 2 dargestellt ist, enthält die Rück
ebene jedes Gestells eine Schlitzadreßverarbeitungsschal
tung 40, die die Signale am Schlitzadreßbus 35 in indivi
duelle Auswahlsignale für jeden der Schlitze innerhalb
des betreffenden Gestells überführt. Einzelheiten dieser
Verarbeitungsschaltung 40 sind für das erste Gestell 12
in Fig. 4 dargestellt.
Wenn der Prozessormodul 16 versucht, den Zugriff zu
einem der sechs Eingabe/Ausgabe-Module in den Schlitzen
des ersten Gestells 12 zu erlangen, wird von den Schlitz
adressen 1 bis 6 die entsprechende Schlitzadresse an den
Schlitzadreßbus 35 gelegt. Die mit SA 0 bis SA 4 bezeichne
ten fünf Bitleitungen des Schlitzadreßbusses 35 vom Pro
zessormodul 16 sind über fünf Datenpuffer 41 bis 45 zu
einem mit A bezeichneten Eingang eines Fünf-Bit-Verglei
chers 47 verbunden. Die Bitleitungen des anderen Eingangs
B des Vergleichers 47 sind fest verdrahtet gemäß der An
zahl der Schlitze in dem ersten Gestell 12, d. h. gemäß
der Binärzahl 00 111. Der Vergleicher erzeugt ein aktives
Signal an einer von drei Ausgangsleitungen 48, 49 oder 50
in Abhängigkeit davon, ob die Schlitzadresse an seinem Ein
gang A größer als die Anzahl der Schlitze in dem Gestell,
gleich der Anzahl der Schlitze in dem Gestell oder kleiner
als die Anzahl der Schlitze in dem Gestell ist.
Wenn die Adresse für einen der Schlitze in dem ersten
Gestell gedacht ist, hat sie einen Wert von den Werten
0 bis 6, welcher Wert somit in jedem Falle kleiner als
die Anzahl der Schlitze in dem Gestell ist, nämlich sieben.
In diesem Falle wird ein aktives Signal vom Vergleicher 47
über eine Leitung 50 zum Freigabeeingang EN (EN = enable)
eines 3-auf-8-Decoders 46 gesendet. Die drei niedrigst
wertigen Bitleitungen SA 0, SA 1 und SA 2 des Schlitzadreß
busses 35 sind mit dem Auswahleingang des Decoders 46 ver
bunden. Jede der sieben Ausgangsleitungen des Decoders
ist verbunden mit einem Schlitzauswahlanschluß an dem
Rückebenenverbinder für jeweils einen separaten der sieben
Gestellschlitze. Der achte Ausgang des Decoders 46 wird
bei dem Gestell 12 mit sieben Schlitzen nicht benutzt.
Wenn der Decoder 46 freigegeben (enabled) ist, veranlaßt
die binäre Zahl, die durch die drei Bits dargestellt ist,
welche den Auswahleingängen des Decoders zugeführt werden,
daß die entsprechende eine der sieben Ausgangsleitungen
aktiv wird.
Gleichzeitig wird das aktive Hochpegelsignal an der
Vergleicherausgangsleitung 50 über ein ODER-Glied zu
einem jeweils ersten Eingang von fünf ausgangsseitigen
ODER-Gliedern 55 zugeführt. Die Ausgänge dieser fünf ODER-
Glieder 55 sind mit SA 0′ bis SA 4′ bezeichnet und sind
über das Kabel 20 mit dem Eingang des Schlitzadreßbusses
der Rückebene 18′ des nächsten Gestells verbunden. Da ein
Eingang von allen ausgangsseitigen ODER-Gliedern 55 einen
hohen Pegel empfängt, sind die Bits der Schlitzadresse,
die das nächste Gestell empfängt, alle Eins. Dadurch
werden alle Module stromabwärts der Daisy-Chain oder
Kette von der Auswahl ausgenommen.
Wenn eine Schlitzadresse, die nur Einsen enthält,
der Schlitzadreßverarbeitungsschaltung 40 des nächsten
Gestells zugeführt wird, welche der in Fig. 4 gezeigten
Schaltung ähnlich ist, erzeugt der in Fig. 4 gezeigten
Schaltung vorgesehenes UND-Glied 52 einen Hochpegelausgang.
Dieser hohe Pegel vom Ausgang des UND-Glieds 52 wird über
das ODER-Glied 53 an jeweils den ersten Eingang von allen
ausgangsseitigen ODER-Gliedern 55 weitergeleitet, um
für das nächste Gestell in der Daisy-Chain eine relative
Schlitzadresse zu erzeugen, bei der alle Bits Eins sind.
Dies bedeutet, daß unabhängig vom Ausgang des Addierers 54,
dessen Mehrbitausgang ebenfalls den ausgangsseitigen
ODER-Gliedern 55 zugeführt wird, in der jeweils weiterge
leiteten relativen Adresse nur Einsen stehen.
Wünscht der Prozessormodul 16 einen Zugriff zu einem
Modul in dem zweiten Gestell 13 (oder in einem nachfolgen
den Gestell), legt er die virtuelle Schlitzadresse an den
Bus 35. Bei herkömmlichen Steuergeräten oder Steuerungen
mußte ein Adreßdecoder im zweiten Gestell so konfiguriert
werden, daß er auf einen gegebenen Bereich von virtuellen
Schlitzadressen anspricht (beispielsweise auf Adressen
7 bis 10 für das Gestell 13 in Fig. 1). Die Rückebenen
schlitzadreßverarbeitungsschaltungen 40 in der hier be
schriebenen programmierbaren Steuerung setzen jedoch die
jeweils eingehende Schlitzadresse in eine relative Schlitz
adresse um, bevor die Adresse zu dem nächsten Gestell in
der Chain oder Kette weitergeleitet wird. Diese Justierung
der Schlitzadresse auf eine relative Adresse eliminiert
für jedes Gestell die Notwendigkeit, seine relative Posi
tion in der Daisy-Chain oder Kette und den Bereich seiner
Schlitzadressen zu "kennen".
Wenn, mit weiterer Bezugnahme auf Fig. 4, ein Schlitz
in einem anderen Gestell gerade adressiert wird, ist die
Adreßzahl oder Adreßnummer am Eingang der Schlitzadreß
verarbeitungsschaltung 40 des ersten Gestells 12 gleich
sieben oder größer als sieben, wobei sieben die Anzahl
der Schlitze in diesem Gestell 12 ist. Der Vergleicher 47
gibt daher ein aktives Signal entweder an seiner Ausgangs
leitung 48 oder an seiner Ausgangsleitung 49 ab. Diese
beiden Leitungen sind über ein ODER-Glied 51 mit dem
Freigabeeingang EN (EN = enable) des Addierers 54 ver
bunden, bei dem es sich um einen 5-Bit-Addierer handelt.
Ist dieser Addierer freigegeben (enabled) überführt er
die virtuelle Schlitzadresse in eine Schlitzadresse, die
bezogen ist auf den ersten Schlitz des zweiten Gestells 13.
Um dies zu tun, sind die Ausgänge der fünf Datenpuffer 51
bis 54 mit dem Satz von Eingängen A des 5-Bit-Addierers 54
verbunden. Der Satz von Eingängen B des Addierers 54 ist
auf der Rückebene gemäß dem Zweierkomplement der Anzahl
der Module in diesem Gestell festverdrahtet. So ist in
Fig. 4 beispielsweise die Rückebenenschaltung für das
erste Gestell 12, das sieben Schlitze hat, so dargestellt,
daß der Satz von Eingängen B zum Addierer 54 gemäß dem
Zweierkomplement von sieben fest verdrahtet ist, d. h. gemäß
der binären Zahl 11 001. Der Addierer 54 summiert die Ein
gangsschlitzadresse von den fünf Datenpuffern 41 bis 45
zu dem Zweierkomplement der Anzahl der Schlitze. Diese
Addition ist mathematisch der Subtraktion der Anzahl der
Gestellschlitze von der zugeführten Schlitzadresse äquiva
lent. Das 5-Datenbit-Ergebnis dieser "Subtraktion" er
scheint am Ausgang des Addierers 54 und gelangt, wie be
reits erwähnt, zu den Eingängen des Satzes aus den fünf
ausgangsseitigen ODER-Gliedern 55. Die fünf ODER-Glieder
55 leiten die resultierende relative Adresse an das nächste
Gestell 13 über das Kabel 20 weiter.
Durch Subtraktion der Anzahl der Schlitze im Gestell
von der Schlitzadresse vor dem Weiterleiten der Adresse an
das nächste Gestell in der Chain oder Kette wird die Schlitz
adresse so justiert, daß sie auf den ersten Schlitz in dem
nächsten Gestell bezogen ist. Jeder Gestelladressendecoder
46 kann daher so voreingestellt werden, daß er auf Schlitz
adressen zwischen null und X - 1 anspricht, wobei X die
Anzahl der Schlitze in diesem Gestell ist. Alternativ kann
die Schlitzadreßverarbeitungsschaltung 40 so konfiguriert
werden, daß sie auf den Umstand anspricht, bei dem den
Schlitzen Adressen von eins bis X zugeordnet sind. Diese
voreingestellte Decodierung ist unabhängig von der Ge
stellposition innerhalb der Daisy-Chain oder Kette, da die
dem jeweiligen Gestell zugeführte Eingangsschlitzadresse
bezüglich des ersten Schlitzes relativ bzw. auf diesen ersten
Schlitz bezogen ist. Das Ergebnis davon ist, daß, wenn die
Gestelle erstmalig miteinander verbunden werden, die Rück
ebenenschaltungen nicht konfiguriert werden müssen auf
eine virtuelle Adresse für den ersten Schlitz jedes Ge
stells und daß die Gestelle in beliebiger Reihenfolge
miteinander verbunden werden können.
Zur Erläuterung, wie ein Modul in dem zweiten Gestell
13 adressiert werden kann, sei ein spezifisches Beispiel
betrachtet, bei dem unterstellt wird, daß der Prozessor
modul 16 den Versuch unternimmt, Zugriff zu einem Eingabe/
Ausgabe-Modul im zweiten Schlitz von links im zweiten Ge
stell zu erlangen. Dieser Schlitz hat eine virtuelle
Systemadresse von acht, da es sich um den neunten Schlitz
der nach einer Daisy-Chain miteinander verketteten Gestelle
handelt. Zum Zugriff des Moduls in diesem Schlitz wird der
Prozessormodul 16 einen Satz von parallelen Logikpegelbits
an dem Schlitzadreßbus 35 erzeugen, die die Zahl Acht
repräsentieren. Wenn diese Bits an die Schlitzadreßverar
beitungsschaltung 40 in dem ersten Gestell 12 angelegt
werden, aktiviert der Vergleicher 47 seine Ausgangslei
tung 48. Da die Ausgangsleitung 50 des Vergleichers inaktiv
ist, d. h. einen niedrigen Pegel aufweist, bleibt der Deco
der 46 des ersten Gestells gesperrt und aktiviert daher
keine der Schlitzauswahlleitungen für seine Module.
Die Schlitzadreßzahl "Acht" wird auch dem Satz von
Eingangsanschlüssen A des Addierers 54 des ersten Gestells
zugeführt, der als Antwort darauf die Zahl Sieben von
der Eingabezahl an dem Satz von Eingängen A subtrahiert.
Das Ergebnis dieser Subtraktion ist die Binärzahl "Eins",
die am Ausgang des Addierers erscheint und von den ODER-
Gliedern 55 weitergeleitet wird zu den Schlitzadreßlei
tungen SA 0′ bis SA 4′ des Kabels 40, das sich zum zweiten
Gestell 13 erstreckt.
Die Rückebene 18′ des zweiten Gestells 13 enthält
eine Schlitzadreßverarbeitungsschaltung 40, die der in
Fig. 4 gezeigten Schaltung ähnlich ist, allerdings mit
der Ausnahme, daß sie für ein Gestell mit vier Schlitzen
ausgelegt oder konfiguriert ist. Dies bedeutet, daß der
Decoder 46 in dem zweiten Gestell auf Binärzahlen Null
bis Drei anspricht, wenn diese an den Schlitzadreßlei
tungen SA 0′ bis SA 4′ erscheinen. Gleichermaßen ist der
Satz der Eingänge B des Addierers 54 auf der Rückebene
des zweiten Gestells 13 in einer solchen Weise festver
drahtet, daß diese Verdrahtung dem Zweierkomplement der
Zahl 4 entspricht, und der Satz von Eingängen B des Ver
gleichers 47 ist gemäß der Zahl 4 verdrahtet.
Wenn bei diesem besonderen Beispiel der Prozessor
modul 16 Zugriff zum zweiten Modul im zweiten Gestell 13
sucht, handelt es sich bei der relativen Schlitzadresse,
die über das Kabel 20 dem Eingang der Rückebene 19 zu
geführt wird, um die Zahl Eins. Diese relative Adresse
wird über die Datenpuffer 41 bis 45 in der Verarbei
tungsschaltung 40 des zweiten Gestells zu dessen Decoder
46 weitergeleitet, der jetzt durch ein Hochpegelsignal an
der Ausgangsleitung 50 des Vergleichers 47 freigegeben ist.
Aufgrund dieser Eingangssignale liefert der Decoder 46
ein aktives Signal an die Schlitzauswahlleitung für den
zweiten Schlitz (Schlitz "eins" im zweiten Gestell 13).
Unabhängig von der Reihenfolge eines gegebenen Gestells
innerhalb der Daisy-Chain oder Kette des programmierbaren
Steuerungssystems spricht daher die Adreßdecodierschaltung
auf der Rückebene des Gestells auf Schlitzadressen zwischen
null und X - 1 an, wobei X die Anzahl der Schlitze in diesem
betreffenden Gestell ist. Das beschriebene System justiert
automatisch die Schlitzadresse dadurch, daß X von der zu
geführten Adresse subtrahiert wird, bevor sie zum nächsten
Gestell weitergeleitet wird. Als Ergebnis, unabhängig da
von, wieviele Modulschlitze auch immer einen gegebenen Ge
stell in der Daisy-Chain oder Kette vorausgehen mögen,
haben die Adreßsignale, die dem Gestell zum Zugriff
seiner Module zugeführt werden, denselben voreingestellten
Bereich, beispielsweise von null bis X - 1. Daher kann als
Ergebnis die Adreßdecodierschaltung in allen Gestellen
permanent so konfiguriert oder ausgelegt werden, daß sie
als Antwort auf Schlitzadressen in diesem einen und selben
Bereich Schlitzauswahlsignale erzeugt.
Claims (15)
1. Speicherprogrammierbare Steuerung enthaltend eine
Reihe von Gestellen mit Schlitzen zum Haltern und zum
elektrischen miteinander Verbinden einer Vielzahl von
Funktionsmodulen und eines Prozessormoduls,
dadurch gekennzeichnet,
daß jedes der Gestelle enthält:
einen Schlitzadreßbus (35), der ein elektrisches Signal führt, das eine numerische Adresse des Schlitzes darstellt, welcher einen Funktionsmodul (17) enthält, zu dem der Prozessormodul (16) Zugriff sucht,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Schlitzadresse zum Erzeugen einer resultierenden Schlitzadresse, und
einer Einrichtung (55) zum Übermitteln der resultie renden Schlitzadresse zu dem Schlitzadreßbus (35′) in einem weiteren Gestell (13) der speicherprogrammierbaren Steuerung.
einen Schlitzadreßbus (35), der ein elektrisches Signal führt, das eine numerische Adresse des Schlitzes darstellt, welcher einen Funktionsmodul (17) enthält, zu dem der Prozessormodul (16) Zugriff sucht,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Schlitzadresse zum Erzeugen einer resultierenden Schlitzadresse, und
einer Einrichtung (55) zum Übermitteln der resultie renden Schlitzadresse zu dem Schlitzadreßbus (35′) in einem weiteren Gestell (13) der speicherprogrammierbaren Steuerung.
2. Speicherprogrammierbare Steuerung nach Anspruch 1,
dadurch gekennzeichnet,
daß jedes Gestell (12) ferner enthält eine mit dem Schlitz
adreßbus (35; SA 0 bis SA 4) verbundene Einrichtung (46)
zum Decodieren ausgewählter Schlitzadressen zum Zwecke
der Erzeugung eines Schlitzauswahlsignals für jeden
Schlitz des Gestells.
3. Speicherprogrammierbare Steuerung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die zum Subtrahieren dienende Einrichtung (54) ein Ad
dierglied enthält, das einen ersten Eingang (A) aufweist,
der mit dem Schlitzadreßbus verbunden ist, und das einen
zweiten Eingang (B) aufweist, an dem eine Zahl anliegt, die
das Zweierkomplement der Anzahl der Schlitze in dem Gestell
(13) darstellt.
4. Speicherprogrammierbare Steuerung nach einem
der vorstehenden Ansprüche,
dadurch gekennzeichnet,
daß die Weiterleiteinrichtung (55) enthält eine Einrichtung
(47, 53) zum Setzen der resultierenden Schlitzadresse auf
eine vordefinierte Zahl, wenn immer ein Schlitz in dem
Gestell gerade adressiert wird.
5. Speicherprogrammierbare Steuerung mit einer Vielzahl
von seriell miteinander verbundenen Gestellen mit Schlitzen
zum Haltern und zum elektrischen miteinander Verbinden
einer Vielzahl von Funktionsmodulen, wobei jeder Gestell
schlitz eine Adresse hat, die durch das serielle mitein
ander Verbinden der Gestelle definiert ist, und wobei die
speicherprogrammierbare Steuerung einen Prozessormodul
enthält,
dadurch gekennzeichnet,
daß jedes der Gestelle enthält:
einen Schlitzadreßbus (35), der eine numerische Adresse des Schlitzes führt, welcher ein Modul (17) ent hält, zu dem der Prozessormodul (16) Zugriff sucht,
eine mit dem Schlitzadreßbus verbundene Einrich tung (46) zum Decodieren der Adresse zum Zwecke des Er zeugens eines Schlitzfreigabesignals für den Modul, der in dem adressierten Schlitz angeordnet ist,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Adresse zum Erzeugen einer resultierenden Adresse, und
eine Einrichtung (55) zum Weiterleiten der resultieren den Adresse zu dem Schlitzadreßbus (35′) des nächsten seriell angeschlossenen Gestells (13) der speicherpro grammierbaren Steuerung.
einen Schlitzadreßbus (35), der eine numerische Adresse des Schlitzes führt, welcher ein Modul (17) ent hält, zu dem der Prozessormodul (16) Zugriff sucht,
eine mit dem Schlitzadreßbus verbundene Einrich tung (46) zum Decodieren der Adresse zum Zwecke des Er zeugens eines Schlitzfreigabesignals für den Modul, der in dem adressierten Schlitz angeordnet ist,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Adresse zum Erzeugen einer resultierenden Adresse, und
eine Einrichtung (55) zum Weiterleiten der resultieren den Adresse zu dem Schlitzadreßbus (35′) des nächsten seriell angeschlossenen Gestells (13) der speicherpro grammierbaren Steuerung.
6. Speicherprogrammierbare Steuerung nach Anpruch 5,
dadurch gekennzeichnet,
daß die Decodiereinrichtung (46) auf Adressen anspricht, die
von null bis X - 1 reichen, wobei X die Anzahl der Schlitze
in dem Gestell ist.
7. Speicherprogrammierbare Steuerung nach Anpruch 5,
dadurch gekennzeichnet,
daß die Decodiereinrichtung (46) auf Adressen anspricht,
die von Y bis Y + X - 1 reichen, wobei Y eine ganzzahlige Kon
stante und X die Anzahl der Schlitze in dem Gestell ist,
zum Erzeugen von X Schlitzfreigabesignalen.
8. Speicherprogrammierbare Steuerung nach einem
der Ansprüche 5 bis 7,
dadurch gekennzeichnet,
daß die Weiterleiteinrichtung (55) enthält eine Einrichtung
(47, 53) zum Setzen der resultierenden Schlitzadresse auf
eine vordefinierte Zahl, wenn immer ein Schlitz in dem
Gestell gerade adressiert wird.
9. Gestell für mehrere Gestelle aufweisendes speicher
programmierbares Steuerungssystem mit einer Vielzahl von
Schlitzen zum Haltern und zum elektrischen miteinander
Verbinden von verschiedenen Funktionsmodulen,
dadurch gekennzeichnet,
daß das Gestell enthält:
einen Schlitzadreßbus (35), der ein Signal führt, das die numerische Adresse enthält,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Schlitzadresse zum Zwecke des Erzeugens einer resultierenden Schlitzadresse, und
eine Einrichtung (55) zum Weiterleiten der resultierenden Schlitzadresse an den Schlitzadressenbus (35′) eines anderen Gestells (13) des speicherpgrogrammierbaren Steuerungs systems.
einen Schlitzadreßbus (35), der ein Signal führt, das die numerische Adresse enthält,
eine Einrichtung (54) zum Subtrahieren der Anzahl der Schlitze in dem Gestell (12) von der Schlitzadresse zum Zwecke des Erzeugens einer resultierenden Schlitzadresse, und
eine Einrichtung (55) zum Weiterleiten der resultierenden Schlitzadresse an den Schlitzadressenbus (35′) eines anderen Gestells (13) des speicherpgrogrammierbaren Steuerungs systems.
10. Gestell nach Anspruch 9,
dadurch gekennzeichnet,
daß ferner vorhanden ist eine mit dem Schlitzadreßbus (35)
verbundene Einrichtung (46) zum Decodieren ausgewählter
Adressen zum Erzeugen eines Schlitzfreigabesignals für
jeden Schlitz des Gestells (12).
11. Gestell nach Anspruch 10,
dadurch gekennzeichnet,
daß die Decodiereinrichtung (46) anspricht auf Adressen,
die von null bis X - 1 reichen, wobei X die Anzahl der
Schlitze in dem Gestell ist, zum Erzeugen von X Schlitz
freigabesignalen.
12. Gestell nach Anspruch 10,
dadurch gekennzeichnet,
daß die Decodiereinrichtung (46) anspricht auf Adressen,
die von Y bis Y + X - 1 reichen, wobei Y eine ganzzahlige
Konstante ist und X die Anzahl der Schlitze in dem Gestell
ist, zum Erzeugen von X Schlitzfreigabesignalen.
13. Gestell nach einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet,
daß die Subtrahiereinrichtung (54) einen Addierer enthält,
der einen ersten Eingang (A) aufweist, der mit dem Schlitz
adreßbus (35) verbunden ist, und der einen zweiten Eingang
(B) aufweist, der eine Zahl erhält, die das Zweierkomplement
der Anzahl der Schlitze in dem Gestell darstellt.
14. Gestell nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet,
daß die Weiterleiteinrichtung (55) enthält eine Einrichtung
(47, 53) zum Setzen der resultierenden Schlitzadresse auf
eine vordefinierte Zahl, wenn immer ein Schlitz in dem
Gestell gerade adressiert wird.
15. Gestell nach Anspruch 14,
dadurch gekennzeichnet,
daß ferner vorgesehen ist eine Einrichtung (52, 53), die
auf die vordefinierte Zahl anspricht, welche über den
Schlitzadreßbus (35) ausgesendet wird, um die vordefinier
te Zahl an den Schlitzadreßbus (35′) eines weiteren Ge
stells des speicherprogrammierbaren Steuerungssystems
weiterzuleiten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/223,312 US5038317A (en) | 1988-07-25 | 1988-07-25 | Programmable controller module rack with a relative rack slot addressing mechanism |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3924384A1 true DE3924384A1 (de) | 1990-02-01 |
DE3924384C2 DE3924384C2 (de) | 1997-06-12 |
Family
ID=22835973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3924384A Expired - Lifetime DE3924384C2 (de) | 1988-07-25 | 1989-07-23 | Mehrere Gestelle aufweisende speicherprogrammierbare Steuerung mit relativer Gestelleinschubadressierung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5038317A (de) |
JP (1) | JPH02105205A (de) |
DE (1) | DE3924384C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0766186A2 (de) * | 1995-09-27 | 1997-04-02 | Yokogawa Electric Corporation | Datenprozessor |
DE19838178B4 (de) * | 1997-08-26 | 2007-06-21 | Matsushita Electric Works, Ltd., Kadoma | Leiterplatte bei einem programmierbaren Steuerungssystem, wobei eine Energieversorgungseinheit und eine Zentraleinheit an der Leiterplatte angebracht sind |
EP1946249A1 (de) * | 2005-11-10 | 2008-07-23 | Datacard Corporation | Modulares kartenausgebesystem und verfahren zum betrieb |
CN112631956A (zh) * | 2020-12-24 | 2021-04-09 | 海光信息技术股份有限公司 | 数据处理方法及装置、电子设备及存储介质 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450552A (en) * | 1987-08-17 | 1995-09-12 | Nec Corporation | Expanded address bus system for providing address signals to expanding devices |
US5142469A (en) * | 1990-03-29 | 1992-08-25 | Ge Fanuc Automation North America, Inc. | Method for converting a programmable logic controller hardware configuration and corresponding control program for use on a first programmable logic controller to use on a second programmable logic controller |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US5287247A (en) * | 1990-09-21 | 1994-02-15 | Lsi Logic Corporation | Computer system module assembly |
US5455959A (en) * | 1992-03-02 | 1995-10-03 | Alcatel Network Systems, Inc. | System for collecting from masters information independently collected from associated slaves in shelves of a telecommunications terminal |
US5388224A (en) * | 1992-04-24 | 1995-02-07 | Digital Equipment Corporation | Processor identification mechanism for a multiprocessor system |
DE4239030A1 (de) * | 1992-11-19 | 1994-05-26 | Siemens Ag | Anordnung mit steckbaren Funktionseinheiten |
DE4239461A1 (de) * | 1992-11-24 | 1994-05-26 | Siemens Ag | Anordnung zur Übertragung von Daten über einen Bus |
FR2712998B1 (fr) * | 1993-11-22 | 1996-02-09 | Aerospatiale | Simulateur de bus numériques intégré dans un système de test automatique de boîtiers électroniques embarqués sur avion. |
US5404460A (en) * | 1994-01-28 | 1995-04-04 | Vlsi Technology, Inc. | Method for configuring multiple identical serial I/O devices to unique addresses through a serial bus |
US5798921A (en) * | 1995-05-05 | 1998-08-25 | Johnson; Todd M. | Audio storage/reproduction system with automated inventory control |
JP3340358B2 (ja) * | 1997-09-08 | 2002-11-05 | 株式会社東芝 | プログラマブルコントローラ |
US6067594A (en) * | 1997-09-26 | 2000-05-23 | Rambus, Inc. | High frequency bus system |
JP3222821B2 (ja) * | 1997-12-25 | 2001-10-29 | 株式会社東芝 | プログラマブルコントローラ |
JP4001461B2 (ja) * | 1999-01-25 | 2007-10-31 | 三菱電機株式会社 | プログラマブルコントローラの周辺装置 |
DE19911309B4 (de) * | 1999-03-13 | 2006-11-09 | Rittal Gmbh & Co. Kg | Schaltschranküberwachungseinrichtung |
US6456495B1 (en) * | 2000-03-13 | 2002-09-24 | Eaton Corporation | Logic controller having DIN rail backplane and locking means for interconnected device module |
DE10020075C5 (de) * | 2000-04-22 | 2011-06-22 | Pilz GmbH & Co. KG, 73760 | Sicherheitsschaltgeräte-Modulanordnung |
US6662254B1 (en) | 2000-06-22 | 2003-12-09 | Axerra Networks, Ltd. | System architecture |
US6826777B1 (en) * | 2000-08-04 | 2004-11-30 | International Business Machines Corporation | Rack mounted digital video |
EP2056209B1 (de) * | 2000-12-11 | 2013-02-13 | Linear Technology Corporation | Schaltkreise und Verfahren zum Verbinden von Bussystemen miteinander |
US6799235B2 (en) * | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
US7343279B2 (en) * | 2002-08-01 | 2008-03-11 | Teradyne, Inc. | Universal approach for simulating, emulating, and testing a variety of serial bus types |
US7428218B2 (en) * | 2002-08-01 | 2008-09-23 | Teradyne, Inc. | Flexible approach for representing different bus protocols |
US7610119B2 (en) * | 2003-07-08 | 2009-10-27 | Omron Corporation | Safety controller and system using same |
TWI281805B (en) * | 2004-05-18 | 2007-05-21 | Quanta Comp Inc | System for automatically distributing communication port address |
US20070233928A1 (en) * | 2006-03-31 | 2007-10-04 | Robert Gough | Mechanism and apparatus for dynamically providing required resources for a hot-added PCI express endpoint or hierarchy |
US20080307149A1 (en) * | 2007-06-08 | 2008-12-11 | Tomonori Hirai | Clustering System and Flexible Interconnection Architecture Thereof |
JP2009301310A (ja) * | 2008-06-13 | 2009-12-24 | Yokogawa Electric Corp | モジュールシステム |
ATE531245T1 (de) * | 2009-04-23 | 2011-11-15 | Abb Technology Ag | Hardwaremodul und rückwandplatine für usbv |
JP2016514971A (ja) * | 2013-01-18 | 2016-05-26 | フレゼニウス ヴィアル エスアーエスFresenius Vial SAS | ラック内の医療デバイスへのアドレスの割り当て |
US10360125B2 (en) * | 2016-05-31 | 2019-07-23 | Bristol, Inc. | Methods and apparatus to communicatively couple field devices to a remote terminal unit |
US10095594B2 (en) * | 2016-05-31 | 2018-10-09 | Bristol, Inc. | Methods and apparatus to implement communications via a remote terminal unit |
CN106647601A (zh) * | 2016-12-13 | 2017-05-10 | 山西太钢不锈钢股份有限公司 | 一种罩式炉罩体编号自动识别方法 |
EP3521954A1 (de) * | 2018-02-05 | 2019-08-07 | ABB Schweiz AG | Flexible erweiterbare automatisierungsvorrichtung mit hot-swap-fähigen e/a-einheiten |
DE102019002119B4 (de) * | 2019-03-25 | 2020-06-10 | Inova Semiconductors Gmbh | Ansteuern von Ausführungseinheiten |
CN113301181B (zh) * | 2021-05-19 | 2023-08-22 | 漳州科华技术有限责任公司 | 并机地址识别系统及机柜 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4504927A (en) * | 1982-09-08 | 1985-03-12 | Allen-Bradley Company | Programmable controller with expandable I/O interface circuitry |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942158A (en) * | 1974-05-24 | 1976-03-02 | Allen-Bradley Company | Programmable logic controller |
US4050098A (en) * | 1975-11-17 | 1977-09-20 | Gulf & Western Industries, Inc. | Self-addressing modules for programmable controller |
US4165534A (en) * | 1977-04-25 | 1979-08-21 | Allen-Bradley Company | Digital control system with Boolean processor |
US4293924A (en) * | 1979-05-30 | 1981-10-06 | Allen-Bradley Company | Programmable controller with high density intelligent I/O interface |
US4250563A (en) * | 1979-08-09 | 1981-02-10 | Allen-Bradley Company | Expandable programmable controller |
US4360913A (en) * | 1980-03-17 | 1982-11-23 | Allen-Bradley Company | Multiplexing I/O module |
US4404651A (en) * | 1981-03-09 | 1983-09-13 | Allen-Bradley Company | Programmable controller for using coded I/O data technique |
US4442504A (en) * | 1981-03-09 | 1984-04-10 | Allen-Bradley Company | Modular programmable controller |
US4691296A (en) * | 1984-11-16 | 1987-09-01 | Allen-Bradley Company, Inc. | Method and apparatus for exchanging multiple data bytes with an I/O module in a single scan. |
US4882702A (en) * | 1986-03-31 | 1989-11-21 | Allen-Bradley Company, Inc. | Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules |
JPS63163654A (ja) * | 1986-12-26 | 1988-07-07 | Yamatake Honeywell Co Ltd | 入出力ユニツト選択装置 |
US4876664A (en) * | 1987-08-26 | 1989-10-24 | Allen-Bradley Company, Inc. | Programmable controller with a dual intermodule message system |
-
1988
- 1988-07-25 US US07/223,312 patent/US5038317A/en not_active Expired - Lifetime
-
1989
- 1989-07-23 DE DE3924384A patent/DE3924384C2/de not_active Expired - Lifetime
- 1989-07-24 JP JP1189027A patent/JPH02105205A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4504927A (en) * | 1982-09-08 | 1985-03-12 | Allen-Bradley Company | Programmable controller with expandable I/O interface circuitry |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0766186A2 (de) * | 1995-09-27 | 1997-04-02 | Yokogawa Electric Corporation | Datenprozessor |
EP0766186A3 (de) * | 1995-09-27 | 1997-12-29 | Yokogawa Electric Corporation | Datenprozessor |
DE19838178B4 (de) * | 1997-08-26 | 2007-06-21 | Matsushita Electric Works, Ltd., Kadoma | Leiterplatte bei einem programmierbaren Steuerungssystem, wobei eine Energieversorgungseinheit und eine Zentraleinheit an der Leiterplatte angebracht sind |
EP1946249A1 (de) * | 2005-11-10 | 2008-07-23 | Datacard Corporation | Modulares kartenausgebesystem und verfahren zum betrieb |
EP1946249A4 (de) * | 2005-11-10 | 2010-05-26 | Datacard Corp | Modulares kartenausgebesystem und verfahren zum betrieb |
US8239594B2 (en) | 2005-11-10 | 2012-08-07 | Datacard Corporation | Modular card issuance system and method of operation |
CN112631956A (zh) * | 2020-12-24 | 2021-04-09 | 海光信息技术股份有限公司 | 数据处理方法及装置、电子设备及存储介质 |
CN112631956B (zh) * | 2020-12-24 | 2023-01-20 | 海光信息技术股份有限公司 | 数据处理方法及装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US5038317A (en) | 1991-08-06 |
DE3924384C2 (de) | 1997-06-12 |
JPH02105205A (ja) | 1990-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3924384C2 (de) | Mehrere Gestelle aufweisende speicherprogrammierbare Steuerung mit relativer Gestelleinschubadressierung | |
DE4135749B4 (de) | Prozessormodul für eine programmierbare Steuerung mit einer intelligenten Funktionsmodulschnittstelle | |
DE69818089T2 (de) | Intelligentes kraftfahrzeugstromverteilungssystem und sein herstellungsverfahren | |
EP0107026B1 (de) | Speicherprogrammierbare Steuerung | |
DE2219918A1 (de) | Programmierbares Steuergerät | |
DE19502499A1 (de) | Bussystem zur Steuerung und Aktivierung von miteinander vernetzten ASI-Slaves, vorzugsweise binäre Sensoren oder Eingangsmodule und/oder Ausgangsmodule oder Aktuatoren eines Aktuator-Sensor-Interface | |
DE3232600C2 (de) | ||
DE3710813C2 (de) | Datenverarbeitungssystem sowie Verfahren dafür | |
DE19815263A1 (de) | Vorrichtung zur fehlertoleranten Ausführung von Programmen | |
DE3423710A1 (de) | Verfahren zur datenuebertragungssteuerung | |
DE4210015C2 (de) | Hochgeschwindigkeitszähleinrichtung und Verfahren zum Konfigurieren der Einrichtung | |
DE2914678C2 (de) | Verfahren zum Prüfen einer asynchron arbeitenden digitalen Schaltung und Prüfgerät zur Durchführung des Verfahrens | |
DE4005042A1 (de) | Architektur eines digitalen bewegungssteuerungselements hoher geschwindigkeit | |
EP1692579B1 (de) | Verfahren und vorrichtung zum betreiben zusammenarbeitender, unterschiedlicher geräte | |
EP1576867B1 (de) | Technologie-platine mit modularer sps-integration und erweiterung | |
DE1424747B2 (de) | Erweiterbare digitale datenverarbeitungsanlage | |
DE2420214A1 (de) | Ein/ausgabe-vermittlung mit ausfallausgleich | |
DE102005025703A1 (de) | Vorrichtung und Verfahren zur Adressierung und Positionsbestimmung eines Gerätemoduls | |
EP0135881B1 (de) | Speicherprogrammierbares Automatisierungsgerät | |
EP0009625A2 (de) | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher | |
DE1805623B2 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE3123379C2 (de) | ||
EP1260905A2 (de) | Programmgesteuerte Einheit | |
DE19531635C1 (de) | Ordnungsverfahren für Zugehörigkeitsfunktionswerte lingustischer Eingangswerte in einem Fuzzy-Logic-Prozessor und Anordnungen zu deren Durchführung | |
DE1424746A1 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: ALLEN-BRADLEY CO., INC., MILWAUKEE, WIS., US DENSO |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |