DE3912750C2 - - Google Patents

Description

Die Erfindung geht aus von einer PLL-Schaltung mit einem Pha­ senkomparator zum Messen der Phasendifferenz zwischen einem ersten Binär-Signal (Eingangssignal) und einem zweiten Binär-Signal (Rückkopplungssignal) zum Erzeugen eines dritten Binär-Signals zum Ansteuern eines Oszilla­ tors variabler Frequenz, der das zweite Binär-Signal liefert. Eine solche Schaltung ist z. B. aus der DE-OS 31 22 811 sowie aus weiteren Literaturstellen be­ kannt.

Fig. 1 zeigt das Blockschaltbild einer konventionellen PLL-Schaltung, wie sie z.B. in dem Aufsatz von Takeshi Yanagisawa, "PLL (Phase-Locked Loop) Applied Circuit", General Electronics Publishing Co., Ltd. vom 20. Mai 1983 auf den Seiten 28 bis 29 beschrieben ist. Das Blockschalt­ bild zeigt einen Phasenkomparator 18, dem sowohl ein Rechtecksignal P1 mit der Sollfrequenz als auch ein Rückkopplungssignal P2 zugeführt werden. Einem Frequenz­ schaltgatter 19 werden das Ausgangssignal q des Phasen­ komparators 18 und Gattertaktimpulse f1 und g1 zuge­ führt. Ein n-stufiger Frequenzteiler 20 empfängt das Ausgangssignal R des Frequenzschaltkreises 19, d.h., ein zusammengesetztes Signal aus den Gattertaktimpulsen f1 und g1 und erzeugt ein Ausgangssignal P2, das an den Phasenkomparator 18 zurückgeführt wird.

Nachfolgend soll die Funktion dieser Schaltungsanord­ nung in Verbindung mit den Fig. 2 und 3 beschrieben werden. Bei einem rechteckförmigen Signal P1 als Ein­ gangssignal weisen der Eingang und der Ausgang des Phasenkomparators 18 Wellenformen auf, die durch (a) und (c) in der Fig. 3 dargestellt sind. Solche Eingangs- und Ausgangswellenformen werden durch den Phasenkom­ parator 18 erzeugt, der - wie Fig. 2 zeigt - aus einem SR-Flip-Flop besteht, das durch die Anstiegsflanke des Rechtecksignals P1 gesetzt und durch die Anstiegsflanke des Rückkopplungssignals P2 zurückgestellt wird, um ein Ausgangssignal q zu erzeugen. Durch das Zeichen Φ wird in Fig. 3 die Zeitdifferenz zwischen den Anstiegsflan­ ken der beiden Signale angezeigt.

Das Frequenzschaltgatter 19 gibt wahlweise bei einem Eingangspegel "1" einen Gattertaktimpuls f1 der Fre­ quenz f1 oder bei einem Eingangspegel "0" einen Gatter­ taktimpuls g1 der Frequenz g1 an den n-stufigen Fre­ quenzteiler 20 ab. Das in der Frequenz geteilte Signal des n-stufigen Frequenzteilers 20 wird teilweise als Rückkopplungssignal P2 an den Phasenkomparator 18 zu­ rückgeführt. Dies bedeutet, daß die Phasendifferenz zwischen dem Eingangssignal P1 und dem Rückkopplungs­ signal P2 aus den Anstiegsflanken der beiden Signale abgeleitet wird, und abhängig von diesem Phasenver­ gleich wird das Verhältnis zwischen dem Pegel "1" und dem Pegel "0" (Verhältnis zwischen f1 und g1) geändert, wie durch die Gattertaktimpulse f1 und g1 der Fig. 3 (d) angezeigt und hierdurch sowohl die Frequenz als auch die Phase des Rückkopplungssignals P2 gesteuert wird.

Hierdurch ist es durch gegenseitigen Vergleich der Anstiegsflanken des Sollsignals P1 und des Rückkopp­ lungssignals P2 möglich, ein Ausgangssignal zu er­ zeugen, das mit dem Rechtecksignal P1 synchronisiert ist und die Sollfrequenz aufweist.

Da bei einer solchen konventionellen PLL-Schaltung das Eingangssignal (Rechtecksignal P1) nur einmal pro Periode geregelt wird, tritt das Problem auf, daß die Nachregeleigenschaften bei einer Variation des Eingangs­ signals P1 nicht zufriedenstellend sind.

Die anfangs erwähnte DE-OS 31 22 811 ist zwar in der Lage, pro Periode zwei Impulse (Phasenkorrektursignale) auszugeben, das Phasenkorrektursignal ist jedoch nur ein Signal zum Anzeigen des Zwischenraums zwischen der An­ stiegsflanke und der Abfallflanke der beiden Signale.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Nachteile der konventionellen Schaltungen zu vermei­ den und eine verbesserte PLL-Schaltung vorzuschlagen, bei der die Nachregeleigenschaften und die Genauigkeit des Ansprechens auf Variationen im Eingangssignal ver­ bessert werden.

Gemäß der Erfindung weist die PLL-Schaltung entsprechend dem Oberbegriff des Anspruchs 1 die im Kennzeichen des Anspruchs 1 enthaltenen Merkmale auf.

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen. Die Erfindung wird nach­ folgend anhand von Ausführungsbeispielen unter Bezug auf die beigefügten Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 das Blockschaltbild des Gesamtaufbaus einer kon­ ventionellen PLL-Schaltung;

Fig. 2 das Blockschaltbild eines Beispiels eines Phasenkomparators der Schaltung nach Fig. 1;

Fig. 3 eine graphische Darstellung der Wellenformen des Eingangs- und des Ausgangssignals der Schaltung nach Fig. 2;

Fig. 4 das Gesamtblockschaltbild einer ersten Ausfüh­ rungsform der PLL-Schaltung gemäß der vorlie­ genden Erfindung;

Fig. 5 das Schaltbild einer beispielsweisen Schaltung eines Phasenkomparators der Anordnung nach Fig. 4;

Fig. 6 eine graphische Darstellung der Wellenformen des Eingangs- und Ausgangssignals der Schaltung nach Fig. 5;

Fig. 7 ein Flußdiagramm des durch den in Fig. 4 ge­ zeigten Mikrocomputer ausgeführten Verarbei­ tungsprogrammes;

Fig. 8 das Gesamtblockschaltbild einer zweiten Aus­ führungsform der erfindungsgemäßen PLL-Schal­ tung;

Fig. 9 ein Flußdiagramm für das durch den Mikrocom­ puter nach Fig. 8 durchgeführte Verarbeitungs­ programm; und

Fig. 10 ein Flußdiagramm für das Verarbeitungsprogramm, das durch den Mikrocomputer einer dritten Aus­ führungsform der erfindungsgemäßen PLL-Schal­ tung durchgeführt wird.

Bei dem Ausführungsbeispiel nach Fig. 4 ist ein aus einem Flip-Flop 1a und einem Inverter 1b (s. Fig. 5) bestehender Phasenkomparator 1 vorgesehen. Der Phasen­ komparator 1 erhält sowohl ein Rechtecksignal X1 der Sollfrequenz als auch ein Signal X2 vom Ausgang eines Zählers 10, das dem höchstwertigsten Bit (MSB) des Zählers 10 entspricht. Der Phasenkomparator 1 dient zur Feststellung der Phasendifferenzdaten zwischen den beiden Eingangssignalen und liefert entsprechende Phasendifferenzdaten als Ausgangssignal zweimal pro Periode. Fig. 4 zeigt außerdem eine Impulsbreitenmeß­ schaltung 2, die aus einem Zähler besteht, der interne Taktimpulse zählt und dazu dient, die Impulsbreite des Rechtecksignals y in einen proportionalen Zählwert um­ zuwandeln. Außerdem ist ein Mikrocomputer 3 vorgesehen, der als Recheneinrichtung zur Durchführung einer Phasen­ regelrechnung dient, sowie ein Nur-Lese-Speicher (ROM) 4, in dem die Software für die Phasenverriegelung ge­ speichert ist. Außerdem ist ein RAM-Speicher 5 zur temporären Speicherung der Daten vorgesehen sowie eine Rückstellschaltung zum Rückstellen des Mikrocomputers 3 bei Beginn seines Betriebes. Ein Adressendekoder 7 dient zur Auswahl einer Adresse. Insbesondere führt der Adressendekoder 7 ein Lesesignal (RD) und ein Schreib­ signal (WR) vom Mikrocomputer 3 ein, während Adreß­ daten auf einem Adressenbus 11 anstehen und liefert so­ wohl ein Leseaktivierungssignal (RE) als auch ein Schreibaktivierungssignal (WE) an den ROM-Speicher 4 und den RAM-Speicher 5. Weiterhin ist ein Quarzoszilla­ tor 8 vorgesehen sowie ein Frequenzvervielfacher 9, der als Oszillatorschaltung mit variabler Frequenz dient, um ein Ausgangssignal mit einer Frequenz zu erzeugen, die dem Ausgang des Mikrocomputers 3 auf der Basis der Ausgangsfrequenz des Quarzoszillators 8 entspricht. Ein 8-Bit-Zähler 10 liefert ein Ausgangssignal X2, das dem höchstwertigsten Bit des Zählers entspricht und als Rückkopplungssignal an den Phasenkomparator 1 zurück­ geführt wird.

Nachfolgend soll die Funktion dieser Ausführungsform in Verbindung mit den Fig. 5 bis 7 beschrieben werden.

Fig. 5 zeigt die detaillierte Ausbildung des Phasenkom­ parators 1, und zwar besteht dieser aus einem Flip-Flop 1a und einem Inverter 1b. Fig. 6 ist eine graphische Darstellung der Wellenformen der Eingangs- und Ausgangs­ signale des Phasenkomparators 1, während Fig. 7 ein Flußdiagramm eines Phasenverriegelungsprogrammes ist, das in dem ROM-Speicher 4 enthalten ist.

In dem Phasenkomparator 1 wird die Phase des MSB- Signals X2, also des Rückkopplungssignals, mit der Phase des Rechtecksignals X1, das Sollfrequenz auf­ weist, verglichen. Wird z.B. das Rechtecksignal X1 der Fig. 6 (a) eingegeben, so wird das Flip-Flop 1a durch die Anstiegsflanke des Signals X1 gesetzt und durch die Abfallflanke des Signals über den Inverter 1b der Schaltungsanordnung nach Fig. 5 zurückgestellt, wodurch ein Ausgangssignal y, s. Fig. 6 (c), erzeugt wird. Der Impulsabschnitt "1" wird als A und der Impulsabschnitt "0" als B bezeichnet.

In der Impulsbreitenmeßschaltung 2 werden die Zeiträume A und B (ausgedrückt durch A1, A2 und B1, B2 in diesem Beispiel) durch eine Technik gemessen, bei der die internen Taktimpulse während der entsprechenden Zeit­ perioden der Impulsbreiten gezählt und dann in Zähl­ werte entsprechend den Impulsbreiten umgewandelt werden. Diese Zählwerte werden dann dem Mikrocomputer 3 zugeleitet.

Nachfolgend erfolgt eine Erläuterung anhand des im Fluß­ diagramm der Fig. 7 gezeigten Programmes, das durch den Mikrocomputer 3 auf der Basis der von der Impulsbreiten­ meßschaltung gemessenen Werte ausgeführt wird. Zuerst wird in einem Schritt ST1 der dem Mikrocomputer 3 zuge­ leitete Wert geprüft, ob er einem Wert A oder einem Wert B entspricht. Abhängig von diesem Resultat wird der Wert A im Schritt ST2 in einem Register "neu" ge­ speichert, oder der Wert B wird in einem Schritt ST3 in einem Register "alt" gespeichert. Danach wird in einem Schritt ST4 der Wert des Registers "alt" von dem Wert des Registers "neu" subtrahiert, und die Differenz wird in ein Register DEL(n) eingeschrieben. Dementsprechend wird die Differenz zwischen A und B, d.h., die Phasen­ differenz zwischen X1 und X2, in den Schritten ST1 bis ST4 berechnet, wobei der Wert A als Referenz angewandt wird. Somit ergibt sich

DEL (1) = A1-B1
DEL (2) = A2-B1
DEL (3) = A2-B2
DEL (4) = A3-B2
  .
  .
  .
DEL (n) = A [INT (n/2)+1] - B [INT ((n+1)/2)]

In den Schritten ST5 bis ST7 wird eine Proportional- Integralrechnung durchgeführt. Im Schritt ST5 wird das Produkt aus der Phasendifferenz DEL(n) und der Pro­ portionalitätsverstärkungsfaktor Kp berechnet und als Proportionalsteuerelement Np, zugeführt. Im Schritt ST6 wird die Summe

des Produktes der Phasen­ differenz DEL(n) und des Integralfaktors K1 berechnet und als Integralsteuerelement N1 zugeleitet. Im nächsten Schritt ST7 wird die Summe Ns des proportio­ nalen Steuerfaktors Np und des Integralsteuerelementes N1 berechnet und dem Mikrocomputer 3 zugeleitet. Das Programm kann z.B. als Interrupt-Verarbeitungsprogramm am Ende der Zeitdauer A oder B gestartet werden.

Danach wird die Schwingungsfrequenz des Quarzoszil­ lators 8 durch den Frequenzvervielfacher 9 in ein Fre­ quenzsignal umgewandelt, das dem Ausgangssignal des Mikrocomputers 3 entspricht, und danach wird die Fre­ quenz durch den Zähler 10 geteilt. Das MSB-Signal des Ausgangs des Zählers 10 wird als Rückkopplungssignal X2 an den Phasenkomparator 1 zurückgeführt.

Bei einer Wiederholung des vorstehend beschriebenen Vorganges wird die Phasendifferenz in dem Integral­ element N1 der Proportional-Integralregelung akkumuliert, so daß die Phasen der Signale X1 und X2 graduell einander angenähert werden und somit der Wert B dem Wert A angenähert wird. Sobald B mit A überein­ stimmt, ist die Phasendifferenz vollständig beseitigt, so daß sich ein Phasenverriegelungszustand zwischen den beiden Signalen X1 und X2 ergibt.

In dieser Ausführungsform wird das resultierende Signal, das durch einen Vergleich der Phase des MSB-Signals (Rückkopplungssignal) des Zählers 10 mit der Phase des Rechtecksignals mit Sollfrequenz erhalten wird, als Ein­ gangssignal dem Mikrocomputer 3 zugeleitet. Der Schal­ tungsaufbau dieser Ausführungsform kann jedoch derart modifiziert werden, daß eine Phasenverriegelung ohne die Notwendigkeit des Phasenkomparators 1 durchgeführt wird, indem das Rechtecksignal und das MSB-Signal direkt dem Mikrocomputer 3 zugeführt wird und der Phasenvergleich mittels Software durchgeführt wird.

Fig. 8 zeigt das Blockschaltbild einer zweiten Aus­ führungsform, die in der angegebenen Weise modifiziert ist. In diesem Blockschaltbild fehlen der Phasenkom­ parator 1 und die Impulsbreitenmeßschaltung 2 der Aus­ führungsform nach Fig. 4, und sowohl das Rechtecksignal X1 als auch das MSB-Signal X2 werden direkt dem Mikro­ computer 3 zugeleitet. Fig. 9 zeigt ein Flußdiagramm eines Phasenverriegelungs-Programms für die Anordnung nach Fig. 8.

Nachfolgend soll die Funktionsweise der zweiten Aus­ führungsform in Verbindung mit Fig. 9 beschrieben werden. Zunächst wird für den Fall, daß weder das An­ stiegsflankensignal von A noch das Abfallflankensignal von B eingegeben wird, lediglich der Inhalt eines Zählers K inkrementiert. Wird jedoch das eine oder andere Flankensignal eingegeben, so wird das Anstiegs­ flankensignal von A im Schritt ST24 verarbeitet, wobei der Wert des Zählers K im Register "alt" gespeichert wird. Im Falle eines Abfallflankensignals von B wird dieses im Schritt ST25 verarbeitet und der Wert des Zählers K wird in dem Register "neu" gespeichert. An­ schließend wird in den Schritten ST4 bis ST7 eine Pro­ portional-Integralregelung in der gleichen Weise wie beim ersten Ausführungsbeispiel durchgeführt und das Resultat an den Frequenzvervielfacher 9 ausgegeben. Im nächsten Schritt ST26 wird der Zählwert K durch den Wert der erforderlichen Verarbeitungszeit α in den Schritten ST21, ST22, ST24 oder ST25 sowie ST4 bis ST7 ersetzt, und die während einer solchen Prozedur ver­ strichene Zeit wird als Korrekturwert für den Zählwert K benutzt. Auf diese Weise arbeitet das Programm als Zähler, und wenn das Anstiegsflankensignal von A oder das Abfallflankensignal von B eingegeben wird, erfolgt ein Proportional-Integralregelvorgang, um eine Koinzidenz zwischen den Phasen der Signale X1 und X2 herzustellen. Diese Software enthält ein Interrupt-Ver­ arbeitungsprogramm, das während der Anstiegszeit von A und der Abfallzeit von B gestartet wird.

In dem gerade beschriebenen, zweiten Ausführungsbei­ spiel wird der Regelvorgang derart durchgeführt, daß eine Phasendifferenz zwischen dem Rechtecksignal X1 und dem Rückkopplungssignal X2 eliminiert wird. Wird jedoch der Schritt ST27 zusätzlich zwischen die vorerwähnten Schritte ST14 und ST15, s. Fig. 10, eingefügt, so wird die folgende Rechnung durchgeführt:

DEL(n) = DEL(n) + β

Hierdurch wird es möglich, die Phasendifferenz entspre­ chend dem Wert β zu erhalten. Somit kann die Phasen­ differenz, falls gewünscht, dadurch verändert werden, daß der Wert β auf entsprechende Weise verändert wird. Der Wert β wird dem Bus des Mikrocomputers 3 über einen (nicht gezeigten) Anschluß zugeleitet.

Claims (8)

1. PLL-Schaltung mit einem Phasenkomperator zum Mes­ sen der Phasendifferenz zwischen einem ersten Binär­ signal (Eingangssignal) und einem zweiten Binärsignal (Rückkopplungssignal) zum Erzeugen eines dritten Bi­ närsignals zum Ansteuern eines Oszillators variabler Frequenz, der das zweite Binärsignal liefert, dadurch gekennzeichnet,
daß das vom Phasenkomparator erzeugte dritte Binär­ signal in seiner Polarität synchron mit der Anstiegs­ flanke des ersten Binärsignals (X1) und der Abfall­ flanke des zweiten Binärsignals (X2) wechselt;
daß eine Impulsbreitenmeßschaltung zum Messen der Impulsbreite (A) bei hohem Pegel und der Impulsbreite (B) bei niedrigem Pegel des dritten Binärsignals vor­ gesehen ist;
daß ein Phasendifferenzdetektor zum Subtrahieren der Impulsbreite (B) bei niedrigem Pegel von der Impuls­ breite (A) bei hohem Pegel vorgesehen ist, um die Phasendifferenz jedesmal zu messen, wenn die Polari­ tät des dritten Binärsignals wechselt;
daß eine Recheneinrichtung (3, 4) zur wiederholten Pro­ portional-Integralrechnung auf der Basis des Phasendif­ ferenzsignals des Phasendifferenzdetektors vorgesehen ist, um die Phasendifferenz über die Phasenregelschleife auf einen konstanten Wert zu regeln; und
daß der Oszillator variabler Frequenz das zweite Binärsignal (X2) mit einer Frequenz ausgibt, die dem Ausgangssignal der Recheneinrichtung (3, 4) ent­ spricht.

2. PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Phasenkomparator ein RS-Flip-Flop (1a) ist, dessen Setzeingang das erste Binärsignal (X1) und dessen Rückstelleingang das zweite Binärsignal (X2) über einen Inverter (1b) zu­ geführt wird.

3. PLL-Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Impulsbreitenmeßschal­ tung ein Zähler (2) ist, dem ein Signal fester Frequenz zugeführt wird und der die Anzahl der Zyklen dieses Signals während des Zeitraums (A) hohen Pegels und des Zeitraums (B) niedrigen Pegels des dritten Binärsig­ nals zählt und sowohl einen ersten Zählwert für den Zeitraum (A) als auch einen zweiten Zählwert für den Zeitraum (B) ausgibt.

4. PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß der Phasenkomparator und die Impulsbreitenmeßschaltung durch einen Mikrocomputer (3, 4) gebildet werden, dessen Speicher (4) ein Phasen­ vergleichsprogramm zum Messen der Anstiegsflanke des ersten Binärsignals (X1) und der Abfallflanke des zwei­ ten Binärsignals (X2) enthält;
daß der Zeitraum zwischen den beiden Flanken gemessen wird, um den ersten Meßwert (A) beginnend mit der An­ stiegsflanke und den zweiten Meßwert (B) beginnend mit der Abfallflanke zu ermitteln.

5. PLL-Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Phasendifferenzdetektor aus einem Mikrocomputer (3, 4) besteht, dessen Speicher (4) ein Subtraktionsprogramm zum Subtrahieren des zwei­ ten Zählwertes (B) von dem ersten Zählwert (A) auf­ weist, und dessen Recheneinrichtung ebenfalls durch den Mikrocomputer (3, 4) gebildet wird, dessen Speicher (4) ein Proportional-Integralrechenprogramm zum Aus­ führen einer Proportional-Integralrechnung ent­ sprechend dem Rechenergebnis des Subtraktionsprogramms enthält.

6. PLL-Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Mikrocomputer (3, 4) in dem Speicher (4) außerdem ein Phasendifferenz- Einstellprogramm zum Addieren oder Subtrahieren eines vorbestimmten Wertes zu bzw. von dem Rechenergebnis des Subtraktionsprogramms enthält.

7. PLL-Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Speicher (4) ein Nur- Lese-Speicher (ROM) ist.

8. PLL-Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Oszillatorschaltung mit variabler Frequenz einen Frequenzvervielfacher (9) aufweist, um eine Frequenzteilung des Ausgangssignals eines Quarzoszillators (8) abhängig von dem Rechen­ ergebnis des Proportional-Integralrechenprogramms durchzuführen.