DE3882791T2

DE3882791T2 - Halbleiterspeicheranordnung mit einem Resonanz-Tunnel-Transistor.

Info

Publication number: DE3882791T2
Application number: DE88401025T
Authority: DE
Inventors: Toshiro Futatsugi; Toshihiko Mori
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-04-28
Filing date: 1988-04-26
Publication date: 1993-11-18
Anticipated expiration: 2008-04-27
Also published as: KR890016570A; EP0289420B1; EP0289420A2; EP0289420A3; US4907196A; KR910002031B1; DE3882791D1

Description

Die vorliegende Erfindung bezieht sich im allgemeinen auf Halbleiterspeicheranordnungen und im besonderen auf eine Halbleiterspeicheranordnung, welches einen Resonanztunneltransistor (nachstehend einfach RTT bezeichnet) verwendet.
Im allgemeinen werden in einem statischen Direktzugriffsspeicher (SRAM) mindestens vier Feldeffekttransistoren (FETs) verwendet, um eine Speicherzelle zu bilden. Von den vier FETs werden zwei FETs für eine Flip-Flop-Schaltung und die verbleibenden zwei FETs für ein Transfergatter verwendet. Andererseits werden im Fall von Doppelemitter-Bipolartransistoren mindestens zwei Doppelemitter-Bipolartransistoren verwendet, um eine Speicherzelle zu bilden.
Derzeit betrifft eines der größten zu lösenden technischen Probleme bei den integrierten Halbleiterschaltungsanordnungen die Verwirklichung einer hohen Integrationsdichte, und eine Halbleiterspeicheranordnung ist keine Ausnahme.
Üblicherweise werden Versuche unternommen, den Transistor selbst zu miniaturisieren, um eine hohe Integrationsdichte zu erzielen. Früher oder später wird er jedoch ein Endstadium erreichen, in dem gemäß der aktuellen Technologie die Miniaturisierung des Transistors an ihre Grenzen stößt. Aus diesem Grund ist es notwendig, andere Maßnahmen zu ergreifen, um die hohe Integrationsdichte zu erreichen.
Eine vorstellbare Methode, bei der Realisierung der hohen Integrationsdichte die Blockierung zu überwinden, ist, die Anzahl der Transistoren, welche die integrierte Halbleiterschaltungsanordnung bilden, ohne Änderung der Funktion und der Wirkung der integrierten Halbleiterschaltungsanordnung zu reduzieren. Im Falle der Halbleiterspeicheranordnung erreicht sie jedoch, solange gewöhnliche Transistoren verwendet werden, ein Endstadium, in dem gemäß der aktuellen Technologie die Erfordernisse bis zu einem dem Grenzbereich nahen Punkt erfüllt sind.
Daher besteht ein starker Bedarf, eine Halbleiterspeicheranordnung zu realisieren, dessen Integrationsdichte erheblich gesteigert werden kann.
Das Dokument EP-A-0 220 020 offenbart eine logische Schaltung, welche einen Resonanztunneltransistor beinhaltet, dessen Basisstrom eine differentielle Negativwiderstandscharakteristik hat und deren Kollektorstrom fließt, nachdem der differentielle Negativwiderstand im Basisstrom auftritt, wenn die Basis-Emitter-Spannung verringert ist. Die Schaltung hat eine mit dem Emitter gekoppelte Last, eine an die Basis des Transistors gekoppelte Eingangsklemme und eine an den Kollektor des Transistors gekoppelte Ausgangsklemme.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist ein allgemeines Ziel der vorliegenden Erfindung, eine neuartige und brauchbare Halbleiterspeicheranordnung zu schaffen, welches einen RTT verwendet, in dem die zuvor beschriebenen Probleme beseitigt und die Anforderungen erfüllt werden.
Ein weiteres und spezifischeres Ziel der vorliegenden Erfindung ist es, eine Halbleiterspeicheranordnung zu schaffen, welches als aktives Element einen RTT wie zum Beispiel einen Heißelektronenresonanztunneltransistor (RHET) und einen bipolaren Resonanztunneltransistor (RBT) verwendet. Gemäß der Halbleiterschaltungsanordnung der vorliegenden Erfindung ist es möglich, die Anzahl der erforderlichen Transistoren erheblich zu verringern und die Integrationsdichte der integrierten Halbleiterschaltung entsprechend zu verbessern.
Noch ein weiteres Ziel der vorliegenden Erfindung ist es, eine Halbleiterspeicherzelle zu schaffen, welche auf einem Transistor basiert, der eine Stromcharakteristik dergestalt hat, daß ein Basisstrom eine differentielle Negativwiderstandscharakteristik hat und ein Kollektorstrom stark fließt, nachdem die differentielle Negativwiderstandscharakteristik im Basisstrom auftritt, wenn eine Basis-Emitter-Spannung erhöht wird. Diese Halbleiterspeicherzelle wird in Anspruch 1 definiert. Der Transistor kann entweder ein RHET oder ein RBT sein. Gemäß der Halbleiterspeicheranordnung der vorliegenden Erfindung ist es möglich, die Anzahl der erforderlichen Transistoren zu reduzieren und die Integrationsdichte der integrierten Halbleiterschaltung entsprechened zu verbessern.
Es ist ein weiteres Ziel der vorliegenden Erfindung, eine Halbleiterspeicheranordnung zu schaffen, welches eine Bitleitung, eine Wortleitung, eine Leseleitung und eine Speicherzelle nach irgendeinem der Ansprüche 1 bis 7 beinhaltet. Diese Halbleiterspeicheranordnung ist in Anspruch 8 definiert.
Ein weiteres Ziel der vorliegenden Erfindung ist es, eine Halbleiterspeicheranordnung zu schaffen, welches nach irgendeinem der Ansprüche 1 bis 7 eine Vielzahl von Bitleitungen, eine Vielzahl von Wortleitungen, eine Vielzahl von Leseleitungen und eine durch eine Vielzahl identischer Speicherzellen gebildete Speicherzellenanordnung enthält, wo jede der Speicherzellen mit einer der Bitleitungen, einer der Wortleitungen und einer der Leseleitungen verbunden ist. Diese Halbleiterspeicheranordnung ist in Anspruch 10 definiert.
Andere Ziele und weitere Merkmale der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung, wenn sie in Verbindung mit den angeschlossenen Zeichnungen gelesen wird, offenbar.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

FIG. 1 ist ein Querschnitt, welcher einen wesentlichen Teil eines RHET zeigt, der in einem ersten Ausführungsbeispiel der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung verwendet wird;
FIG. 2(A) bis 2(D) sind Bändermodelle zum Erklären des Operationsprinzips des RHET;
FIG. 3 ist ein Diagramm, welches Basisstrom über Basis-Emitter-Charakteristik und Kollektorstrom über Basis-Emitter-Charakteristik des RHET zeigt;
FIG. 4 ist ein Schaltungsdiagramm, welches ein Ausführungsbeispiel einer einen RHET verwendenden Flip-Flop-Schaltung zeigt;
FIG. 5 zeigt einen wesentlichen Teil einer Speicherzelle des ersten Ausführungsbeispiels der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung, um dessen Operationsprinzip zu erklären;
FIG. 6(A) bis 6(D) sind Ablaufdiagramme zum Erklären der Operation der in FIG. 5 gezeigten Halbleiterspeicheranordnung;
FIG. 7 ist ein Schaltungsdiagramm, welches einen wesentlichen Teil des ersten Ausführungsbeispiels der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung zeigt;
FIG. 8 ist ein Querschnitt, welcher einen wesentlichen Teil eines RBT zeigt, der in einem zweiten Ausführungsbeispiel der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung verwendet wird;
FIG. 9A bis 9C zeigen Bändermodelle zum Erklären des Operationsprinzips des RBT;
FIG. 10A und 10B sind Diagramme, welche den Basisstrom über Basis-Emitter-Spannungs-Charakteristika und den Kollektorstrom über Basis-Emitter-Spannungs-Charakteristika des RBT in Übereinstimmung mit FIG. 9B bzw. 9C zeigen;
FIG. 11A und 11B zeigen Bändermodelle des RBT zum Erklären der Bedingungen zum Bewirken des Resonanztunnelns der Löcher vor dem Resonanztunneln der Elektronen;
FIG. 12 ist ein Schaltungsdiagramm, welches ein Ausführungsbeispiel einer einen RBT verwendenden Flip-Flop-Schaltung ist; und
FIG. 13(A) und 13(B) sind Ablaufdiagramme zum Erklären der Operation der in FIG. 12 gezeigten Flip-Flop-Schaltung.

DETAILLIERTE BESCHREIBUNG

In jüngster Zeit gibt es rege Forschung und Entwicklung beim sogenannten RTT, welcher einen Resonanztunnelladungsträger als eine Ladungsträgerinjektionsquelle verwendet, wie beispielsweise den Heißelektronenresonanztunneltransistor (nachstehend einfach RHET bezeichnet).
Zunächst wird unter Bezug auf FIG. 1 eine Beschreibung des RHET gegeben, welcher eine Art von RTT ist und in einem ersten Ausführungsbeispiel der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung verwendet wird. FIG. 1 zeigt einen Querschnitt eines wesentlichen Teils des RHET.
In FIG. 1 wird eine AlyGa1-yAs Kollektorpotentialsperrschicht 12 auf einer Seite einer n&spplus;-Typ GaAs Kollektorschicht 11 gebildet, und eine n&spplus;-Typ GaAs Basisschicht 13 wird auf der Kollektorpotentialsperrschicht 12 gebildet. Eine Supergitterschicht (Emittersperrschicht) 14 wird auf der Basisschicht 13 gebildet, und eine n+-Typ GaAs Emitterschicht 15 wird auf der Supergitterschicht 14 gebildet. Eine Emitterelektrode 16 wird auf der Emitterschicht 15, eine Basiselektrode 17 auf der Basisschicht 13 und eine Kollektorelektrode 18 auf der anderen Seite der Kollektorschicht 11 gebildet. Die Supergitterschicht 14 enthält eine GaAs Quantengrabenschicht 14B, welche zwischen einem Paar von AlxGa1-xAs Sperrschichten 14A und 14C eingebettet ist. Es ist jedoch nicht wesentlich, daß die Supergitterschicht 14 von zwei Sperrschichten und einer Quantengrabenschicht gebildet wird, und eine Vielzahl von Quantengrabenschichten und eine Anzahl von Sperrschichten, die benötigt werden, um diese Quantengrabenschichten zu bilden, können den Bedürfnissen entsprechend vorgesehen sein.
FIG. 2A bis 2D sind Bändermodelle zum Erklären des Operationsprinzips des RHET. In den FIG. 2A bis 2D werden jene Teile, die gleich sind mit den entsprechenden Teilen in FIG. 1, mit denselben Zahlensymbolen und Zeichen bezeichnet, und ihre Beschreibung wird weggelassen. Weiters zeigt in den FIG. 2A bis 2D die Ordinate das Energieniveau an, q bezeichnet die Ladung des Ladungsträgers (Elektrons), C bezeichnet die Leitungsbanddiskontinuität zwischen der Kollektorpotentialsperrschicht 12 und der Basisschicht 13, und VBE bezeichnet die Basis-Emitter-Spannung des RHET.
FIG. 2A zeigt das Bändermodell für den Fall, wo die Basis-Emitter-Spannung VBE null oder nahe null ist. In FIG. 2A wird eine Spannung VCE über den Kollektor und den Emitter des RHET gelegt, aber das Energieniveau der Quantengrabenschicht 14B unterscheidet sich vom Energieniveau EX des Unterbandes, weil die Basis-Emitter-Spannung VBE virtuell null ist. Daraus ergibt sich, daß es für die Elektronen in der Emitterschicht 15 unmöglich ist, die Basisschicht 13 durch Tunneln durch die Supergitterschicht 14 zu erreichen, und es fließt im RHET kein Strom.
FIG. 2B zeigt das Bändermodell für den Fall, wo die Basis-Emitter-Spannung VBE approximativ gleich 2EX/q ist. In FIG. 2B deckt sich das Energieniveau der Emitterschicht 15 mit dem Energieniveau EX des Unterbandes innerhalb der Quantengrabenschicht 14. Aus diesem Grund werden die Elektronen in der Emitterschicht 15 in die Basisschicht 13 durch Resonanztunneln durch die Supergitterschicht 14 injiziert. Die potentielle Energie ( 2EX) wird in kinetische Energie in der Basisschicht 13 umgewandelt, und die Elektronen nehmen den sogenannten Anregungszustand an, und die in die Basisschicht 13 injizierten Elektronen werden durch die Basisschicht 13 ballistisch zur Kollektorschicht 11 übertragen. Wenn aber das Energieniveau der Kollektorpotentialsperrschicht 12 höher als 2EX ist, werden virtuell alle Elektronen durch die Kollektorpotentialsperrschicht 12 blockiert, und es resultiert daraus ein Basisstromfluß und kein Kollektorstromfluß.
FIG 2C zeigt das Bändermodell für den Fall, wo die Basis-Emitter-Spannung VBE größer als 2EX/g ist. In diesem Fall tritt kein Resonanztunneleffekt auf, weil das Energieniveau der Emitterschicht 15 größer ist als das Energieniveau EX des Unterbandes innerhalb der Quantengrabenschicht 14B. So findet keine Injektion von Elektronen von der Emitterschicht 15 in die Basisschicht 13 statt, und der Stromfluß nimmt ab.
FIG. 2D zeigt das Bändermodell für den Fall, wo die Basis-Emitter-Spannung VBE im Vergleich mit 2EX/q sehr groß ist. In diesem Fall hat von den zwei Sperrschichten 14A und 14C die Sperrschicht 14A, welche der Basisschicht 13 näher ist, ein Energieniveau, welches niedriger ist als das Energieniveau der Emitterschicht 15. Folglich tunneln die Elektronen direkt durch die Sperrschicht 14C, welche der Emitterschicht näher ist. Weil die direkt durch die Sperrschicht 14C tunnelnden Elektronen ein Energieniveau haben, das im Vergleich mit dem Energieniveau der Kollektorpotentialsperrschicht 12 ausreichend groß ist, erreichen darüber hinaus die Elektronen die Kollektorschicht 11.
FIG. 3 zeigt eine Spannung gegen Strom-Charakteristik des RHET. In FIG. 3 zeigt die Abszisse eine Basis-Emitter-Spannung VBE des RHET an, und die Ordinate zeigt einen Basisstrom IB und einen Kollektorstrom IC des RHET an. Darüber hinaus bezeichnet eine Ein-Punkt-Strich-Linie LI für den Fall, wo eine Basiseingangsspannung VB zum RHET VB1 ist, eine Lastlinie, eine ununterbrochene Linie LII bezeichnet eine Lastlinie für den Fall, wo die Basiseingangsspannung VB VB2 ist, und eine Zwei-Punkt-Strich-Linie LIII bezeichnet eine Lastlinie für den Fall, wo die Basiseingangsspannung VB VB3 ist. Weiters bezeichnen S&sub1; und S&sub2; stabile Arbeitspunkte.
Wie man aus FIG. 3 sehen kann, hat der Basisstrom IB des RHET eine häherungsweise N-förmige Charakteristik, das heißt die sogenannte differentielle Negativwiderstandscharakteristik. Folglich fließt virtuell kein Kollektorstrom IC, bis die differentielle Negativwiderstandscharakteristik im Basisstrom IB aufscheint, der Kollektorstrom IC jedoch steigt stark an, nachdem die Negativwiderstandscharakteristik im Basisstrom IB erscheint. Indem man diese Charakteristik des RHET verwendet, ist es möglich, mittels eines RHET eine Flip-Flop-Schaltung zu bilden.
FIG. 4 zeigt ein Ausführungsbeispiel der den RHET verwendenden Flip-Flop-Schaltung. In FIG. 4 werden die gleichen Bezeichnungen verwendet wie in FIG. 3. Die in FIG. 4 gezeigte Flip-Flop-Schaltung beinhaltet einen RHET Q und einen mit der Basis des RHET Q verbundenen Widerstand R3. Vcc bezeichnet eine positive Stromquellenspannung und VB bezeichnet die auf eine Eingangsklemme IN gelegte Basiseingangsspannung.
Unter Bezugnahme auf FIG. 3 wird nunmehr die Operation der in FIG. 4 gezeigten Flip-Flop-Schaltung beschrieben.
Wenn VB = VB2, gibt es auf der Lastlinie LII die zwei stabilen Punkte S&sub1; und S&sub2;. Am stabilen Punkt S&sub1; ist der RHET Q im AUS-Zustand, weil virtuell kein Kollektorstrom IC fließt. Andererseits ist am stabilen Punkt S&sub2; der RHET Q im EIN-Zustand, weil der Kollektorstrom IC fließt.
Um sich vom stabilen Punkt S&sub1; zum stabilen Punkt S&sub2; zu bewegen, das heißt, damit der RHET Q einen Übergang vom EIN-Zustand zum AUS-Zustand erfährt, wird einmal die Basiseingangsspannung VB auf kleiner als VB1 gesetzt und wieder auf gleich VB2 gesetzt.
Wie es aus diesem Vorgang verständlich erscheint, wirkt daher die in FIG. 4 gezeigte Flip-Flop-Schaltung selbst dann als Flip-Flop-Schaltung, wenn nur ein einziger RHET Q als aktives Element verwendet wird.
Die vorliegende Erfindung nutzt diese Flip-Flop-Schaltung, die nur einen einzigen RTT wie beispielsweise den RHET verwendet, effizient, indem diese Flip-Flop-Schaltung zur Verwendung in einem SRAM modifiziert wird, so daß dessen Integrationsdichte wesentlich verbessert werden kann.
FIG. 5 zeigt einen wesentlichen Teil einer Speicherzelle des ersten Ausführungsbeispieles der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung, um dessen Operationsprinzip zu erklären. In FIG. 5 werden jene Teile, die gleich sind wie die korrespondierenden Teile in FIG. 4, mit den gleichen Referenzziffern bezeichnet, und deren Beschreibung wird weggelassen. In FIG. 5 bezeichnen R1, R2 und R4 Widerstände, In1 und In2 bezeichnen Eingangssignale, die an die Eingangsklemmen IN1 bzw. IN2 gelegt werden, und Ot bezeichnet ein Ausgangssignal, welches von einer Ausgangsklemme OUT ausgegeben wird. Es wird angenommen, daß die Basiseingangsspannung VB von den Eingangssignalen In1 und In2, welche durch die entsprechenden Widerstände R1 und R2 durchgehen, abgeleitet wird.
FIG. 6(A) bis 6(D) sind Ablaufdiagramme, um die Operation der in FIG. 5 gezeigten Halbleiterspeicheranordnung zu erklären. FIG. 6(A) und 6(B) zeigen die Eingangssignale In1 bzw. In2. FIG. 6(C) zeigt die Basiseingangsspannung VB, und FIG. 6(D) zeigt das Ausgangssignal Ot. In den FIG. 6(A) bis 6(D) bezeichnet die Abszisse die Zeit, während die Ordinate den Pegel bezeichnet, und es werden die gleichen Bezeichnungen wie in den FIG. 3 und 5 verwendet.
Als nächstes wird die Operation der in FIG. 5 gezeigten Halbleiterspeicheranordnung beschrieben. Wenn die Widerstandswerte der Widerstände R1 und R2 im Vergleich mit einem Widerstandswert, der eine Summe des Basis-Emitter-Widerstandswertes des RHET Q und des Widerstandswertes des Widerstandes R3 ist, niedrig eingestellt sind, wird die Basiseingangsspannung VB im wesentlichen in Abhängigkeit von den Widerstandswerten der Widerstände R1 und R2 bestimmt. Im vorliegenden Ausführungsbeispiel wird aus Bequemlichkeitsgründen angenommen, daß die Widerstandswerte der Widerstände R1 und R2 gleich sind, die Widerstandswerte können aber einander ungleich sein. Im Fall wo die Widerstandswerte der Widerstände R1 und R2 gleich sind, nimmt die Basiseingangsspannung VB einen Zwischenwert zwischen den Werten der Eingangssignale In1 und In2 an. Wenn der Arbeitspunkt des RHET Q am stabilen Punkt S1 liegt, ist darüber hinaus der RHET Q nicht leitend und im AUS-Zustand, und das Ausgangssignal Ot hat einen hohen Pegel. Andererseits ist der RHET Q leitend und im EIN-Zustand, und das Ausgangssignal Ot hat einen niedrigen Pegel, wenn der Arbeitspunkt des RHET Q am stabilen Punkt S&sub2; liegt.
In Abhängigkeit von der Kombination der Eingangssignale In1 und In2 wird der Wert der Basiseingangsspannung VB, der eine Durchschnittsspannung der Eingangssignale In1 und In2 ist, auf einen von drei Pegeln gesetzt, nämlich auf einen hohe Pegel, einen mittleren Pegel und einen niedrigen Pegel. Der mittlere Pegel ist ein Zwischenpegel zwischen hohem und niedrigem Pegel. Wenn sowohl das Eingangssignal In1 als auch das Eingangssignal In2 den hohen Pegel haben, hat auch die Basiseingangsspannung VB einen hohen Pegel. Wenn die beiden Eingangssignale In1 und In2 den niedrigen Pegel haben, hat auch die Basiseingangsspannung VB einen niedrigen Pegel. Die Basiseingangsspannung VB hat ansonsten einen mittleren Pegel.
Das Einschreiben oder Speichern von Information in die Halbleiterspeicheranordnung wird wie folgt durchgeführt. In einem ersten Fall wird angenommen, daß der Arbeitspunkt des RHET Q am stabilen Punkt S&sub1; liegt und die beiden Eingangssignale In1 und In2 den hohen Pegel haben, wie dies in FIG. 6 bei den Zeitpunkten T2 und T4 gezeigt wird, das heißt die Basiseingangsspannung VB hat den hohen Pegel. Wenn in diesem Fall die Basiseingangsspannung VB größer gesetzt wird als die Spannung VB3 in FIG. 3, erfährt der Arbeitspunkt des RHET Q einen Übergang vom stabilen Punkt S&sub1; zum stabilen Punkt S&sub2;.
Andererseits wird in einem zweiten Fall angenommen, daß die beiden Eingangssignale In1 und In2 den niedrigen Pegel haben, wie dies in FIG. 6 bei einer Zeit T3 gezeigt wird, das heißt, daß die Basiseingangsspannung VB den niedrigen Pegel hat. Wenn in diesem Fall die Basiseingangsspannung VB kleiner als die Spannung VB1 in FIG. 3 gesetzt wird, erfährt der Arbeitspunkt des RHET Q einen Übergang vom stabilen Punkt S&sub2; zum stabilen Punkt S&sub1;.
Weiters wird in einem dritten Fall angenommen, daß von den Eingangssignalen In1 und In2 das eine den hohen Pegel und das andere den niedrigen Pegel hat. Wenn in diesem Fall die Basiseingangsspannung VB zwischen den Spannungen VB3 und VB1 in FIG. 3 gesetzt wird, erfährt der Arbeitspunkt des RHET Q keinen Übergang.
Zusammenfassend wird das Einschreiben (oder Wiedereinschreiben) der Information nur dann durchgeführt, wenn die beiden Eingangssignale In1 und In2 entweder den hohen Pegel oder den niedrigen Pegel haben. Andernfalls bleibt die Information gespeichert. Die Halbleiterspeicheranordnung führt mit anderen Worten korrekt die Operation eines Speichers aus. Das Eingangssignal In2, welches die in FIG. 6(B) gezeigte Impulsform hat, kann als ein Einschreib- (Wiedereinschreib-) Zeitimpulssignal betrachtet werden. In diesem Fall, wenn das Eingangssignal In1 den hohen Pegel hat, wenn das Einschreib-Zeitimpulssignal (In2) empfangen wird, wechselt das Ausgangssignal Ot vom hohen Pegel zum niedrigen Pegel. Andererseits wechselt, wenn das Eingangssignal In1 den niedrigen Pegel hat, wenn das Einschreib-Zeitimpulssignal (In2) empfangen wird, das Ausgangssignal Ot vom niedrigen Pegel zum hohen Pegel.
Das Auslesen der gespeicherten Information aus der Halbleiterspeicheranordnung wird folgendermaßen durchgeführt. In diesem Fall wird das Eingangssignal In1 auf den mittleren Pegel gesetzt. Das Ergebnis ist, daß der Arbeitspunkt des RHET Q keinen Übergang vom stabilen Punkt S&sub1; zum stabilen Punkt S&sub2; erfährt oder vice versa, was sogar dann zutrifft, wenn das Eingangssignal In2 empfangen wird. Dementsprechend findet kein Einschreiben (Wiedereinschreiben) statt.
In dem Fall, wo der Arbeitspunkt des RHET Q am stabilen Punkt S&sub1; liegt, ist der RHET Q nicht leitend und im AUS-Zustand, wenn das Eingangssignal In1 den mittleren Pegel hat, wie dies in FIG. 6 beim Zeitpunkt T2 gezeigt wird, und das Eingangssignal In2 wird als das Zeitimpulssignal empfangen. Aus diesem Grund findet im Ausgangssignal Ot nur ein extrem geringer Potentialwechsel statt. Mit anderen Worten findet sogar dann, wenn im Eingangssignal In2 ein Potentialwechsel stattfindet, virtuell im Ausgangssignal Ot kein Potentialwechsel statt, und dieser Zustand wird durch AA in FIG. 6(D) umfaßt und angezeigt.
Andererseits wird in dem Fall, wo der Arbeitspunkt des RHET Q am stabilen Punkt S&sub2; liegt, der RHET Q leitend und befindet sich im EIN-Zustand, wenn das Eingangssignal In1 den mittleren Pegel hat, wie dies bei einem Zeitpunkt T5 in FIG. 6 gezeigt wird, und das Eingangssignal In2 wird als das Zeitimpulssignal empfangen. Darüber hinaus, wie man in FIG. 6 sehen kann, verursacht selbst ein geringer Potentialwechsel in der Basiseingangsspannung VB eine plötzliche Änderung im Kollektorstrom IC, und dieser Zustand wird durch BB in FIG. 6(D) umfaßt und angezeigt.
Daher ist es möglich zu wissen, an welchem der stabilen Punkte S&sub1; und S&sub2; der Arbeitspunkt des RHET Q liegt, indem man die Größe des Potentialwechsels im Ausgangssignal Ot erkennt, und demgemäß die gespeicherte Information aus der Halbleiterspeicheranordnung auszulesen. Es ist möglich, einen ersten logischen Wert aus der Speicherzelle auszulesen, wenn der Potentialwechsel im Ausgangssignal Ot gering ist, und ähnlich einen zweiten logischen Wert aus der Speicherzelle auszulesen, wenn der Potentialwechsel im Ausgangssignal Ot groß ist.
FIG. 7 ist ein Schaltungsdiagramm, welches einen wesentlichen Teil des ersten Ausführungsbeispieles der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung zeigt, das heißt, ein Teil der Speicherzellenanordnung bestehend aus den Speicherzellen MC&sub1;&sub1;, MC&sub1;&sub2;, ..., MC&sub2;&sub1;, MC&sub2;&sub2;, ... vom in FIG. 5 gezeigten Typ. In FIG. 7 werden jene Teile, welche gleich sind wie die entsprechenden Teile in FIG. 5, mit denselben Referenzzahlen belegt, und ihre Beschreibung wird unterlassen. In FIG. 7 ist jede Speicherzelle mit einer der Bitleitungen BL1, BL2, ..., einer der Wortleitungen WL1, WL2, ..., und einer der Leseleitungen RL1, RL2, ... gekoppelt. Die Bitleitungen BL1, BL2, ... sind mit korrespondierenden Bitleitungstreibern 20&sub1;, 20&sub2;, ... gekoppelt, die Wortleitungen WL1, WL2, ... sind an die entsprechenden Wortleitungstreiber 21&sub1;, 21&sub2;, ... gekoppelt, und die Leseleitungen RL1, RL2, ... sind an die entsprechenden Leseverstärker 22&sub1;, 22&sub2;, ... gekoppelt.
Die Eingangssignale In1 an jeden RHET Q der Speicherzellen MC&sub1;&sub1;, MC&sub1;&sub2;, ... werden von den Wortleitungstreibern 21&sub1;, 21&sub2;, ... durch die korrespondierenden Wortleitungen WL1, WL2, ... empfangen. Die Eingangssignale In2 an jeden RHET Q der Speicherzellen MC&sub1;&sub1;, MC&sub1;&sub2;, ... werden von den Bitleitungstreibern 20&sub1;, 20&sub2;, ... durch die korrespondierenden Wortleitungen BL1, BL2, ... empfangen. Darüber hinaus werden die Ausgangssignale Ot des RHET Q der Speicherzellen MC&sub1;&sub1;, MC&sub1;&sub2;, ... durch die entsprechenden Leseleitungen RL1, RL2, ... an den Leseverstärkern 22&sub1;, 22&sub2; eingespeist.
Wenn beispielsweise eine Information in die Speicherzelle MC&sub1;&sub1; eingeschrieben (oder wieder eingeschrieben) wird, wird sowohl die Bitleitung BL1 als auch die Wortleitung WL1 durch den entsprechenden Wortleitungstreiber 21&sub1; und Bitleitungstreiber 20&sub1; auf den hohen oder niedrigen Pegel gesetzt. Was die nicht ausgewählten Speicherzellen wie beispielsweise die Speicherzelle MC&sub1;&sub2; betrifft, werden die verbundene Bitleitung BL1 und die Wortleitung WL2 auf einander ungleiche Pegel gesetzt, das heißt auf einen hohen und einen niedrigen Pegel oder vice versa, und es wird auf der nicht ausgewählten Speicherzelle MC&sub1;&sub2; kein Einlesen ausgeführt.
Andererseits wird, wenn die gespeicherte Information aus der Speicherzelle MC&sub1;&sub1; ausgelesen wird, beispielsweise das Zeitimpulssignal vom Bitleitungstreiber 20&sub1; auf die Bitleitung BL1 gelegt, und die Wortleitung WL1 wird vom Wortleitungstreiber 21&sub1; auf den mittleren Pegel gesetzt. Das Ergebnis ist, daß die gespeicherte Information auf der Leseleitung RL1 ausgelesen und im Leseverstärker 22&sub1; abgetastet und verstärkt wird. Was die nicht ausgewählten Speicherzellen wie beispielsweise die Speicherzelle MC&sub1;&sub2; betrifft, wird die verbundene Wortleitung WL2 auf einen anderen als den mittleren Pegel gesetzt, und es wird auf der nicht ausgewählten Speicherzelle MC&sub1;&sub2; kein Auslesen ausgeführt. Daher erfolgt in den RHETs Q der nicht ausgewählten Speicherzellen kein Wechsel. Wenn der potentialwechsel auf der Leseleitung RL1 gering ist, gibt der Leseverstärker 22&sub2; ein Signal aus, welches einen ersten Logikpegel hat. Andererseits gibt der Leseverstärker 22&sub1; ein Signal aus, welches einen zweiten logischen Wert hat, wenn der Potentialwechsel auf der Leseleitung RL1 groß ist.
Es kann jedoch die von der ausgewählten Speicherzelle ausgelesene Information, das heißt, der Strom auf der Leseleitung (in diesem Fall RL1), die mit der ausgewählten Speicherzelle verbunden ist, die nicht ausgewählten Speicherzellen, die auch mit der selben Leseleitung verbunden sind, beeinflussen. In diesem Fall wird ein Kondensator C zwischen den Ausgang der Speicherzelle (das heißt den Kollektor des RHET Q) und die entsprechende Leseleitung gekoppelt, wie dies in FIG. 7 gezeigt wird, um lediglich den Spannungswechsel zu erzielen und solch unerwünschte Auswirkungen auf die nicht ausgewählten Speicherzellen zu vermeiden. Es ist nicht wesentlich, den Kondensator C vorzusehen.
Gemäß dem ersten Ausführungsbeispiel ist es mÜglich, die Speicherzelle des SRAM lediglich mittels eines einzigen RHET und Widerständen zu bilden. Folglich wird die Anzahl der in der Halbleiterspeicheranordnung erforderlichen aktiven Elemente erheblich herabgesetzt, und die Integrationdichte kann wesentlich verbessert werden.
Als nächstes wird ein zweites Ausführungsbeispiel der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung beschrieben.
Zuerst wird ein bipolarer Resonanztunneltransistor (nachstehend einfach als RBT bezeichnet) beschrieben, welcher eine Art RTT ist und im zweiten Ausführungsbeispiel der Halbleiterspeicheranordnung gemäß der vorliegenden Erfindung unter Bezugnahme auf FIG. 8 verwendet wird. FIG. 8 zeigt einen Querschnitt eines wesentlichen Teils des RBT.
In FIG. 8 beinhaltet der RBT eine Kollektorelektrode 31, eine n&spplus;-Typ GaAs Kollektorschicht 32, eine n-Typ GaAs-Schicht 33, die eine Filmdicke von 4000 Å mit einer Verunreinigungskonzentration von 1 x 10¹&sup7; cm&supmin;³ hat, eine p&spplus;-Typ GaAs Basisschicht 34, die eine Filmdicke von 1500 Å und eine Verunreinigungskonzentration von 5 x 10¹&sup8; cm&supmin;³ hat, eine Basiselektrode 35, eine GaAs-Intrinsic-Distanzschicht 36, eine Resonanztunnelsperrschicht 37, eine n-Typ AlxGa1-xAs (x = 0.1) Schicht 38, die eine Filmdicke von 1000 Å und eine Verunreinigungskonzentration von 1 x 10¹&sup8; cm&supmin;³ hat, eine Übergangsschicht 39, die eine Filmdicke von 500 Å hat und in welcher die Verunreinigungskonzentration vom n-Typ zum n&spplus;-Typ wechselt, und eine n&spplus;-Typ GaAs Emitterschicht 40, die eine Filmdicke von 1500 Å und eine Verunreinigungskonzentration von 6 x 10¹&sup8; cm&supmin;³ hat, und eine Emitterelektrode 41. Die Resonanztunnelsperrschicht 37 beinhaltet beispielsweise eine AlAs Sperrschicht 37A, die eine Filmdicke von 20 Å hat, eine GaAs Quantengrabenschicht 37B, die eine Filmdicke von 50 Å hat und eine AlAs Sperrschicht 37C, die eine Filmdicke von 20 Å hat.
Die FIG. 9A bis 9C sind Bändermodelle, um den RBT zu erklären. Im RBT ist eine Emittersperrschicht (Resonanztunnelsperrschicht 37) an einem Übergang zwischen Emitter und Basis des normalen Bipolartransistors vorgesehen. Der durch Elektronentunneln erzeugte Strom trägt zum Kollektorstrom bei, und der durch das Lochtunneln erzeugte Strom trägt zum Basisstrom bei. Die Emittersperrschicht beinhaltet die beiden Resonanzsperrschichten, die eine solche Filmdicke aufweisen, daß zumindest die Ladungsträger durch sie hindurchtunneln können, und die Quantengrabenschicht, die zwischen den zwei Resonanzsperrschichten gebildet wird. Im vorliegenden Ausführungsbeispiel werden Maßnahmen gesetzt, so daß, wenn eine vorgegebene Vorspannung über den Emitter und die Basis des RBT gelegt wird, das Resonanztunneln der Löcher an der Emittersperrschicht vor dem Resonanztunneln der Elektronen stattfindet. Dementsprechend wird die differentielle Negativwiderstandscharakteristik im Basisstrom erzeugt, und der RBT wird zur Verwendung als das aktive Element einer Flip-Flop-Schaltung geeignet.
FIG. 9A zeigt das Bändermodell des RBT für den Fall, wo die Basis-Emitter-Spannung null ist, FIG. 9B zeigt das Bändermodell des RBT für den Fall, wo die Basis-Emitter-Spannung angelegt wird und aufgrund des Resonanztunnelns der Löcher ein Basisstrom fließt, und FIG. 9C zeigt das Bändermodell für den Fall, wo die Basis-Emitter-Spannung weiter angelegt wird und der Baisstrom nicht mehr fließt.
Die Spannung über Strom-Charakteristik des RBT in Übereinstimmung mit den Bändermodellen der FIG. 9B und 9C werden in den FIG. 10A bzw. 10B gezeigt. In den FIG. 10A und 10B bezeichnet IB den Basisstrom, IC bezeichnet den Kollektorstrom und VBE bezeichnet die Basis-Emitter-Spannung.
Die beiden in den FIG. 11A und 11B gezeigten Zustände sind als jene beiden Zustände vorstellbar, welche das Resonanztunneln der Löcher vor dem Resonanztunneln der Elektronen bewirken. In den FIG. 11A und 11B bezeichnen EC1, EC2, EC3, EC4 bzw. EC5 das untere Ende des Leitungsbandes auf der Emitterseite, das untere Ende des Leitungsbandes einer ersten Resonanzsperre der Emittersperrschicht, das untere Ende des Leitungsbandes eines Quantengrabens der Emittersperrschicht, das untere Ende des Leitungsbandes einer zweiten Resonanzsperre der Emittersperrschicht und das untere Ende des Leitungsbandes auf der Basisseite. Darüber hinaus bezeichnen EV1, EV2, EV3, EV4 bzw. EV5 das obere Ende des Valenzbandes auf der Emitterseite, das obere Ende des Valenzbandes einer erste Resonanzsperre der Emittersperrschicht, das obere Ende des Valenzbandes eines Quantengrabens der Emittersperrschicht, das obere Ende des Valenzbandes einer zweiten Resonanzsperre der Emittersperrschicht und das obere Ende des Valenzbandes auf der Basisseite.
In FIG. 11A besteht ein breiter Bandabstand zwischen dem unteren Ende des Leitungsbandes und dem oberen Ende des Valenzbandes auf der Emitterseite, und die Zustände EC1 > EC3 und EV1 > EV3 < EV5 haben Bestand. Demgemäß erfolgt kein Resonanztunneln der Elektronen, und es erfolgt nur das Resonanztunneln der Löcher.
Andererseits besteht in FIG. 11B zwischen dem unteren Ende des Leitungsbandes und dem oberen Ende des Valenzbandes auf der Emitterseite ein schmaler Bandabstand, und die Zustände EC3 - EC1 > EV3 - EV5 und EV1 > EV3 < EV5 haben Bestand. So findet Resonanztunneln der Löcher vor dem Resonanztunneln der Elektronen statt.
In jedem der in den FIG. 11A und FIG. 11B gezeigten Fälle findet zumindest dann das Resonanztunneln der Löcher vor dem Resonanztunneln der Elektronen statt, wenn eine vorgegebene Vorspannung über die Basis und den Emitter des RBT gelegt wird. Das Ergebnis ist, daß der Basisstrom den differentiellen Negativwiderstand hat und der Kollektorstrom stark fließt, nachdem dieser differentielle Negativwiderstand im Basisstrom auftritt. Weil der Übergang zwischen Basis und Kollektor des RBT ein pn-Übergang ist, tritt der differentielle Negativwiderstand sogar bei unter Raumtemperatur liegender Temperatur auf, anders als beim RHET, der bei niedriger Temperatur betrieben werden muß, um den differentiellen Negativwiderstand zu erzielen.
Der in vorgehend beschriebener FIG. 8 gezeigte RBT hat die in FIG. 11A gezeigte Charakteristik.
FIG. 12 zeigt ein Ausführungsbeispiel der den RBT verwendenden Flip-Flop-Schaltung. In FIG. 12 beinhaltet die Flip-Flop- Schaltung einen RBT QRBT, einen an den Kollektor des RBT QRBT gekoppelten Widerstand RL und einen an die Basis des RBT QRBT gekoppelten Widerstand RB. VCC und VSS bezeichnen eine erste und eine zweite Stromquellenspannung, VIN bezeichnet eine auf eine Eingangsklemme IN gelegte Basiseingangsspannung, und VOUT bezeichnet eine von einer Ausgangsklemme OUT abgegebene Ausgangsspannung. Die in FIG. 12 gezeigte Flip-Flop-Schaltung funktioniert sogar dann genauso wie ein Flip-Flop, wenn lediglich ein einziger RBT QRBT als das aktive Element verwendet wird.
Wenn die in FIG. 13(A) gezeigte Basiseingangsspannung VIN auf die Eingangsklemme IN gelegt wird, wird die in FIG. 13(B) gezeigte Ausgangsspannung VOUT von der Ausgangsklemme OUT ausgegeben. Mit anderen Worten ist es möglich, durch Ausnützen der Tatsache, daß das Resonanztunneln der Löcher von der Basis zum Emitter des RBT QRBT dann erfolgt, wenn eine erste Spannung über Emitter und Basis des RBT QRBT gelegt wird und die Elektronen vom Emitter zur Basis des RBT QRBT injiziert werden, wenn eine zweite Spannung über Emitter und Basis des RBT QRBT gelegt wird, eine Flip-Flop-Operation auszuführen. Weil im Basisstrom des RBT QRBT die differentielle Negativwiderstandscharakteristik auftritt, kann die logische Amplitude der Flip-Flop-Schaltung relativ hoch angesetzt werden. Man kann daher sehen, daß der RBT QRBT anstatt des RHET Q in den FIG. 5 und 7 verwendet werden kann, um im wesentlichen die gleichen Speicheroperationen auszuführen wie im ersten Ausführungsbeispiel. Es wird jedoch die Erläuterung der den RBT als das aktive Element im zweiten Ausführungsbeispiel verwendenden Speicherzelle und Speicherzellenanordnung weggelassen, weil die deren Schaltungsdiagramme im wesentlichen gleich sind wie jene, die in den FIG. 5 und FIG. 6 gezeigt werden.

Claims

1. Eine Halbleiterspeicherzelle umfassend:

einen Transistor (Q, QRBT), der eine solche Stromcharakteristik hat, daß ein Basisstrom eine differentielle Negativwiderstandscharakteristik hat und ein Kollektorstrom stark fließt, nachdem die differentielle Negativwiderstandscharakteristik im Basisstrom auftritt, wenn eine Basis-Emitter-Spannung erhöht wird;

eine Last (R4, RL), welche zwischen dem Kollektor und einer Spannungsquelle (VCC) dieses Transistors in Serie geschaltet ist;

eine erste und eine zweite Eingangsklemme (IN1, IN2), die je über einen Widerstand (R1, R2) an die Basis dieses Transistors durch einen Basiswiderstand (R3) dieses Transistors gekoppelt sind;

und eine Ausgangsklemme (OUT), die mit dem Kollektor dieses Transistors verbunden ist,

wobei eine Einschreiboperation dieser Halbleiterspeicher zelle dadurch ausgeführt wird, daß eines der Signale mit hohem bzw. niedrigem Pegel sowohl an die erste als auch an die zweite Eingangsklemme (IN1, IN2) gespeist wird,

eine Ausleseoperation dieser Halbleiterspeicherzelle dadurch ausgeführt wird, daß ein Signal mit mittlerem Pegel an eine dieser Eingangsklemmen, die erste oder zweite, gespeist wird und ein Zeitimpulssignal an die andere dieser Eingangsklemmen, die zweite oder erste, gespeist wird, wobei dieses Signal mit mittlerem Pegel einen Zwischenpegel zwischen hohem und niedrigem Pegel hat und

ein Informationshaltezustand dieser Halbleiterspeicherzelle dadurch gehalten wird, daß ein Signal mit mittlerem Pegel sowohl auf diese erste als auch auf diese zweite Eingangsklemme gelegt wird.

2. Halbleiterspeicherzelle gemäß Anspruch 1, bei der ein gespeicherter Informationsinhalt in Abhängigkeit von der Größe eines Potentialwechsels in einexn von dieser Ausgangsklemme (OUT) ausgegebenen Signal während der Ausleseoperation ausgelesen swird.

3. Halbleiterspeicherzelle gemäß irgendeinem der Ansprüche 1 bis 2, bei der dieser Transistor ein Heißelektronenresonanztunneltransistor ist.

4. Halbleiterspeicherzelle gemäß Anspruch 3, bei der der Heißelektronenresonanztunneltransistor eine Kollektorschicht (11) eines spezifischen Leitfähigkeitstyps, eine auf dieser Kollektorschicht eines spezifischen Leitfähigkeitstyps gebildete Kollektorsperrschicht (12), eine auf dieser Kollektorsperrschicht gebildete Basisschicht (13) eines spezifischen Leitfähigkeitstyps, eine auf dieser Basisschicht eines spezifischen Leitfähigkeitstyps gebildete Emittersperrschicht (14) und eine auf dieser Emittersperrschicht gebildete Emitterschicht (15) eines spezifischen Leitfähigkeitstyps beinhaltet, wobei die Emittersperrschicht mindestens zwei Sperrschichten (14A, 14C) beinhaltet, die eine solche Filmdicke aufweisen, daß Ladungsträger durchtunneln können, und eine Quantengrabenschicht (14B), die zwischen den zwei Sperrschichten vorgesehen ist, wobei die Kollektorsperrschicht eine Sperrhühe aufweist, welche größer ist als ein Potential von Ladungsträgern, die in die Basisschicht eines spezifischen Leitfähigkeitstyps durch Resonanztunneln durch die Emittersperrschicht dann, wenn eine erste Spannung über die Basisschicht des spezifischen Leitfähigkeitstyps und die Emitterschicht des spezifischen Leitfähigkeitstyps gelegt wird, injiziert werden, wobei das Potential der in diese Basisschicht eines spezifischen Leitfähigkeitstyps dann, wenn eine zweite Spannung, die größer ist als diese erste Spannung, über die Basisschicht des spezifischen Leitfähigkeitstyps und die Emitterschicht des spezifischen Leitfähigkeitstyps gelegt wird, injizierten Ladungsträger größer ist als die Sperrhöhe der Kollektorsperrschicht, wobei jener spezifische Leitfähigkeitstyp n-Typ- und p-Typ-Halbleitern zuzuordnen ist.

5. Halbleiterspeicherzelle gemäß Anspruch 1 oder 2, bei welcher der Transistor ein bipolarer Resonanztunneltransistor (QRBT) ist.

6. Halbleiterspeicherzelle gemäß Anspruch 5, bei der der bipolare Resonanztunneltransistor eine Kollektorschicht (32) eines ersten Leitfähigkeitstyps, eine auf dieser Kollektorschicht eines ersten Leitfähigkeitstyps gebildete Basisschicht (33, 34) eines zweiten Leitfähigkeitstyps, eine auf dieser Basisschicht eines zweiten Leitfähigkeitstyps gebildete Emittersperrschicht (37) und eine auf dieser Emittersperrschicht gebildete Emitterschicht (38-40) des ersten Leitfähigkeitstyps beinhaltet, wobei die Emittersperrschicht zumindest zwei Sperrschichten (37A, 37C) beinhaltet, die eine solche Filmdicke aufweisen, daß Ladungsträger durchtunneln können, und eine Quantengrabenschicht (37B), die zwischen den zwei Sperrschichten vorgesehen ist, wobei das untere Ende des Leitungsbandes der Emitterschicht des ersten Leitfähigkeitstyps größer ist als jenes der Quantengrabenschicht, wobei die Emitterschicht des ersten Leitfähigkeitstyps ein oberes Ende des Valenzbandes hat, welches größer ist als jenes der Quantengrabenschicht, wobei die Quantengrabenschicht ein oberes Ende des Valenzbandes hat, das kleiner ist als jenes der Basisschicht des zweiten Leitfähigkeitstyps, wobei ein Resonanztunneln von Löchern von der Basisschicht des zweiten Leitfähigkeitstyps zur Emitterschicht des ersten Leitfähigkeitstyps dann erfolgt, wenn eine erste Spannung über die Emitterschicht des ersten Leitfähigkeitstyps und die Basisschicht des zweiten Leitfähigkeitstyps gelegt wird, und Elektronen von der Emitterschicht des ersten Leitfähigkeitstyps zur Basisschicht des zweiten Leitfähigkeitstyps dann injiziert werden, wenn eine zweite Spannung, die größer als die erste Spannung ist, über die Emitterschicht des ersten Leitfähigkeitstyps und die Basisschicht des zweiten Leitfähigkeitstyps gelegt wird, wobei der erste und der zweite Leitfähigkeitstyp der eine und der andere Typ der n-Typ- und p-Typ-Halbleiter ist.

7. Halbleiterspeicherzelle gemäß Anspruch 5, bei der der bipolare Resonanztunneltransistor eine Kollektorschicht (32) des ersten Leitfähigkeitstyps, eine auf der Kollektorschicht des ersten Leitfähigkeitstyps gebildete Basisschicht (33, 34) des zweiten Leitfähigkeitstyps, eine auf der Basisschicht des zweiten Leitfähigkeitstyps gebildete Emittersperrschicht (37) und eine auf der Emittersperrschicht gebildete Emitterschicht (38-40) des ersten Leitfähigkeitstyps beinhaltet, wobei die Emittersperrschicht mindestens zwei Sperrschichten (37A, 37C) umfaßt, die eine solche Filmdicke aufweisen, daß Ladungsträger durchtunneln können, und eine Quantengrabenschicht (37B), die zwischen den zwei Sperrschichten vorgesehen ist, wobei ein absoluter Wert einer Differenz zwischen einem unteren Leitungsbandende der Emitterschicht des ersten Leitfähigkeitstyps und einem unteren Leitungsbandende der Quantengrabenschicht größer ist als ein absoluter Wert einer Differenz zwischen einem oberen Valenzbandende der Quantengrabenschicht und einem oberen Valenzbandende der Basisschicht des zweiten Leitfähigkeitstyps, wobei die Emitterschicht des ersten Leitfähigkeitstyps ein oberes Ende des Valenzbandes hat, welches größer ist als das obere Ende der Quantengrabenschicht, wobei die Quantengrabenschicht ein oberes Ende des Valenzbandes hat, das kleiner ist als das obere Ende des Valenzbandes der Basisschicht des zweiten Leitfähigkeitstyps, wobei ein Resonanztunneln der Löcher von der Basisschicht des zweiten Leitfähigkeitstyps zur Emitterschicht des ersten Leitfähigkeitstyps dann stattfindet, wenn eine erste Spannung über die Emitterschicht des ersten Leitfähigkeitstyps und die Basisschicht des zweiten Leitfähigkeitstyps gelegt wird und Elektronen dann von der Emitterschicht des ersten Leitfähigkeitstyps in die Basisschicht des zweiten Leitfähigkeitstyps injiziert werden, wenn eine zweite Spannung, die größer ist als die erste Spannung, über die Emitterschicht des ersten Leitfähigkeitstyps und die Basisschicht des zweiten Leitfähigkeitstyps gelegt wird, wobei der erste und der zweite Leitfähigkeitstyp der eine und der andere Leitfähigkeitstyp der n-Typ- und p-Typ-Halbleiter ist.

8. Halbleiterspeicheranordnung umfassend eine Bitleitung (BL1, BL2, ...), eine Wortleitung (WL1, WL2, ...), eine Leseleitung (RL1, RL2, ...) und eine Speicherzelle (MC&sub1;&sub1;, MC&sub1;&sub2;, MC&sub2;&sub1;, MC&sub2;&sub2;, ...) gemäß irgendeinem der Ansprüche 1 bis 7, wobei die erste Eingangsklemme der Zelle mit der Wortleitung, ihre zweite Eingangsklemme mit der Bitleitung und ihre dritte Eingangsklemme mit der Leseleitung verbunden ist.

9. Halbleiterspeicheranordnung gemäß Anspruch 8, bei welchem weiters ein zwischen die Ausgangsklemme und die Leseleitung gekoppelter Kondensator (C) vorgesehen ist.

10. Halbleiterspeicheranordnung umfassend eine Vielzahl von Bitleitungen (BL1, BL2, ...), eine Vielzahl von Wortleitungen (WL1, WL2, ...) und eine Vielzahl von Leseleitungen (RL1, RL2, ...) und eine Speicherzellenanordnung gebildet von einer Vielzahl von identischen Speicherzellen (MC&sub1;&sub1;, MC&sub1;&sub2;, MC&sub2;&sub1;, MC&sub2;&sub2;, ...) gemäß irgendeinem der Ansprüche 1 bis 7, wobei die erste Eingangsklemme einer jeden Zelle mit einer korrespondierenden Eingangsklemme der Wortleitungen verbunden ist, ihre zweite Eingangsklemme mit einer korrespondierenden Eingangsklemme der Bitleitungen verbunden ist und ihre Ausgangsklemme mit einer korrespondierenden Ausgangsklemme der Leseleitungen verbunden ist.

11. Halbleiterspeicheranordnung gemäß Anspruch 10, dadurch gekennzeichnet, daß jede Speicherzelle weiters einen Kondensator (C) umfaßt, der zwischen die Ausgangsklemme und eine korrespondierende Ausgangsklemme der Leseleitungen gekoppelt ist.

12. Halbleiterspeicherbauelement gemäß Anspruch 10 oder 11, bei dem eine Einschreiboperation dieses Halbleiterspeicherbauelementes in eine vorgegebene Speicherzelle ausgeführt wird, indem Signalpegel sawohl einer aus den Bitleitungen vorgegebenen Bitleitung, gekoppelt an die vorgegebene Speicherzelle, als auch einer aus den Wortleitungen vorgegebenen Wortleitung, gekoppelt an die vorgegebene Speicherzelle, auf hoch oder niedrig gesetzt werden, und eine Ausleseoperation des Halbleiterspeicherbauelementes aus der vorgegebenen Speicherzelle ausgeführt wird, indem ein Signalpegel der vorgegebenen Wortleitung auf einen mittleren Pegel gesetzt wird und ein Zeitimpulssignal an die aus den Bitleitungen vorgegebene Bitleitung gespeist wird, wobei das Signal mit dem mittleren Pegel einen Zwischenpegel zwischen dem hohen und dem niedrigen Pegel hat.