KR890016570A - 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치 - Google Patents

공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치 Download PDF

Info

Publication number
KR890016570A
KR890016570A KR1019880004835A KR880004835A KR890016570A KR 890016570 A KR890016570 A KR 890016570A KR 1019880004835 A KR1019880004835 A KR 1019880004835A KR 880004835 A KR880004835 A KR 880004835A KR 890016570 A KR890016570 A KR 890016570A
Authority
KR
South Korea
Prior art keywords
layer
conductive
emitter
transistor
base
Prior art date
Application number
KR1019880004835A
Other languages
English (en)
Other versions
KR910002031B1 (ko
Inventor
도시히꼬 모리
도시로 후다쯔기
Original Assignee
야마모도 다꾸마
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62103206A external-priority patent/JPS63269394A/ja
Priority claimed from JP63091117A external-priority patent/JPH01262662A/ja
Application filed by 야마모도 다꾸마, 후지쓰가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890016570A publication Critical patent/KR890016570A/ko
Application granted granted Critical
Publication of KR910002031B1 publication Critical patent/KR910002031B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체 메모리 장치의 제1실시예에 사용되는 RHET의 요부를 나타내는 횡단면도, 제2a-2d도는 RHET의 동작원리를 설명하기 위한 에너지 밴드도, 제3도는 RHET의 콜렉터 전류대 베이스-에미터 특성과 베이스 전류대 베이스-에미터 특성을 나타내는 그래프.

Claims (10)

  1. 베이스전류가 차동부성저항특성을 갖고 있으며, 또한 베이스-에미터간 전압이 증가될 때 베이스전류내에차동부성저항특성이 발생된 후 콜렉터전류가 크게 흐르는 그러한 전류특성을 갖는 트랜지스터와, 상기 트랜지스터의 콜렉터와 베이스간에 직렬로 결합되는 부하와, 상기 트랜지스터의 베이스 저항을 통해 상기 트랜지스터의 베이스에 결합되는제1 및 제2입력단자들과, 그리고 상기 트랜지스터의 콜렉터에 결합되는 출력단자를 포함하는 것이 특징은 공진턴넬링 트랜지스터를 사용하는 반도체 메모리 장치.
  2. 제1항에서, 상기 반도체 메모리 장치의 기입 동작은 상기 제1 및 제2입력단자들에 고레벨과 저레벨 신호들중하나를 공급함으로서 수행되며, 또한 상기 반도체 메모리 장치의 독출동작은 상기 제1 및 제2 입력단자들중 한 단자에 중간레벨신호를 그리고 다른 단자에 타이밍 펄스신호를 공급함으로서 수행되며, 상기 중간레벨신호는 고레벨과 저레벨간의 중간레벨을 갖는 것이 특징인 공진턴넬링 트랜지스터를 사용하는 메모리장치.
  3. 제2항에서, 기억된 정보내용은 상기 출력단자로부터 출력되는 출력신호내의 전위 변동크기에 따라 독출 동작하는 동안 독출되는 것이 특징인 공진턴넬링 트랜지스터를 사용하는 메모리 장치.
  4. 제1항에서, 상기 트랜지스터는 공진턴넬링 열전자 트랜지스터인 것이 특징인 공진턴넬링 트랜지스터를 사용하는메모리 장치.
  5. 제4항에 있어서, 상기 공진턴넬링 열전자 트랜지스터는 특징도전형 콜렉터층과, 상기 특정 도전형 콜렉터층상에 형성되는 콜렉터 장벽층과, 상기 콜렉터 장벽층상에 형성되는 특정도전형 베이스층과, 상기 특정형 베이스층상에 형성되는 에미터 장벽층과, 그리고 상기 에미터 장벽층상에 형성되는 특정도전형 에미터층을 포함하며, 상기 콜렉터 장벽층은 제1전압이 상기 특정 도전형 베이스층과 상기 특정형 에미터층 양단에 걸릴때 상기 에미터 장벽층을 통해 공진턴넬링함으로서 상기 특정도전형 베이스층에 주입되는 캐리어들의 전위보다 더 큰 장벽높이를 갖고 있으며, 상기 제1전압보다 큰제2전압이 상기 특정도전형 베이스층과 상기 특정도전형 에미터층 양단에 걸릴때 상기 특정도전형 베이스층에 주입되는캐리어들의 전위는 상기 콜렉터 장벽층의 장벽높이보다 크며, 상기 특정도전형은 n-형 및 p-형중 하나인 것이 특징인 공진턴넬링 트랜지스터를 사용하는 메모리 장치.
  6. 제1항에서, 상기 트랜지스터는 공진턴넬링 바이폴라 트랜지스터인 것이 특징인 공진턴넬링 트랜지스터를사용하는 반도체 메모리 장치.
  7. 제6항에서, 상기 공진턴넬링 바이폴라 트랜지스터는 제1도전형 콜렉터층과, 상기 제1도전형 콜렉터층상에형성되는 제2도전형 베이스층과, 상기 제2도전형 베이스층상에 형성되는 에미터 장벽층과, 그리고 상기 에미터 장벽층상에 형성되는 제1도전형 에미터층을 포함하며, 상기 에미터 장벽층은 캐리어들이 관통될 수 있는 박막두께를 갖는 적어도두 장벽층들과 상기 장벽층들간에 제공되는 양자우물층으로 구성되며, 상기 제1도전형 에미터층은 상기 양자우물층의 것보다 큰 도전밴드의 바닥을 가지며, 상기 양자우물층은 상기 제2도전형 베이스층의 것보다 작은 밸런스 밴드의 상부를 가지며, 전공들의 공진턴넬링은 제1전압이 상기 제1도전형 에미터층과 상기 제2도전형 베이스층 양단에 걸릴때 상기 제2도전형 베이스층으로 부터 상기 제1도전형 에미터층으로 발행하며, 전자들은 상기 제1전압보다 큰 제2전압이 상기 제1도전형 에미터층과 상기 제2도전형 베이스층 양단에 걸릴때 상기 제1도전형 에미터층으로부터 상기 제2도전형 베이스층으로주입되며, 상기 제1 및 제2도전형들은 n-형과 p-형의 하나와 다른 하나인 것이 특징인 공진턴넬링 트랜지스터를 사용하는반도체 메모리장치.
  8. 제6항에서, 상기 공진턴넬링 바이폴라 트랜지스터는 제1도전형 콜렉터층과, 상기 제1도전형 콜렉터층상에형성되는 제2도전형 베이스층과, 상기 제2도전형 베이스층상에 형성되는 에미터 장벽층과, 그리고 상기 에미터 장벽층상에 형성되는 제1도전형 에미터층을 포함하며, 상기 에미터 장벽층은 캐리어들이 관통될 수 있는 박막두께를 갖는 적어도두 장벽층들과 상기 장벽층들간에 제공되는 양자우물층으로 구성되며, 상기 제1도전형 에미터층의 도전본대의 바닥과 상기 양자우물층의 도전밴드의 바닥간의 차의 절대값은 상기 양자우물층의 밸런스 밴드의 상부와 상기 제2도전형 베이스층의 밸런스 밴드의 상부간의 차의 절대값보다 더 크며, 상기 제1도전형 에미터층은 상기 양자우물층의 것보다 더 큰 밸런스 밴드의 상부를 가지며, 상기 양자 우물층은 상기 제2도전형 베이스층의 것보다 작은 밸런스 밴드의 상부를 가지며, 정공들의 공진턴넬링은 제1전압이 상기 제1도전형 에미터층과 상기 제2도전형 베이스층 양단에 걸릴때 상기 제2도전형 베이스층으로부터 상기 제1도전형 에미터층으로 발생하며, 전자들은 상기 제1전압보다 큰 제2전압이 상기 제1도전형 에미터층과상기 제2도전형 베이스층 양단에 걸릴때 상기 제1도전형 에미터층으로부터 상기 제2도전형 베이스층으로 주입되며, 상기제1 및 제2도전형들은 n-형과 p-형의 하나와 다른 하나인 것이 특징인 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치.
  9. 비트라인과, 워드라인과, 판독라인과 그리고 베이스전류가 차동부성저항특성을 가지며, 또한 베이스-에미터간 전압이 증가될때 베이스 전류내에 차동부성저항특성이 발생한 후 콜렉터전류가 크게 흐르는 전류특성을 갖는 트랜지스터, 상기 트랜지스터의 콜렉터와 베이스간에 직렬로 결합되는 부하, 상기 트랜지스터의 베이스 저항을 통해 상기 트랜지스터의 베이스에 결합되는 제1 및 제2입력단자들 및 상기 트랜지스터의 콜렉터에 결합되는 출력단자로 구성되는 메모리셀을 포함하며, 상기 제1입력단자는 상기 워드라인에 결합되며, 상기 제2입력단자는 상기 비트라인에 결합되며, 상기 출력단자는 상기 판독라인에 결합되는 것이 특징인 공진턴넬링 트랜지스터를 사용하는 반도체 메모리 장치.
  10. 다수의 비트라인들과, 다수의 워드라인들과, 다수의 판독라인들과, 그리고 상기 비트라인들중 하나, 상기워드라인들중 하나 그리고 상기 판독라인들중 하나에 각각 연결되는 다수의 동일한 메모리셀들에 의해 구성되는 메모리셀어레이를 포함하되, 상기 메모리셀들 각각은 베이스전류가 차동부성저항특성을 가지며, 또한 베이스-에미터간 전압이 증가될때 베이스전류내에 차동부성저항특성이 발생한 후 콜렉터전류가 크게 흐르는 전류특성을 갖는 트랜지스터, 상기 트랜지스터의 콜렉터와 베이스간에 직렬로 결합되는 부하, 상기 트랜지스터의 베이스 저항을 통해 상기 트랜지스터의 베이스에 결합되는 제1 및 제2 입력단자들 및 상기 트랜지스터의 콜렉터에 결합되는 출력단자로 구성되는 메모리셀을 포함하며,상기 제 1 입력단자는 상기 워드라인에 결합되며, 상기 제2입력단자는 상기 비트라인에 결합되며, 상기 출력단자는 상기 판독라인에 결합되는 것이 특징인 공진턴넬링 트랜지스터를 사용하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880004835A 1987-04-28 1988-04-28 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치 KR910002031B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP62103206A JPS63269394A (ja) 1987-04-28 1987-04-28 半導体記憶装置
JP62-103206 1987-04-28
JP63091117A JPH01262662A (ja) 1988-04-13 1988-04-13 半導体装置
JP63-91117 1988-04-13
JP91117 1988-04-13
JP103206 1988-04-26

Publications (2)

Publication Number Publication Date
KR890016570A true KR890016570A (ko) 1989-11-29
KR910002031B1 KR910002031B1 (ko) 1991-03-30

Family

ID=26432588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004835A KR910002031B1 (ko) 1987-04-28 1988-04-28 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치

Country Status (4)

Country Link
US (1) US4907196A (ko)
EP (1) EP0289420B1 (ko)
KR (1) KR910002031B1 (ko)
DE (1) DE3882791T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232822B1 (en) * 1988-01-08 2001-05-15 Kabushiki Kaisha Toshiba Semiconductor device including a bipolar transistor biased to produce a negative base current by the impact ionization mechanism
US4999697A (en) * 1988-09-14 1991-03-12 At&T Bell Laboratories Sequential-quenching resonant-tunneling transistor
US5229623A (en) * 1988-10-21 1993-07-20 Hitachi, Ltd. Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same
JP2688366B2 (ja) * 1989-03-20 1997-12-10 富士通株式会社 論理回路
US5153693A (en) * 1989-10-18 1992-10-06 At&T Bell Laboratories Circuit including bistable, bipolar transistor
DE69610017D1 (de) * 1995-05-25 2000-10-05 Matsushita Electric Ind Co Ltd Nichtlineares Element und bistabile Speicheranordnung
US7026642B2 (en) * 2003-08-27 2006-04-11 Micron Technology, Inc. Vertical tunneling transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109169A (en) * 1976-12-06 1978-08-22 General Electric Company Avalanche memory triode and logic circuits
US4323986A (en) * 1980-06-30 1982-04-06 International Business Machines Corporation Electronic storage array having DC stable conductivity modulated storage cells
JPS6158268A (ja) * 1984-08-30 1986-03-25 Fujitsu Ltd 高速半導体装置
JPS6284621A (ja) * 1985-10-09 1987-04-18 Fujitsu Ltd ３値論理回路
JPS6323357A (ja) * 1986-06-14 1988-01-30 Agency Of Ind Science & Technol 半導体記憶装置
JPS62176162A (ja) * 1986-01-30 1987-08-01 Agency Of Ind Science & Technol 負性抵抗素子
US4721983A (en) * 1986-01-31 1988-01-26 Texas Instruments Incorporated Three terminal tunneling device

Also Published As

Publication number Publication date
DE3882791D1 (de) 1993-09-09
EP0289420A3 (en) 1990-05-23
KR910002031B1 (ko) 1991-03-30
US4907196A (en) 1990-03-06
EP0289420A2 (en) 1988-11-02
DE3882791T2 (de) 1993-11-18
EP0289420B1 (en) 1993-08-04

Similar Documents

Publication Publication Date Title
US3740732A (en) Dynamic data storage cell
US4090254A (en) Charge injector transistor memory
EP0226383A2 (en) Resonant-tunneling transistor
JPS619895A (ja) 半導体記憶回路
JPS5811105B2 (ja) 半導体メモリ
JPS5827599B2 (ja) シユウセキカイロメモリ
US3540010A (en) Diode-coupled semiconductive memory
US4322821A (en) Memory cell for a static memory and static memory comprising such a cell
US4021786A (en) Memory cell circuit and semiconductor structure therefore
US5329481A (en) Semiconductor device having a memory cell
KR890016570A (ko) 공진턴넬링 트랜지스터를 사용하는 반도체 메모리장치
US4191899A (en) Voltage variable integrated circuit capacitor and bootstrap driver circuit
US3931617A (en) Collector-up dynamic memory cell
EP0028157A1 (en) Semiconductor integrated circuit memory device with integrated injection logic
US4788662A (en) Semiconductor memory device using resonant-tunneling hot electron transistor
KR840003892A (ko) 동적방전 회로로 이루어진 반도체 메모리
US4589096A (en) IIL semiconductor memory including arrangement for preventing information loss during read-out
US4181981A (en) Bipolar two device dynamic memory cell
US3725881A (en) Two terminal bipolar memory cell
US4388636A (en) Static memory cell and memory constructed from such cells
GB2037076A (en) Nonvolatile semiconductor memory
US4535425A (en) Highly integrated, high-speed memory with bipolar transistors
US4740720A (en) Integrated injection logic output circuit
US4601016A (en) Semiconductor memory cell
JPH0585998B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee