DE3873071T2 - Emitterfolgerschaltung. - Google Patents

Emitterfolgerschaltung.

Info

Publication number
DE3873071T2
DE3873071T2 DE8888907769T DE3873071T DE3873071T2 DE 3873071 T2 DE3873071 T2 DE 3873071T2 DE 8888907769 T DE8888907769 T DE 8888907769T DE 3873071 T DE3873071 T DE 3873071T DE 3873071 T2 DE3873071 T2 DE 3873071T2
Authority
DE
Germany
Prior art keywords
emitter follower
mos transistor
circuit
emitter
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8888907769T
Other languages
English (en)
Other versions
DE3873071D1 (de
Inventor
Isao Room Villa Hakura Fukushi
Yasuhiro Ishii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE3873071D1 publication Critical patent/DE3873071D1/de
Publication of DE3873071T2 publication Critical patent/DE3873071T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356017Bistable circuits using additional transistors in the input circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Static Random-Access Memory (AREA)

Description

    TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Emitterfolgerschaltung, und besonders auf eine Emitterfolgerschaltung unter Verwendung eines Metalloxidhalbleitertransistors.
  • HINTERGRUNDTECHNIK
  • Konventionell wird eine Emitterfolgerschaltung als Eingangsschaltung zum Eingeben eines Signals oder als Ausgangsschaltung zum Ausgeben eines Signals verwendet.
  • In einer bipolaren komplementären Metalloxidhalbleiter- (Bipolar-CMOS-) -Schaltung, die durch das Kombinieren einer bipolaren Schaltung und einer CMOS-Schaltung aufgebaut ist, wird ein MOS-Transistor, der in einer Stromquelle enthalten ist, gesperrt, wenn die Emitterfolgerschaltung auf den inaktiven Zustand gesetzt wird. Dadurch wird es möglich zu verhindern, daß ein Strom durch die bipolare Schaltung fließt, und den Energieverbrauch darin zu reduzieren.
  • FIG. 1 stellt einen Pegelkonverter dar, der eine konventionelle Emitterfolgerschaltung enthält. Unter Bezugnahme auf FIG. 1 besteht eine Differenzschaltung aus den Transistoren Q1 und Q2. Der Transistor Q1 wird durch einen Anschluß 10 mit einem Spannungssignal gespeist, und der Transistor Q2 wird durch einen Anschluß 11 mit einer Referenzspannung VREF gespeist.
  • Zwei Ausgangssignale, die von der Differenzschaltung abgeleitet sind, passieren die Emitterfolgerschaltungen 12 und 13, die die Transistoren Q3 bzw. Q4 enthalten, und werden einem Flip-Flop 14 zugeführt, das die MOS-Transistoren P1, P2, N1 und N2 enthält. Ein vom Flip-Flop 14 abgeleitetes Ausgangssignal passiert einen Inverter 15, der die MOS-Transistoren P3 und N3 enthält, und wird durch einen Anschluß 16 ausgegeben. Das Flip-Flop 14 hat die Funktion, den ECL- (emittergekoppelten Logik-) Pegel eines zugeführten Signals auf den MOS-Pegel zu konvertieren.
  • Die Emitterfolgerschaltungen 12 und 13 enthalten die Transistoren Q5 bzw. Q6, die als Konstantstromquellen fungieren, von denen jede mit einer Festspannung VR durch einen Anschluß 17 gespeist wird. Die N-Kanal-MOS-Transistoren N4 und N5 sind Stromquellenwiderstände und sind leitend, wenn ein Chipauswahlsignal CS, das durch einen Anschluß 18 angelegt ist, auf einem hohen (H) Pegel gehalten wird, so daß die Emitterfolgerschaltungen 12 und 13 im aktiven Zustand gehalten werden. Die MOS-Transistoren N4 und N5 werden gesperrt, wenn das Chipauswahlsignal CS auf einen niedrigen (L) Pegel geschaltet wird, so daß die Emitterfolgerschaltungen 12 und 13 auf den inaktiven Zustand geschaltet werden.
  • FIG. 2 stellt eine Leseverstärkungsschaltung für einen Speicher dar, der eine konventionelle Emitterfolgerschaltung enthält. Unter Bezugnahme auf diese Figur sind die Anschlüsse 20a und 20b mit Bitleitungen (nicht gezeigt) verbunden, die gepaart sind. Die Spannungen der Anschlüsse 20a und 20b passieren die Emitterfolgerschaltungen 21 und 22, die die Transistoren Q10 bzw. Q11 enthalten, und werden dann einer Differenzschaltung zugeführt, die aus den Transistoren Q12 und Q13 besteht. Die Kollektoren der Transistoren Q12 und Q13 sind mit entsprechenden Strom- /Spannungskonvertierungsschaltungen 25 und 26 durch entsprechende gemeinsame Leitungen 23 und 24 verbunden, die mit Differenzschaltungen gemeinsam benutzt werden, die mit anderen Bitleitungen verbunden sind. Bei der obengenannten Struktur wird der Strom, der durch die gemeinsame Leitung 23 fließt, größer als jener, der durch die gemeinsame Leitung 24 fließt, wenn der Pegel des Anschlusses 20a höher als der Pegel des Anschlusses 20b ist. Zu diesem Zeitpunkt werden die Pegel der gemeinsamen Leitungen 23 und 24 auf fast identischen Pegeln gehalten.
  • Eine Festspannung VCON wird durch einen Anschluß 30 der Basis der Transistoren Q14 und Q15 zugeführt, die in den Strom-/Spannungskonvertierungsschaltungen 25 bzw. 26 enthalten sind. Kollektorströme der Transistoren Q14 und Q15 werden durch die MOS-Transistoren N12 bzw. N13, die als Widerstände fungieren, zu entsprechenden Spannungen konvertiert.
  • Die Ausgangssignale der Strom-/Spannungskonvertierungsschaltungen 25 und 26 werden einem Differenzverstärker (nicht gezeigt) der nächsten Stufe durch die Anschlüsse 27a bzw. 27b zugeführt.
  • Die N-Kanal-MOS-Transistoren N10 und N11, die in den Emitterfolgerschaltungen 21 und 22 enthalten sind, sind Stromquellenwiderstände. Die MOS-Transistoren N10 und N11 sind leitend, wenn ein Bitauswahlsignal BS, das von einem Anschluß 28 durch einen Inverter zugeführt ist, auf dem L-Pegel gehalten wird, wodurch die Emitterfolgerschaltungen 21 und 22 in dem aktiven Zustand gehalten werden. Andererseits werden die MOS-Transistoren N10 und N11 gesperrt, wenn das Bitauswahlsignal BS auf dem H-Pegel gehalten wird, so daß die Emitterfolgerschaltungen 21 und 22 in dem inaktiven Zustand gehalten werden.
  • Bezüglich FIG. 1 wird, wenn die Emitterfolgerschaltungen 12 und 13 auf den inaktiven Zustand geschaltet werden, das Potential des Emitters von jedem der Transistoren Q3 und Q4 instabil. Deshalb wird das Flip-Flop 14 instabil, und das Eingangssignal des Inverters 15 wird unnötig invertiert. Es sei angemerkt, daß die Schaltung von FIG. 1 Strom verschwendet, wenn die MOS-Transistoren P1, P2, N1 und N2, die in dem Flip-Flop 14 enthalten sind, und der Inverter 15 invertiert werden. Obiges führt zu einer Erhöhung des Energieverbrauchs.
  • In der Schaltung von FIG. 2 wird das Potential des Emitters von jedem der Transistoren Q10 und Q11 instabil, wenn die Emitterfolgerschaltungen 21 und 22 auf den inaktiven Zustand geschaltet werden. Die Emitterpotentiale der Transistoren Q10 und Q11 erhöhen sich mit der Zeit auf Erdpotential (Vcc). Deshalb dauert es lange, bis das Emitterpotential von jedem der Transistoren Q10 und Q11 gleich dem vorbestimmten Potential wird, wenn die Emitterfolgerschaltungen 21 und 22 wieder auf den aktiven Zustand gesetzt werden. Obiges verhindert, daß der Leseverstärker bei hohen Geschwindigkeiten arbeitet.
  • OFFENBARUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist das Realisieren einer Emitterfolgerschaltung, die in der Lage ist, den Energieverbrauch in der Pegelkonverterschaltung zu reduzieren und sie zu befähigen, daß die Leseverstärkungsschaltung bei hohen Geschwindigkeiten betrieben werden kann.
  • Die vorliegende Erfindung bezieht sich auf eine Emitterfolgerschaltung, die einen Emitterfolgertransistor und eine Energiequelle enthält, die mit dem Emitter des Emitterfolgertransistors verbunden ist. Die Energiequelle enthält einen MOS-Transistor, und die Emitterfolgerschaltung wird durch das Schalten des MOS-Transistors durch ein Steuersignal zwischen aktiven und inaktiven Zuständen geschaltet. Die vorliegende Erfindung hat folgende wesentlichen Merkmale. Und zwar ist zwischen der Source und dem Drain des MOS-Transistors ein Stromwegmittel zum Bereitstellen eines Widerstandes vorgesehen, der beträchtlich größer als der Widerstand des MOS-Transistors ist, der vorhanden ist, wenn er leitend ist und wenn der MOS- Transistor wenigstens gesperrt ist und durch ihn zu der Zeit ein extrem kleiner Strom fließt.
  • Bei der vorliegenden Erfindung fließt der extrem kleine Strom zu der Zeit durch das Stromwegmittel, wenn der MOS-Transistor AUS ist, so daß das Emitterpotential des Emitterfolgertransistors stabilisiert werden kann. Dadurch wird es möglich, den Stromverbrauch in der Pegelkonverterschaltung zu reduzieren und zu veranlassen, daß die Leseverstärkungsschaltung bei hohen Geschwindigkeiten arbeitet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • FIG. 1 ist ein Schaltungsdiagramm einer Pegelkonverterschaltung, die eine konventionelle Emitterfolgerschaltung verwendet;
  • FIG. 2 ist ein Schaltungsdiagramm eines Leseverstärkers, der eine konventionelle Emitterfolgerschaltung verwendet;
  • FIG. 3 ist ein Schaltungsdiagramm einer Pegelkonverterschaltung, bei der eine Emitterfolgerschaltung einer Ausführungsform der vorliegenden Erfindung verwendet wird;
  • FIG. 4 ist ein Schaltungsdiagramm einer Variante der vorliegenden Erfindung; und
  • FIG. 5 ist ein Schaltungsdiagramm eines Leseverstärkers, bei dem die vorliegende Erfindung verwendet wird.
  • BESTE METHODE ZUM AUSFÜHREN DER ERFINDUNG
  • FIG. 3 ist ein Schaltungsdiagramm einer Pegelkonverterschaltung, bei der eine Emitterfolgerschaltung einer Ausführungsform der vorliegenden Erfindung verwendet wird. In FIG. 3 sind jene Teile, die dieselben wie jene in FIG. 1 sind, mit denselben Bezugszeichen versehen, und eine Beschreibung jener Teile entfällt. Die Emitterfolgerschaltungen 12A und 13A entsprechen den Emitterfolgerschaltungen 12 bzw. 13.
  • Unter Bezugnahme auf FIG. 3 ist ein Widerstand R1 über der Source und dem Drain des MOS-Transistors N4 verbunden, der in der Emitterfolgerschaltung 12A vorgesehen ist. Ähnlich ist ein Widerstand R2 über dem Drain und der Source des MOS-Transistors N5 verbunden.
  • Die Widerstände R1 und R2 haben Widerstandswerte, die beträchtlich größer als ein Widerstandswert von jedem der MOS-Transistoren N4 und N5 im EIN-Zustand ist. Es ist zweckmäßig, daß jeder der Widerstände R1 und R2 einen Widerstandswert hat, der 10mal so groß wie der Widerstandswert im EIN-Zustand ist. Im allgemeinen beträgt der Widerstandswert eines MOS-Transistors im EIN-Zustand einige hundert Ohm. Deshalb wird jeder der Widerstände R1 und R2 durch einen Widerstand gebildet, der einen Widerstandswert hat, der gleich oder größer als einige Kiloohm ist.
  • Zu einer Zeit, wenn das Chipauswahlsignal CS auf dem L-Pegel gehalten wird und daher die Emitterfolgerschaltungen 12A und 13A im inaktiven Zustand gehalten werden, fließt dadurch ein extrem kleiner Strom (zig uA bis Hunderte uA) durch die Widerstände R1 und R2. Zu der Zeit, wenn der extrem kleine Strom durch die Transistoren Q3 bis Q6 fließt, kann die Basis-Emitter-Spannung von jedem der Transistoren Q3 bis Q6 gewährleistet werden. Deshalb wird die Basis- Emitter-Spannung von jedem der Transistoren Q3 und Q4 stabilisiert. Als Resultat wird es möglich zu verhindern, daß das Flip-Flop 14 und der Inverter 15 invertiert werden. Daher wird es möglich, den Stromverbrauch zu reduzieren, der entsteht, wenn das Flip-Flop 14 und der Inverter 15 im inaktiven Zustand gehalten werden.
  • Wie in FIG. 4 dargestellt, kann ein P-Kanal-MOS- Transistor für den Widerstand R1 als Stromwegmittel eingesetzt werden. Unter Bezugnahme auf FIG. 4 sind die Source und das Drain des MOS-Transistors P4 mit der Source bzw. dem Drain des MOS-Transistors N4 verbunden. Das Gate des MOS-Transistors P4 ist mit dem Anschluß 18 verbunden. Der Widerstandswert des MOS-Transistors P4 im EIN-Zustand wird auf dieselbe Weise ausgewählt wie der Widerstand R1. Im Fall von FIG. 4 fließt ein extrem kleiner Strom durch den MOS-Transistor P4 nur wenn der MOS-Transistor N4 gesperrt ist und dadurch die Emitterfolgerschaltung 12A im inaktiven Zustand gehalten wird.
  • Natürlich kann der Widerstand R2 durch einen P- Kanal-MOS-Transistor ersetzt werden, wie vorher beschrieben.
  • FIG. 5 stellt einen Leseverstärker dar, auf den die vorliegende Erfindung angewandt ist. In FIG. 5 sind jene Teile, die dieselben wie jene in FIG. 2 sind, mit denselben Bezugszeichen versehen, und eine Beschreibung davon entfällt. Die Emitterfolgerschaltungen 21A und 22A entsprechen den vorher erwähnten Emitterfolgerschaltungen 21 und 22.
  • Unter Bezugnahme auf FIG. 5 ist ein Widerstand R3 über dem Drain und der Source des MOS-Transistors N10 verbunden, der in der Emitterfolgerschaltung 21 vorgesehen ist, und ein Widerstand R4 ist über dem Drain und der Source des MOS-Transistors N11 verbunden. Die Widerstandswerte der Widerstände R3 und R4 sind beträchtlich groß eingestellt, verglichen mit den MOS-Transistoren N10 und N11. Dadurch fließen, selbst wenn das Bitauswahlsignal auf dem H-Pegel gehalten wird und deshalb die Emitterfolgerschaltungen 21A und 22A im inaktiven Zustand gehalten werden, extrem kleine Ströme durch die Widerstände R3 und R4. Deshalb sind die Potentiale der Emitter der Transistoren Q10 und Q11 auf Pegel festgelegt, die um eine Festspannung niedriger als das Potential der Anschlüsse 20a bzw. 20b sind. Dadurch wird es möglich, die Zeit zu verringern, die benötigt wird, bis das Emitterpotential von jedem der Transistoren Q10 und Q11 gleich dem vorbestimmten Potential wird, wenn die Emitterfolgerschaltungen 21A und 22A auf den aktiven Zustand geschaltet werden.
  • In der Schaltung von FIG. 5 kann der P-Kanal-MOS- Transistor, wie in FIG. 4 gezeigt, für jeden der Widerstände R3 und R4 als Stromwegmittel eingesetzt werden.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie oben beschrieben, fließt gemäß der Emitterfolgerschaltung der vorliegenden Erfindung ein extrem kleiner Strom durch die Emitterfolgerschaltung, wenn sie im inaktiven Zustand gehalten wird, und dadurch kann das Emitterpotential des Emitterfolgertransistors stabilisiert werden. Als Resultat wird es möglich, den Stromverbrauch in der Pegelkonverterschaltung zu reduzieren und die Leseverstärkungsschaltung bei hohen Geschwindigkeiten zu betreiben. Demzufolge ist die vorliegende Erfindung effektiv für die praktische Nutzung.

Claims (1)

  1. (1) Eine Emitterfolgerschaltung mit einem Emitterfolgertransistor (Q&sub5;, Q&sub6;, Q&sub1;&sub0;, Q&sub1;&sub1;) und einer mit dem Emitter des genannten Emitterfolgertransistors (Q&sub5;, Q&sub6;, Q&sub1;&sub0;, Q&sub1;&sub1;) gekoppelten Stromquelle, welche Stromquelle einen MOS-Transistor (N&sub4;, N&sub5;) beinhaltet, wobei die genannte Emitterfolgerschaltung durch das Schalten des genannten MOS-Transistors (N&sub4;, N&sub5;) durch ein Steuersignal (CS) zwischen aktiven und passiven Zuständen geschaltet wird, dadurch gekennzeichnet, daß die genannte Emitterfolgerschaltung ein Stromwegmittel (R&sub1;, R&sub2;, P&sub4;), welches zwischen der Quelle und der Senke des genannten MOS-Transistors (N&sub4;, N&sub5;) vorhanden ist, für das Bereitstellen eines Widerstandes umfaßt, der beträchtlich höher ist als der Widerstand des MOS- Transistors (N&sub4;, N&sub5;), der vorhanden ist, wenn er leitend ist, und wenn der MOS-Transistor (N&sub4;, N&sub5;) wenigstens gesperrt ist und durch ihn zu der Zeit ein extrem niedriger Strom fließt.
    (2) Eine Emitterfolgerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das genannte Stromwegmittel (R&sub1;, R&sub2;, P&sub4;) einen Widerstand (R&sub1;, R&sub2;) beinhaltet.
    (3) Eine Emitterfolgerschaltung nach Anspruch 1, bei welcher das genannte Stromwegmittel (R&sub1;, R&sub2;, P&sub4;) einen MOS-Transistor (P&sub4;) eines anderen Leitungstyps als der des MOS-Transistors (N&sub4;, N&sub5;), welcher als genannte Stromquelle dient, umfaßt, und das Gate, der Drain und die Source des genannten MOS-Transistors (P&sub4;) des genannten Stromwegmittels mit dem Gate, der Source bzw. dem Drain des genannten MOS-Transistors (N&sub4;, N&sub5;) der genannten Stromquelle verbunden sind.
DE8888907769T 1987-09-17 1988-09-13 Emitterfolgerschaltung. Expired - Lifetime DE3873071T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62233190A JPS6474823A (en) 1987-09-17 1987-09-17 Emitter follower circuit
PCT/JP1988/000923 WO1989002677A1 (en) 1987-09-17 1988-09-13 Emitter follower circuit

Publications (2)

Publication Number Publication Date
DE3873071D1 DE3873071D1 (de) 1992-08-27
DE3873071T2 true DE3873071T2 (de) 1992-12-03

Family

ID=16951153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888907769T Expired - Lifetime DE3873071T2 (de) 1987-09-17 1988-09-13 Emitterfolgerschaltung.

Country Status (5)

Country Link
US (1) US4958094A (de)
EP (1) EP0333864B1 (de)
JP (1) JPS6474823A (de)
DE (1) DE3873071T2 (de)
WO (1) WO1989002677A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743401B2 (ja) * 1988-10-06 1998-04-22 日本電気株式会社 Ecl回路
JPH082019B2 (ja) * 1989-09-13 1996-01-10 株式会社東芝 レベル変換回路
JP2547863B2 (ja) * 1989-10-06 1996-10-23 東芝マイクロエレクトロニクス株式会社 ソースカップルドfetロジック形出力回路
JP2518068B2 (ja) * 1989-11-17 1996-07-24 日本電気株式会社 電流切換回路
IT1236879B (it) * 1989-11-22 1993-04-26 Sgs Thomson Microelectronics Circuito elettronico comparatore
US5216298A (en) * 1989-12-14 1993-06-01 Mitsubishi Denki Kabushiki Kaisha ECL input buffer for BiCMOS
US5017812A (en) * 1990-03-20 1991-05-21 Integrated Device Technology, Inc. Combined ECL-to-TTL translator and decoder
JPH04172713A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd レベル変換回路
JP3001014B2 (ja) * 1991-03-13 2000-01-17 富士通株式会社 バイアス電圧発生回路
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
JP2570185B2 (ja) * 1994-07-08 1997-01-08 日本電気株式会社 サンプルホールド回路
JP3149759B2 (ja) * 1995-11-17 2001-03-26 日本電気株式会社 ラッチ回路
US6380794B1 (en) * 2000-03-24 2002-04-30 Sige Microsystems Inc. Hybrid circuit having current source controlled by a comparator

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4953365A (de) * 1972-09-25 1974-05-23
US4099070A (en) * 1976-11-26 1978-07-04 Motorola, Inc. Sense-write circuit for random access memory
JPS5428707A (en) * 1977-08-08 1979-03-03 Tokyo Yogyo Kk Container for molten metal for use in iron producing process
DE2740353C2 (de) * 1977-09-07 1982-05-13 Siemens AG, 1000 Berlin und 8000 München ECL-kompatibler Registerbaustein mit bipolaren Speicherzellen
JPS5883434A (ja) * 1981-11-13 1983-05-19 Hitachi Ltd 半導体集積回路装置
JPS5912661A (ja) * 1982-07-13 1984-01-23 Fujitsu Ltd 閾値可変型差動信号レシ−バ
US4604533A (en) * 1982-12-28 1986-08-05 Tokyo Shibaura Denki Kabushiki Kaisha Sense amplifier
JPS60141019A (ja) * 1983-12-28 1985-07-26 Nec Corp 論理回路
JPS60176978A (ja) * 1984-02-22 1985-09-11 株式会社イナックス 高強度セメント製品の製法
JPS6145491A (ja) * 1984-08-10 1986-03-05 Fujitsu Ltd 半導体記憶装置
JPS62159916A (ja) * 1986-01-09 1987-07-15 Toshiba Corp レベル変換回路
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS635617A (ja) * 1986-06-25 1988-01-11 Hitachi Ltd 半導体回路
US4868421A (en) * 1987-02-24 1989-09-19 Fairchild Semiconductor Corporation Bimos circuit that provides low power dissipation and high transient drive capability
US4858183A (en) * 1987-06-02 1989-08-15 Texas Instruments Incorporated ECL high speed semiconductor memory and method of accessing stored information therein
JPS6424628A (en) * 1987-07-21 1989-01-26 Fujitsu Ltd Emitter coupled logic circuit

Also Published As

Publication number Publication date
EP0333864B1 (de) 1992-07-22
EP0333864A1 (de) 1989-09-27
EP0333864A4 (de) 1989-12-18
JPS6474823A (en) 1989-03-20
DE3873071D1 (de) 1992-08-27
US4958094A (en) 1990-09-18
WO1989002677A1 (en) 1989-03-23

Similar Documents

Publication Publication Date Title
DE3873071T2 (de) Emitterfolgerschaltung.
DE68923937T2 (de) Konstantstromquellenschaltung.
DE3346529C2 (de)
DE4115127C2 (de) Integrierter Halbleiterschaltkreis, Betriebs- und Testverfahren dafür
DE3781462T2 (de) Emittergekoppeltes logikgatter mit geschalteter impedanz.
DE3779784T2 (de) Logische schaltung.
DE3879352T2 (de) Integrierte halbleiter-schaltungseinrichtung mit abschaltbetrieb des leistungsverbrauches.
DE2625007C3 (de) Adressenpufferschaltung für Halbleiterspeicher
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE3787181T2 (de) Pegelumwandlungsschaltung.
KR19980079354A (ko) 전류 모드 논리 회로 및 소스 팔로워 회로
DE69126697T2 (de) Pegelumsetzschaltung
EP0036743B1 (de) Adressenpufferschaltung mit TTL- nach MOS-Pegel-Anpassung
DE69114079T2 (de) Konstantstromquellenschaltung vom Stromspiegeltyp mit geringer Abhängigkeit von der Versorgungsspannung.
DE68918136T2 (de) Nichtflüchtige Speicherschaltung mit niedriger Leistung und grossem Betriebsspannungsbereich.
DE68911708T2 (de) Bandabstand-Referenzspannungsschaltung.
DE68925856T2 (de) Logische Bicmos-Schaltung
DE3783339T2 (de) Emittergekoppelte schaltung mit durch schmelzverbindungen programmierbarer latch-register-umgehung.
DE69121967T2 (de) Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung
DE68915381T2 (de) Emittergekoppelte logische Schaltung mit drei Zuständen und niedrigem Stromverbrauch.
DE69014035T2 (de) Pegelverschiebeschaltung zum Erzielen einer Hochgeschwindigkeits-Verarbeitung und einer verbesserten Ausgangsstrom-Speisefähigkeit.
DE3781919T2 (de) Eingangsschaltung.
DE3447723A1 (de) Integrierte halbleiterschaltung
DE69119248T2 (de) Schneller Pegelumsetzer
DE3878276T2 (de) Tri-state-ausgangsschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee