DE3851272T2

DE3851272T2 - Interface-Schaltung zwischen der "oder-verdrahteten" Verbindung einer PLA-Einrichtung und einem TTL-Ausgangspuffer.

Info

Publication number: DE3851272T2
Application number: DE3851272T
Authority: DE
Inventors: Nader Vasseghi
Original assignee: Advanced Micro Devices Inc
Current assignee: Vantis Corp
Priority date: 1987-06-25
Filing date: 1988-06-10
Publication date: 1995-03-09
Anticipated expiration: 2008-06-11
Also published as: JP2619692B2; EP0296739B1; DE3851272D1; US4789797A; JPS6432530A; EP0296739A3; ATE110903T1; EP0296739A2

Description

Die vorliegende Erfindung betrifft im allgemeinen programmierbare Logikanordnungsvorrichtungen (PLA) und insbesondere eine Interfaceschaltung zwischen einer "ODER-verdrahteten" Verbindung einer PLA-Vorrichtung und dem Phasenteilertransistor eines TTL-Ausgangspuffers, um eine hohe Betriebsgeschwindigkeit über einen weiten Bereich von Temperaturschwankungen zu erzielen.
Wie allgemein bekannt ist, werden Anordnungen zur Durchführung logischer Funktionen üblicherweise als Logikanordnungen oder programmierbare Logikanordnungen (PLA) bezeichnet und haben in der Vergangenheit in zahlreichen digitalen Schaltungen die Randomlogik ersetzt. Solche programmierbaren Logikanordnungen sind besonders in den Steuerabschnitten digitaler Systeme nützlich und gelten oftmals als Nur-Lese- Speichereinrichtung, Nur-Lese-Speicher oder dergleichen. Die programmierbare Logikanordnung ist eine bekannte herkömmliche Möglichkeit des Verwendens von Anordnungen identischer Schaltungselemente zur Ausführung arbiträrer Logikfunktionen in integrierten Schaltungen.
Ein vereinfachtes Schaltbild einer programmierbaren TTL- Logikanordnungsvorrichtung 10 mit einer Schottky-Diodenanordnungsstruktur 12 nach dem Stand der Technik ist in Fig. 1 dargestellt und mit "Stand der Technik" bezeichnet. Eines der bei dieser bekannten PLA-Vorrichtung 10 auftretenden Hauptprobleme ist, daß, aufgrund der doppelten Inversion in dem die beiden Inverterstufen aufweisenden Puffer 34, zusätzliche Ausbreitungsverzögerungen auftreten. Diese Pufferstufe ist zum korrekten Verbinden der "ODER-verdrahteten" Verbindung mit dem Ausgangspuffer und zum Bewirken des erforderlichen Pegels und der Ansteuerung der Ausgangsstufe 36 über den Betriebstemperaturbereich erforderlich.
Die Interfaceschaltung 110 von Fig. 2, die zur Verwendung zwischen der "ODER-verdrahteten" Verbindung einer PLA-Vorrichtung und dem Phasenteilertransistor eines TTL-Ausgangspuffers dient, ist eine Verbesserung gegenüber derjenigen von Fig. 1 und weist eine hohe Betriebsgeschwindigkeit über einen weiten Bereich von Temperaturschwankungen auf. Dies wird durch das Eliminieren des die beiden Inverterstufen aufweisenden Puffers 34 erreicht, so daß der Ausgang der Abtastschaltung 26 direkt mit dem Phasenteilertransistor Q2 des Ausgangspuffers 36 verbunden ist. Da das Beta (Stromverstärkung) des Phasenteilertransistors Q2 mit der Temperatur steigt, ist bei höheren Temperaturen ein geringerer Treiberstrom erforderlich. Zwei unabhängige Bandabstandsgeneratoren mit entgegengesetzten Temperaturkoeffizienten sind derart vorgesehen, daß sie einen resultierenden Basistreiberstrom an den Phasenteilertransistor Q2 erzeugen, der bei der niedrigen Temperatur von -55ºC höher und bei der höheren Temperatur von +155ºC geringer ist, wodurch eine hohe Schaltgeschwindigkeit über den Temperaturbereich bewahrt bleibt.
Im folgenden wird daher eine verbesserte Interfaceschaltung beschrieben, die die Nachteile des Standes der Technik überwindet und eine hohe Betriebsgeschwindigkeit über einen weiten Bereich von Temperaturänderungen aufweist.
Ferner wird eine Interfaceschaltung zwischen der "ODER-verdrahteten" Verbindung einer PLA-Vorrichtung und dem Phasenteilertransistor eines TTL-Ausgangspuffers beschrieben, die die Notwendigkeit eines Puffers mit zwei Inverterstufen eliminiert, um so Ausbreitungsverzögerungen zu verringern. Die Interfaceschaltung weist zwei unabhängige Bandabstandsgeneratoren mit entgegengesetzten Temperaturkoeffizienten auf, um so einen resultierenden Basistreiberstrom an einen Phasenteilertransistor zu erzeugen, der bei niedrigen Temperaturen größer und bei hohen Temperaturen geringer ist.
Die Erfindung schafft eine Interfaceschaltung zwischen einer "ODER-verdrahteten" Verbindung einer programmierbaren Logikanordnung und einem TTL-Ausgangspuffer, wobei der Ausgangspuffer einen Phasenteilertransistor aufweist, der derart auf die Spannung an der Verbindung reagiert, daß der Transistor nur dann Basistreiberstrom empfängt, wenn sich die Anordnung in einem ersten Logikzustand befindet und die Spannung an der Verbindung über einem vorbestimmten Schwellenwert liegt, wobei die Interfaceschaltung aufweist: eine erste Einrichtung zum Zuführen eines ersten Stroms zur Logikanordnung, um die Spannung an der Verbindung zu bestimmen, wenn sich die Anordnung in ihrem ersten Logikzustand befindet; und eine zweite Einrichtung, die einen zweiten Strom liefert, um die vorbestimmte Schwellenspannung zu bestimmen, bei der der Basistreiberstrom an den Transistor unterbrochen wird, wenn die Anordnung von ihrem ersten Logikzustand in einen zweiten Logikzustand wechselt, wobei der Betrag des Basistreiberstroms bei im ersten Logikzustand befindlicher Anordnung vom Betrag des zweiten Stromes und der Spannung an der Verbindung abhängt, dadurch gekennzeichnet, daß der erste und der zweite Strom von einer jeweiligen ersten und zweiten Referenzspannung mit Temperaturkoeffizienten entgegengesetzter Vorzeichen abhängen, wodurch der Basistreiberstrom an den Phasenteilertransistor mit zunehmender Temperatur abnimmt, um die Schaltgeschwindigkeit des Ausgangspuffers über einen vorbestimmten Temperaturbereich im wesentlichen konstant zu halten.
Die als Beispiele anzusehenden zugehörigen Zeichnungen zweigen:
Fig. 1 - ein vereinfachtes schematisches Blockschaltbild einer programmierbaren TTL-Logikanordnungsvorrichtung mit einer Schottky-Diodenanordnungsstruktur nach dem Stand der Technik;
Fig. 2 - ein schematisches Blockschaltbild einer erfindungsgemäßen Interfaceschaltung;
Fig. 3 - ein schematisches Blockschaltbild eines Ausgangsabschnitts der herkömmlichen Eingangspuffer von Fig. 2;
Fig. 4 - ein schematisches Blockschaltbild einer herkömmlichen Hochpegel-Klemmschaltung von Fig. 2;
Fig. 5 - ein schematisches Blockschaltbild einer Ausführungsform der Bandabstandsgeneratoren;
Fig. 6 - Linien zur Darstellung der Betriebscharakteristika der Referenzspannungen VB1 und VB2 der Bandabstandsgeneratoren über den Temperaturbereich; und
Fig. 7 - Linien der Hochpegelspannung VH, der Niederpegelspannung VL und der Schwellenpegelspannung VTH, zur Darstellung der Betriebscharakteristika über den Temperaturbereich.
Fig. 1 ist ein vereinfachtes schematisches Blockschaltbild einer bekannten programmierbaren TTL-Logikanordnungsvorrichtung 10 mit einer Schottky-Diodenanordnungsstruktur 12. Die bekannte PLA-Vorrichtung 10 weist mehrere Eingangspuffer 14a . . . 14n auf. Logische Eingangssignale 16a . . . 16n an jeweiligen Eingangsanschlüssen 18a . . . 18n sind mit den entsprechenden Eingängen der mehreren Eingangspuffer 14a . . . 14n verbunden. Die Eingangspuffer sind Standardschaltungen, die die logischen Eingangssignale puffern und invertierte Ausgangssignale auf den Leitungen 20a . . . 20n liefern. Der Ausgang des Eingangspuffers 14a auf der Leitung 20a ist mit den Kathoden der Schottky-Dioden SDA1 . . . SDAn verbunden. Die jeweiligen Anoden der Schottky-Dioden SDA1 . . . SDAn sind mit den einen Enden entsprechender Schmelzsicherungen F1 . . . Fn verbunden. Die anderen Enden der Sicherungen F1 . . . Fn sind mit entsprechenden gemeinsamen Schaltungspunkten A1 . . . An verbunden. In ähnlicher Weise ist der Ausgang des Eingangspuffers 14n auf der Leitung 20n mit den Kathoden der Schottky-Dioden SDA1 . . . SDAn verbunden. Die Anoden der Schottky-Dioden SDA1 . . . SDAn sind mit den einen Enden entsprechender Schmelzsicherungen F1 . . . Fn verbunden. Die anderen Enden der Sicherungen F1 . . . Fn sind mit entsprechenden gemeinsamen Schaltungspunkten A1 . . . An verbunden.
Die PLA-Vorrichtung 10 weist ferner mehrere Eingangspuffer 22a . . . 22n zum Erzeugen nicht-invertierter Ausgangssignale auf den Leitungen 24a . . . 24n auf. Der Eingang des Eingangspuffers 22a ist mit dem Ausgang des Eingangspuffers 14a und der Ausgang über die Leitung 24a mit den Kathoden der Schottky-Dioden SDA1 . . . SDAn verbunden. Die jeweiligen Anoden der Schottky-Dioden SDA1 . . . SDAn sind mit den einen Enden entsprechender Schmelzsicherungen F1 . . . Fn verbunden. Die anderen Enden der jeweiligen Sicherungen F1 . . . Fn sind mit entsprechenden gemeinsamen Schaltungspunkten A1 . . . An verbunden. In ähnlicher Weise ist der Eingang des Eingangspuffers 22n mit dem Ausgang des Eingangspuffers 14n und der Ausgang über die Leitung 24n mit den Kathoden der Schottky- Dioden SDA1 . . . SDAn verbunden. Die jeweiligen Anoden der Schottky-Dioden SDA1 . . . SDAn sind mit den einen Enden entsprechender Schmelzsicherungen F1 . . . Fn verbunden. Die anderen Enden der jeweiligen Sicherungen F1 . . . Fn sind mit entsprechenden gemeinsamen Schaltungspunkten A1 . . . An verbunden.
Jeder der gemeinsamen Schaltungspunkte A1 . . . An ist über Schottky-Dioden SDA1 . . . SDAn mit den Basen der jeweiligen Transistoren Q1a . . . Q1 sowie der (nicht dargestellten) Programmierschaltung verbunden, die die Fähigkeit zum Schmelzen der Sicherungen verleiht. Die Kollektoren der Transistoren Q1a . . . Q1n sind mit einer Speisespannung oder einem Speisepotential VCC verbunden, das üblicherweise +5,0 Volt beträgt. Die Emitter der Transistoren Q1a . . . Q1n sind sämtlich zusammen mit einem gemeinsamen Schaltungsknoten oder -punkt P verbunden, der üblicherweise als "ODER-verdrahtete" Verbindung bezeichnet wird. Der Schaltungsknoten oder -punkt P ist ebenfalls mit einem Eingang der Abtastschaltung 26 verbunden. Der Strom I&sub2; in der Abtastschaltung 26 ist durch eine von einem Bandabstandsgenerator 28 kommende Spannung VB1 gesteuert, die einen positiven Temperaturkoeffizienten aufweist. Die Spannung VB1 dient ferner zur Steuerung des Stroms I&sub1; in einer Hochpegel-Klemmschaltung 30. Der Ausgang der Abtastschaltung 26 auf der Leitung 32 wird einem Puffer 34 mit zwei Inverterstufen zugeführt, um eine korrekte Verbindung zu einem TTL-Ausgangspuffer 36 herzustellen und diesem Stromsteuerfähigkeit zu verleihen.
Fig. 2 ist ein schematisches Blockschaltbild einer erfindungsgemäßen Interfaceschaltung 110 zum Herstellen einer Verbindung zwischen der "ODER-verdrahteten" Verbindung der PLA-Vorrichtung 10 und dem Phasenteilertransistor Q2 des TTL-Ausgangspuffers 36. Die Schaltung nach Fig. 2 stellt eine Verbesserung gegenüber der Schaltung nach Fig. 1 dar und weist eine hohe Betriebsgeschwindigkeit über einen weiten Bereich von Temperaturänderungen auf. Wie ein Vergleich der Fig. 1 und 2 ergibt, weist die zwischen die Vorrichtung 10 und den Ausgangspuffer 36 geschaltete Interfaceschaltung 110 keinen Puffer 34 mit den zugehörigen zwei Inverterstufen auf (Fig. 1). Dementsprechend ist der Ausgang der Abtastschaltung 26 auf der Leitung 32 direkt mit der Basis des Phasenteilertransistors Q2 des Ausgangspuffers 36 verbunden. Ferner weist die Interfaceschaltung 11} einen ersten Bandabstandsgenerator 40, der einen positiven Temperaturkoeffizienten aufweist und dem Bandabstandsgenerator 28 der Fig. 1 ähnlich ist, sowie einen zweiten Bandabstandsgenerator 42 mit einem negativen Temperaturkoeffizienten auf. Dementsprechend wird an der Basis des Phasenteilertransistors Q2 ein resultierender Treiberstrom Ix erzeugt, der bei niedrigen Temperaturen höher und bei hohen Temperaturen niedriger ist, wodurch eine im wesentlichen konstante Schaltgeschwindigkeit über den Temperaturbereich von -55ºC bis +155ºC beibehalten wird.
Der Bandabstandsgenerator 40 hat einen Ausgang auf der Leitung 44, der eine erste Referenzspannung VB1 liefert und dem Eingang der Hochpegel-Klemmschaltung 30 zugeführt wird. Die einen positiven Temperaturkoeffizienten aufweisende erste Referenzspannung VB1 ist als Kurve A in Fig. 6 als Funktion der Temperatur dargestellt. Der Bandabstandsgenerator 42 weist einen Ausgang auf der Leitung 46 auf, der eine zweite Referenzspannung VB2 liefert und dem Eingang der Abtastschaltung 26 zugeführt wird. Die einen negativen Temperaturkoeffizienten aufweisende zweite Referenzspannung VB2 ist als Kurve B in Fig. 6 als Funktion der Temperatur dargestellt.
Ein herkömmliches schematisches Blockschaltbild des Bandabstandsgenerators 40(42) ist in Fig. 5 dargestellt. Der Bandabstandsgenerator 40(42) ist aus den Transistoren Q11- Q18 und den Widerständen R11-R17 gebildet. Es sollte für den Fachmann ersichtlich sein, daß die physikalischen Größen der verschiedenen Transistoren Q11-Q18 und die jeweiligen Widerstandswerte der verschiedenen Widerstände R11-R17 derart gewählt werden können, daß entweder die erste Referenzspannung VB1 mit dem positiven Temperaturkoeffizienten oder die zweite Referenzspannung VB2 mit dem negativen Temperaturkoeffizienten erzeugt wird.
Die erste Referenzspannung VB1 auf der Leitung 42 dient der Steuerung eines Stroms I&sub1;, der in der Hochpegel-Klemmschaltung 30 fließt, und setzt so die Hochpegel-Klemmspannung VHLC am Ausgang an der Leitung 48. Ein herkömmliches schematisches Blockschaltbild der Hochpegel-Klemmschaltung 30 findet sich in Fig. 4. Die Hochpegel-Klemmschaltung 30 besteht aus den Transistoren Q19-Q22, QH1, QH2 und den Widerständen R1, R3-R6. Da die erste Referenzspannung VB1 einen positiven Temperaturkoeffizienten hat, nimmt der durch den Transistor Q19 fließende Strom I&sub1; mit zunehmender Temperatur ab. Aufgrund der Stromspiegelanordnung wird dieser Strom I&sub1; reflektiert und fließt durch den Transistor Q20. So kann die Hochpegel-Klemmspannung VHLC mathematisch wie folgt ausgedrückt werden:
VHLC = I&sub1; (R1) + VBE(QH1) + VBE(QH2) (1)
wobei: I&sub1; = durch den Widerstand R1 fließender Strom VBE(QH1) - Basis-Emitter-Spannung über den Transistor QH1
VBE(QH2) - Basis-Emitter-Spannung über den Transistor QH2
Dementsprechend kann die Gleichung (1) folgendermaßen vereinfacht werden:
VHLC = I&sub1;R1 + ²VBE (2)
Die zweite Referenzspannung VB2 auf der Leitung 46 dient der Steuerung des Stroms I&sub2;, der in der Abtastschaltung 26 fließt. Da die zweite Referenzspannung VB2 einen negativen Temperaturkoeffizienten hat, nimmt der durch den Transistor Q23 fließende Strom I&sub1; mit zunehmender Temperatur zu. Aufgrund der Stromspiegelanordnung wird dieser Strom I&sub2; reflektiert und fließt durch den Transistor Q24.
Jeder der standardmäßigen Eingangspuffer 14a . . . 14n und 22a . . . 22n weist einen herkömmlichen Ausgangsabschnitt 50 auf, der als schematisches Blockschaltbild in Fig. 3 dargestellt ist. Es ist ersichtlich, daß der Ausgangsabschnitt 50 einen Schottky-Transistor QI1, einen Bipolartransistor QI2 und eine Schottky-Diode DSI1 aufweist. Die Kathode der Diode DSI1 definiert entweder den Ausgang der jeweiligen Eingangspuffer 14a . . . 14n, um die invertierten Signale auf den Leitungen 20a . . . 20n zu liefern, oder den Ausgang der jeweiligen Ausgangspuffer 22a . . . 22n, um die nicht-invertierten Signale auf den Leitungen 24a . . . 24n zu liefern.
Im folgenden wird der Betrieb der erfindungsgemäßen Interfaceschaltung 110 mit dem zuvor beschriebenen Aufbau in bezug auf den Spannungshub beschrieben, der am gemeinsamen Schaltungsknoten oder -punkt P, der "ODER-verdrahteten" Verbindung, auftritt. Die Niederpegelspannung VL am Punkt P ist durch den Abschnitt 50 des in Fig. 3 dargestellten Eingangspuffers bestimmt und wird wie folgt ausgedrückt:
VL = VBE(Q1 + VSD1 + VSDA +(-VDSI1 + VBE(QI2) + VBE(QI1)) (3)
wobei: VBE(Q1 - Basis-Emitter-Spannung über den Transistor Q1
VSD1 = Spannungsabfall über die Schottky-Diode SD1
VSDA Spannungsabfall über die Anordnungs-Schottky- Diode SDA
VDSI1 Spannungsabfall über die Schottky-Diode DSI
VBE(QI2) Basis-Emitter-Spannung über den Transistor QI2
VBE(QI1) Basis-Emitter-Spannung über den Transistor QI1
Durch Konfigurieren der Schottky-Diode DSI im Ausgangsabschnitt 50 des Eingangspuffers derart, daß er vom selben Typ ist wie die Anordnungs-Schottky-Dioden SDA oder SDA, kann die Gleichung (3) wie folgt vereinfacht werden:
VL VBE + VSD (4)
Die Hochpegelspannung VH ist eine Funktion des Stroms I&sub1; am Punkt P und ist durch die in Fig. 4 dargestellte Hochpegel- Klemmschaltung 30 bestimmt und wird wie folgt ausgedrückt:
VH = VHLC + VSD2 - VBE(Q1) (5)
wobei: VSD2 = Spannungsabfall über die Diode SD2
VBE(Q1) - Basis-Emitter-Spannung über den Transistor Q1
Durch Ersetzen von VHLC in der obigen Gleichung (1) ergibt sich:
VH = ( I&sub1;R1 + VBE(QH1) + VBE(QH2)) + VSD2 - VbE(Q1) (6)
Dies kann zu
VH = VBE + VSD + I&sub1;R1 (7)
vereinfacht werden.
Der Spannungshub VSW zwischen der Hochpegelspannung VH und der Niederpegelspannung VL wird durch Subtrahieren der Gleichung (4) von der Gleichung (7) erhalten, oder:
VSW = VH - VL = I&sub1;R1 (8)
Wenn der Punkt P die Hochpegelspannung VH führt, kann die Menge des auf der Leitung 32 in die Basis des Phasenteilertransistors Q2 des Ausgangspuffers 36 fließenden resultierenden Stroms Ix ungefähr folgendermaßen ausgedrückt werden:
Ix = IT - I2 (9)
wobei: IT = Gesamtstrom durch den Widerstand R2
I2 = Strom durch den Transistor Q24
Ferner ist der Gesamtstrom IT durch die Spannung über den Widerstand R2 geteilt durch den Widerstandswert des Widerstands R2 bestimmt und kann folgendermaßen wiedergegeben werden:
wobei: VBE(Q2) - Basis-Emitter-Spannung über den Transistor Q2
VBE(Q3) - Basis-Emitter-Spannung über den Transistor Q3
Durch Einsetzen von VH der Gleichung (7) in die Gleichung (10) ergibt sich:
Durch Einsetzen der Gleichung (11) für den Gesamtstrom IT in der Gleichung (9) ist der resultierende Strom Ix:
Dieser resultierende Strom Ix ist für das Bestimmen der Schaltgeschwindigkeit des Phasenteilertransistors Q2 und somit der Schaltgeschwindigkeit des Pull-Down-Ausgangstransistors Q3 wesentlich. Bekanntlich ist das Beta (Stromverstärkung) der Transistoren bei kalten Temperaturen (d. h. - 55ºC) geringer und bei wärmeren Temperaturen (d. h. +155ºC) höher. Da die Stromverstärkung des Phasenteilertransistors Q2 bei niedrigen Temperaturen geringer ist, ist zum schnellen Einschalten des Transistors Q2 ein stärkerer Treiberstrom erforderlich. Jedoch ist bei höheren Temperaturen aufgrund des in bezug auf die Temperatur steigenden Beta ein schwächerer Treiberstrom erforderlich, um ein übermäßiges Treiben der Basis zu verhindern das ein Sättigen des Transistors Q2 und dadurch eine Verlängerung seiner Abschaltzeit bewirkt.
Wie sich aus der obigen Gleichung (12) ergibt, ist der resultierende Basistreiberstrom Ix eine Funktion des durch den ersten Bandabstandsgenerator 40 gesteuerten Stroms I&sub1; und des durch den zweiten Bandabstandsgenerator 42 gesteuerten Stroms I2. Wie bereits erwähnt ist der erste Bandabstandsgenerator 40 derart ausgelegt, daß er die einen positiven Temperaturkoeffizienten aufweisende Referenzspannung VB1 liefert, so daß der Strom I&sub1; mit zunehmender Temperatur abnimmt. Der zweite Bandabstandsgenerator 42 liefert die einen negativen Temperaturkoeffizienten aufweisende zweite Referenzspannung VB2, so daß der Strom I&sub2; mit steigender Temperatur zunimmt. Dementsprechend ist der Strom I&sub1; bei der niedrigen Temperatur von -55ºC höher und der Strom I&sub2; niedriger. Andererseits ist der Strom I&sub1; bei der hohen Temperatur von +155ºC niedriger und der Strom I&sub2; ist höher. Dementsprechend wird der resultierende Basisstrom Ix bei niedrigen Temperaturen erhöht und bei höheren Temperaturen gesenkt, um die Schaltgeschwindigkeit des Phasenteilertransistors Q2 zu optimieren.
Die Schwellenspannung VTH, bei der die Schaltung erfolgt, wird bestimmt, wenn der Gesamtstrom IT gleich dem Strom I2 oder Ix=0 ist. Gemäß der Gleichung (12) ist die Schwellenspannung VTH durch Setzen des resultierenden Stroms I1 auf 0 und Auflösen nach VH, der Spannung am Punkt P, definiert. Somit gilt:
VTH = VH = 2VBE + I&sub2;R2 (13)
Die Differenz zwischen der Schwellenspannung (VTH und der Niederpegelspannung VL wird durch Subtrahieren der Gleichung (4) von der Gleichung (13) errechnet und wie folgt ausgedrückt:
VTH - VL = 2VBE + I&sub2;R2 - (VBE + VSD) (14)
Durch Vereinfachung ergibt sich:
ΔVTH = (VBE - VSD) + I&sub2;R2 (15)
Aus der Gleichung (15) ergibt sich, daß der erste Ausdruck (VBE - VSD) bei zunehmender Temperatur abnimmt, da bekanntlich der Basis-Emitter-Spannungsabfall eines Transistors sowie der Übergangsabfall über die Schottky-Diode negative Temperaturkoeffizienten aufweisen. Ferner nimmt der zweite Ausdruck (I&sub2;R2) mit steigender Temperatur zu, da sowohl der Strom I2 als auch der Widerstand R2 mit der Temperatur steigen und die Wirkung des ersten Ausdrucks somit kompensiert wird. Als Endergebnis wird AVTH über den Betriebstemperaturbereich von -55ºC bis +155ºC im wesentlichen konstant gehalten.
Die Niederpegelspannung VL der Gleichung (4) ist als Kurve A in Fig. 7 als Funktion der Temperatur dargestellt. Die Hochpegelspannung VH der Gleichung (7) ist als Kurve B in Fig. 7 als Funktion der Temperatur dargestellt. Die Schwellenspannung VTH der Gleichung (13) ist als Kurve C in Fig. 7 als Funktion der Temperatur dargestellt. Durch ein über die Temperatur im wesentlichen konstantes ΔVTH wird die Schaltgeschwindigkeit des Phasenteilertransistors Q2 daher bei höheren Temperaturen nicht verringert, wodurch über den gesamten Temperaturbereich eine hohe Betriebsgeschwindigkeit bewirkt wird.
Aus der vorstehenden detaillierten Beschreibung ergibt sich, daß die erfindungsgemäße Interfaceschaltung durch den Verzicht auf einen Puffer 34 mit zwei Inverterstufen zusätzliche Ausbreitungsverzögerungen eliminiert. Ferner wird die hohe Schaltgeschwindigkeit des Phasenteilertransistors Q2 im Ausgangspuffer über einen weiten Temperaturbereich durch das Vorsehen zweier unabhängiger Bandabstandsgeneratoren mit entgegengesetzten Temperaturkoeffizienten aufrechterhalten.
Im vorhergehenden wurde ein gegenwärtig als bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung geltendes Ausführungsbeispiel beschrieben, jedoch ist für den Fachmann ersichtlich, daß zahlreiche Modifizierungen und Veränderungen vorgenommen werden können und Elemente desselben durch Äquivalente ersetzt werden können, ohne von der Erfindung abzuweichen. Zusätzlich können zahlreiche Modifizierungen erfolgen, um Anpassungen einer besonderen Situation oder eines Materials an die Lehre der Erfindung zu erreichen. Die vorliegende Erfindung ist daher nicht auf das besondere Ausführungsbeispiel beschränkt, das als beste Art der Durchführung der Erfindung offenbart wurde, sondern die Erfindung umfaßt alle Ausführungsbeispiele, die in den Rahmen der zugehörigen Ansprüche fallen.

Claims

1. Interfaceschaltung (110) zwischen einer "ODER-verdrahteten" Verbindung einer programmierbaren Logikanordnung (10) und einem TTL-Ausgangspuffer (36)' wobei der Ausgangspuffer (36) einen Phasenteilertransistor (Q2) aufweist, der derart auf die Spannung an der Verbindung (P) reagiert, daß der Transistor (Q2) nur dann Basistreiberstrom (Ix) empfängt, wenn sich die Anordnung in einem ersten Logikzustand befindet und die Spannung an der Verbindung (P) über einem vorbestimmten Schwellenwert (VTH) liegt,

wobei die Interfaceschaltung (110) aufweist:

- eine erste Einrichtung (30) zum Zuführen eines ersten Stroms (I1) zur Logikanordnung (10), um die Spannung an der Verbindung (P) zu bestimmen, wenn sich die Anordnung in ihrem ersten Logikzustand befindet; und

- eine zweite Einrichtung (26), die einen zweiten Strom (I2) liefert, um die vorbestimmte Schwellenspannung (VTH) zu bestimmen, bei der der Basistreiberstrom (Ix) an den Transistor (Q2) unterbrochen wird, wenn die Anordnung von ihrem ersten Logikzustand in einen zweiten Logikzustand wechselt, wobei der Betrag des Basistreiberstroms (Ix) bei im ersten Logikzustand befindlicher Anordnung (10) vom Betrag des zweiten Stromes (I2) und der Spannung (VH) an der Verbindung (P) abhängt, dadurch gekennzeichnet, daß der erste und der zweite Strom (I1, I2) von einer jeweiligen ersten und zweiten Referenzspannung (VB1, VB2) mit Temperaturkoeffizienten entgegengesetzter Vorzeichen abhängen, wodurch der Basistreiberstrom (Ix) an den Phasenteilertransistor (Q2) mit zunehmender Temperatur abnimmt, um die Schaltgeschwindigkeit des Ausgangspuffers (36) über einen vorbestimmten Temperaturbereich im wesentlichen konstant zu halten.

2. Interfaceschaltung nach Anspruch 1, bei der die erste Referenzspannung (VB1) von einem ersten Bandabstandsgenerator (40) erzeugt wird.

3. Interfaceschaltung nach Anspruch 1 oder 2, bei der die zweite Referenzspannung (VB2) von einem zweiten Bandabstandsgenerator (42) erzeugt wird.

4. Interfaceschaltung nach einem der Ansprüche 1-3, bei der der erste Strom (I1) die Ausgangsspannung (VH) auf einem vorbestimmten Pegel klemmt.

5. Interfaceschaltung nach einem der Ansprüche 1-4, bei der der Phasenteilertransistor (Q2) npn-leitend ist.

6. Interfaceschaltung nach Anspruch 5, bei der der Phasenteilertransistor (Q2) ein Schottky-Transistor ist.

7. Interfaceschaltung nach einem der Ansprüche 1-6, bei der der Temperaturbereich zwischen -55ºC und +155ºC liegt.

8. Verwendung einer Interfaceschaltung nach einem der vorhergehenden Ansprüche in einer programmierbaren Logikanordnungsvorrichtung (10), wobei die Vorrichtung (10) aufweist:

- mehrere Eingangspuffer (14a . . . 14n), wobei jeder der mehreren Eingangspuffer einen Eingang zum Empfangen eines logischen Eingangssignals und einen Ausgang aufweist; und

- mehrere Ausgangstransistoren (Q1a . . . Q1n), wobei die Basis jedes der mehreren Transistoren mit den jeweiligen Ausgängen der Eingangspuffer (14a . . . 14n), der Kollektor mit einem Speisepotential und der Emitter mit einem gemeinsamen Schaltungspunkt, der die "ODER-verdrahtete" Verbindung (P) bildet, verbunden ist.