JP2619692B2 - インターフェイス回路およびプログラム可能論理配列装置 - Google Patents

インターフェイス回路およびプログラム可能論理配列装置

Info

Publication number
JP2619692B2
JP2619692B2 JP63155967A JP15596788A JP2619692B2 JP 2619692 B2 JP2619692 B2 JP 2619692B2 JP 63155967 A JP63155967 A JP 63155967A JP 15596788 A JP15596788 A JP 15596788A JP 2619692 B2 JP2619692 B2 JP 2619692B2
Authority
JP
Japan
Prior art keywords
current
interface circuit
temperature
transistor
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63155967A
Other languages
English (en)
Other versions
JPS6432530A (en
Inventor
ナデール・バッセギ
Original Assignee
アドバンスト・マイクロ・デイバイシズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・デイバイシズ・インコーポレイテッド filed Critical アドバンスト・マイクロ・デイバイシズ・インコーポレイテッド
Publication of JPS6432530A publication Critical patent/JPS6432530A/ja
Application granted granted Critical
Publication of JP2619692B2 publication Critical patent/JP2619692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明は一般にプログラム可能論理配列（PLA）装
置に関するものであり、特に、広い範囲の温度変化にわ
たって高速動作を提供するようにする、PLA装置の「OR
で結ばれた」接続とTTL出力バッファの位相分割器トラ
ンジスタの間でインターフェイス動作するためのインタ
ーフェイス回路に関するものである。
一般に公知のように、論理機能を実施するための配列
は典型的には論理配列またはプログラム可能論理配列
（PLAs）と呼ばれ、近年多くのディジタル回路でランダ
ムな論理を置換するために利用されてきた。そのような
プログラム可能論理配列はディジタルシステムの制御セ
クションで特に有用であり、かつしばしばリードオンリ
記憶、リードオンリメモリなどと見なされている。プロ
グラム可能論理配列は、集積回路において任意の論理機
能を実現するために同一回路素子の配列を使用するとい
う、周知の従来の方法である。
先行技術のショットキーダイオード配列構造12を有す
るTTLプログラム可能論理配列装置10の簡略化された概
略回路図が第１図に示されている。先行技術のPLA装置1
0で遭遇される多数の問題のうちの１つは、２つのイン
バータ段を有するバッファ34における二重の反転のため
に余剰の伝搬遅延に遭遇することである。このバッファ
段は、出力バッファに「ORで結ばれる」ものを適当にイ
ンターフェイスさせ、かつ動作温度範囲にわたって出力
段36に必要なレベルおよび駆動を与えることが必要とさ
れる。
PLA装置の「ORで結ばれた」接続とTTL出力バッファの
位相分割器トランジスタの間で使用するためのこの発明
のインターフェイス回路110は、第１図のものに優る改
良でありかつ広い範囲の温度変化にわたる高速動作を示
す。これは２つのインバータ段を有するバッファ34を除
去することにより達成され、そのためセンシング回路26
の出力は出力バッファ36の位相分割器トランジスタQ2に
直接接続される。位相分割器トランジスタQ2のβ（電流
利得）は温度とともに増加するので、より高い温度では
より小さな電流駆動が必要である。反対温度係数を有す
る２個の独立したバンドギャップ発生器が設けられ、−
55℃の低い方の温度ではより大きくなりかつ＋155℃の
高温ではより小さくなる位相分割器トランジスタQ2へ至
る結果として生じるベース駆動電流を発生し、それによ
り温度範囲にわたって高スイッチング速度を維持する。
発明の概要 したがって、この発明の一般的な目的は、先行技術の
不利な点を克服する改良されたインターフェイス回路を
提供することである。
この発明の目的は、広い範囲の温度変化にわたって高
速動作するインターフェイス回路を提供することであ
る。
この発明の別な目的は、PLA装置の「ORで結ばれた」
接続とTTL出力バッファの位相分割器トランジスタとの
間でインターフェイスするための、伝搬遅延を減じるよ
うに２つのインバータ段を有するバッファの必要を除去
しているインターフェイス回路を提供することである。
この発明のなお別な目的は、低温ではより大きくなり
かつより高い温度ではより小さくなる位相分割器トラン
ジスタヘ至る結果として生じるベース駆動電流を発生す
るように、反対温度係数を有する２個の独立したバンド
ギャップ発生器を含むインターフェイス回路を提供する
ことである。
これら目標および目的に従って、この発明は、広い範
囲の温度変化にわって高速動作を提供するようにPLA装
置とTTL出力バッファの「ORで結ばれた」接続間でイン
ターフェイスするための、第１のバンドギャップ発生器
回路と、ハイレベルクランプ回路と、第２のバンドギャ
ップ発生器回路と、センシング回路とを含むインターフ
ェイス回路の提供に関連する。第１のバンドギャップ発
生器回路は、正の温度係数を有する第１の基準電圧を与
える。ハイレベルクランプ回路は第１の基準電圧に応答
して、増加する温度に伴って減少する第１の電流を生じ
る。第２のバンドギャップ発生器回路は、負の温度係数
を有する第２の基準電圧を与える。センシング回路は第
１の電流を受取るように接続される入力を有し、かつ第
２の基準電圧に応答して、上昇する温度に伴って増加す
る第２の電流を生じる。このセンシング回路は第１の電
流と第２の電流を結合して、低温ではより大きくなり高
温ではより小さくなる結果として生じるベース駆動電流
を発生する。出力バッファは、そのベースが結果として
生じるベース駆動電流を受けるように接続される位相分
割器トランジスタを有し、それにより広い範囲の温度変
化にわたって実質的に一定のスイッチング速度を提供す
る。
この発明のこれらおよび他の目的および利点は、全体
を通して同じ参照番号が対応する部分を示す添付の図面
と関連して読まれると、次の詳細な説明からより十分に
明らかとなるであろう。
好ましい実施例の説明 ここで図面を参照すると、第１図には先行技術のショ
ットキーダイオード配列構造12を有するTTLプログラム
可能論理配列装置10の簡略化された概略回路図が示され
ている。先行技術のPLA装置10は複数個の入力バッファ1
4aないし14nを含む。それぞれの入力端子18aないし18n
の入力論理信号16aないし16nは複数個の入力バッファ14
aないし14nの対応する入力に接続される。これら入力バ
ッファは、入力論理信号をバッファ記憶するばかりでな
くライン20aないし20nで反転出力信号を与える、標準的
な回路である。ライン20a上の入力バッファ14aの出力は
ショットキーダイオード▲▼ないし▲
▼の陰極に接続される。ショットキーダイオード▲
▼ないし▲▼のそれぞれの陽極は対応する
飛ばすことのできるヒューズ▲▼ないし▲▼の
一方の端部に接続される。ヒューズ▲▼ないし▲
▼の他方の端部は対応する共通ノードA1ないしAnに接
続される。同様に、ライン20n上の入力バッファ14nの出
力はショッキーダイオード▲▼ないし▲
▼の陰極に接続される。ショットキーダイオード▲
▼ないし▲▼の陽極は対応する飛ばすこ
とのできるヒューズ▲▼ないし▲▼の一方の端
部に接続される。ヒューズ▲▼ないし▲▼の他
方の端部はそれぞれの共通ノードA1ないしAnに接続され
る。
PLA装置10は複数個の入力バッファ22aないし22nをさ
らに含み、ライン24aないし24nで非反転出力信号を発生
する。入力バッファ22aはその入力が入力バッファ14aの
出力に接続され、さらにライン24a上のその出力がショ
ットキーダイオードSDA1ないしSDAnの陰極に接続され
る。ショットキーダイオードSDA1ないしSDAnのそれぞれ
の陽極は対応する飛ばすことのできるヒューズF1ないし
Fnの一方の端部に接続される。それぞれのヒューズF1な
いしFnの他方の端部は対応する共通ノードA1ないしAnに
接続される。同様に、入力バッファ22nはその入力が入
力バッファ14nの出力に接続され、さらにライン24n上の
その出力がショットキーダイオードSDA1ないしSDAnの陰
極に接続される。ショットキーダイオードSDA1ないしSD
Anのそれぞれの陽極は対応する飛ばすことのできるヒュ
ーズF1ないしFnの一方の端部に接続される。それぞれの
ヒューズF1ないしFnの他方の端部は対応する共通ノード
A1ないしAnに接続される。
共通ノードA1ないしAnの各々は、ショットキーダイオ
ードSDA1を介してそれぞれのトランジスタQ1aないしQ1n
のベースに結合され、かつまたヒューズを飛ばす能力を
提供するプログラミング回路（示されていない）に結合
される。トランジスタQ1aないしQ1nのコレクタは電源電
圧すなわち電位VCCに接続され、それは典型的には＋5.0
Vである。トランジスタQ1aないしQ1nのエミッタはすべ
てともに共通ノードすなわち点Ｐに接続され、それは普
通「ORで結ばれた」接続と呼ばれる。ノードすなわち点
Ｐはまたセンシング回路26の入力に送られる。センシン
グ回路26の電流I2はバンドギャップ発生器28からの正の
温度係数を有する電圧VB1により制御される。電圧VB1は
またハイレベルクランプ回路30で電流I1を制御するため
に使用される。ライン32上のセンシング回路26の出力は
２つのインバータ段を有するバッファ34に送られて、適
当にインターフェイスしかつTTL出力バッファ36に対し
電流を駆動する能力を提供する。
第２図は、PLA装置10の「ORで結ばれた」接続とTTL出
力バッファ36の位相分割器トランジスタQ2の間でインタ
ーフェイス動作するための、この発明のインターフェイ
ス回路110の概略回路図である。第２図の回路は第１図
の回路に優る改良を表わしており、広い範囲の温度変化
にわたる高速動作を有する。第１図と第２図を比べると
わかるように、装置10と出力バッファ36の間で相互接続
されるインターフェイス回路110は、２つのインバータ
段を有するバッファ34（第１図）を含まない。その結
果、ライン32上のセンシング回路26の出力は出力バッフ
ァ36の位相分割器トランジスタQ2のベースに直接接続さ
れる。さらに、インターフェイス回路110は正の温度係
数を有しかつ第１図のバンドギャップ発生器28に類似す
る第１のバンドギャップ発生器40と、負の温度係数を有
する第２のバンドギャップ発生器42を含む。したがっ
て、結果として生じる駆動電流IXは位相分割器トランジ
スタQ2のベースで作られ、それは低温ではより高く、高
温ではより低く、それにより−55℃と＋155℃の温度範
囲にわたって実質的に一定のスイッチング速度を維持す
る。
バンドギャップ発生器40は出力をライン44で有し、そ
れは第１の基準電圧VB1を与えかつハイレベルクランプ
回路30の入力に送られる。正の温度係数を有する第１の
基準電圧VB1は第６図において温度の関数でその曲線Ａ
でプロットされる。バンドギャップ発生器42は出力をラ
イン46で有し、それは第２の基準電圧VB2を与えかつセ
ンシング回路26の入力に送られる。負の温度係数を有す
る第２の基準電圧VB2は第６図において温度の関数で曲
線Ｂでプロットされる。
バンドギャップ発生器40（42）の従来の概略回路図が
第５図に例示されている。バンドギャップ発生器40（4
2）はトランジスタQ11ないしQ18および抵抗器R11ないし
R17から形成される。種々のトランジスタQ11ないしQ18
の物理的大きさおよび種々の抵抗器R11ないしR17の特定
の抵抗値は、正の温度係数を有する第１の基準電圧VB1
か負の温度係数を有する第２の基準電圧VB2のいずれか
を発生するように適当に設計され得る。
ライン44上の第１の基準電圧VB1は電流I1を制御する
ために使用され、この電流はハイレベルクランプ回路30
を流れ、したがってライン48上のその出力でハイレベル
クランプ電圧VHLCを設定する。ハイレベルクランプ回路
30の従来の概略回路図は第４図に描かれている。ハイレ
ベルクランプ回路30はトランジスタQ19ないしQ22、QH
1、QH2および抵抗器R1、R3ないしR6から形成される。第
１の基準電圧VB1は正の温度係数を有するので、それゆ
えトランジスタQ19を介して流れる電流I1は上昇する温
度に伴って減少する。電流ミラー配置のために、この同
じ電流I1は反射されて、トランジスタQ20を介して流れ
る。したがって、ハイレベルクランプ電圧VHLCは次のよ
うに数学的に表わされ得る。
VHLC＝I1（R1）＋VBE(QH1)＋VBE(QH2) （１） ここでは、 I1＝抵抗器R1を介して流れる電流 VBE(QH1)＝トランジスタQH1にかかるベース−エミッタ
電圧 VBE(QH2)＝トランジスタQH2にかかるベース−エミッタ
電圧 したがって方程式（１）は次のように簡略化され得
る。
VHLC＝I1R1＋2VBE （２） ライン46上の第２の基準電圧VB2は、センシング回路2
6を流れるI2を制御するために使用される。第２の基準
電圧VB2は負の温度係数を有するので、それゆえトラン
ジスタQ23を介して流れる電流I2は上昇する温度に伴っ
て増加する。電流ミラー配置のために、この同じ電流I2
は反射され、トランジスタQ24を介して流れる。
標準入力バッファ14aないし14nおよび22aないし22nの
各々は、第３図において概略回路図の形式で例示される
従来の出力セクション50を含む。わかるように、出力セ
クション50はショットキートランジスタQI1、バイポー
ラトランジスタQI2およびショットキーダイオードDSI1
を含む。ダイオードDSI1の陰極はそれぞれ入力バッファ
14aないし14nの出力を規定してライン20aないし20nで反
転信号を与えるか、またはそれぞれの入力バッファ22a
ないし22nの出力を規定してライン24aないし24nで非反
転信号を与えるかいずれかである。
ここで、上で説明されたように構成されるこの発明の
インターフェイス回路110の動作は、「ORで結ばれる」
接続である共通ノードすなわち点Ｐで起こる電圧の揺れ
に関連して説明される。点Ｐのローレベル電圧VLは第３
図に示される入力バッファの出力セクション50により決
定され、次のように表わされる。
VL＝−VBE(Q1)＋VSD1＋VSDA＋（−VDSI1 ＋VBE(QI2)＋VBE(QI1)） （３） ここでは、 VBE(Q1)＝トランジスタQ1にかかるベース−エミッタ電
圧 VSD1＝ショットキーダイオードSD1にかかる電圧降下 VSDA＝アレイショットキーダイオードSDAにかかる電圧
降下 VDSI1＝ショットキーダイオードDSIにかかる電圧降下 VBE(QI2）＝トランジスタQI2にかかるベース−エミッタ
電圧 VBE(QI1)＝トランジスタQI1にかかるベース−エミッタ
電圧 入力バッファの出力セクション50におけるショットキ
ーダイオードDSIを配列ショットキーSDAまたは▲
▼と同じ型になるように設計することにより、方程式
（３）は次のように簡略化され得る。
VLVBE＋VSD （４） ハイレベル電圧VHは点Ｐの電流I1の関数であり、第４
図に示されるハイレベルクランプ回路30により決定さ
れ、さらに次のものにより表わされる。
VH＝VHLC＋VSD2−VBE(Q1) （５） ここでは、 VSD2＝ダイオードSD2にかかる電圧降下 VBE(Q1)＝トランジスタQ1にかかるベース−エミッタ電
圧 VHLCを方程式（１）から上記方程式へ置き換えると、次
のものが与えられる。
VH＝（I1R1＋VBE(QH1)＋VBE(QH2)）＋VSD2−V
BE(Q1) （６） これは次のように簡略化され得る。
VH＝VBE＋VSD＋I1R1 （７） ハイレベル電圧VHおよびローレベル電圧VLの間の電圧
の揺れVSWは方程式（７）から方程式（４）を引算する
ことにより得られ、すなわち VSW＝VH−VL＝I1R1 （８） である。
点Ｐがハイレベル電圧VHにあるときには、出力バッフ
ァ36で位相分割器トランジスタQ2のベースへと流れ込む
ライン32上の結果として生ずる電流IXの量はほぼ次のよ
うに表わされ得る。
IX＝IT−I2 （９） ここでは、 IT＝抵抗器R2を介して流れる総電流 I2＝トランジスタQ24を介して流れる電流 さらに、総電流ITは抵抗器R2の抵抗値により除算され
る抵抗器R2にかかる電圧により決定され、次のようにな
るよう定められ得る。
ここでは、 VBE(Q2)＝トランジスタQ2にかかるベース−エミッタ電
圧 VBE(Q3)＝トランジスタQ3にかかるベース−エミッタ電
圧 VHを方程式（７）から方程式（10）へ置き換えることに
より、次のものが与えられる。
総電流ITの方程式（11）を方程式（９）に挿入するこ
とにより、結果として生じる電流IXは次のように決定さ
れる。
この結果として生じる電流IXは、位相分割器トランジ
スタQ2のスイッチング速度を決定する際に、したがって
プルダウン出力トランジスタQ3のスイッチング速度を決
定する際に非常に重要である。公知のように、トランジ
スタのβ（電流利得）は低温（すなわち−55℃）でより
低くなり、高温（すなわち＋155℃）でより高くなる。
位相分割トランジスタQ2の電流利得は低温でより低くな
るので、トランジスタQ2を素早くオンにするために、よ
り大きな電流駆動が必要とされる。しかしながら、トラ
ンジスタQ2を飽和させる過度のベース駆動を防ぎ、それ
によりそのオフになる時間を増すように、温度に関して
増加するβのためにより高い温度でより小さな電流駆動
が必要である。
上の方程式（12）からわかるように、結果として生じ
るベース駆動電流IXは第１のバンドギャップ発生器40に
より制御される電流I1および第２のバンドギャップ発生
器42により制御される電流I2の関数になるように示され
ている。思い出されるように、第１のバンドギャップ発
生器40は正の温度係数を有する第１の基準電圧VB1を提
供するように設計され、したがって電流I1は上昇する温
度に伴って減少していく。第２のバンドギャップ発生器
42は負の温度係数を有する第２の基準電圧VB2を提供す
るように設計され、したがって電流I2は上昇する温度に
伴って増加していく。したがって、−55℃の低温では、
電流I1はより高くなり、電流I2はより低くなる。他方
で、＋155℃の高温では、電流I1はより低くなり、電流I
2はより高くなる。それゆえ、位相分割器トランジスタQ
2のスイッチング速度を最適化するように、結果として
生じるベース駆動電流IXは低温では増加され、高温では
減じられる。
スイッチングが起こるしきい電圧VTHは、総電流ITが
電流I2に等しいかまたはIX＝０のときに決定される。方
程式（12）から、しきい電圧VTHは結果として生じる電
流をIx＝０にし、かつ点Ｐの電圧であるVHの解を求める
ことにより規定される。したがって、 VTH＝VH＝2VBE＋I2R2 （13） である。
それゆえ、しきい電圧VTHとローレベル電圧VLの間の
差は方程式（13）から方程式（４）を引算することによ
り得られ、次のものにより与えられる。
VTH−VL＝2VBE＋I2R2−（VBE＋VSD） （14） 簡略化することにより、次のものが与えられる。
ΔVTH＝（VBE−VSD）＋I2R2 （15） トランジスタのベース−エミッタ電圧降下とショット
キーダイオードにかかる接続降下の両方が負の温度係数
を有していることは公知であるので、上の方程式（15）
から、第１の項（VBE−VSD）は上昇する温度に伴って減
少することがわかる。さらに、電流I2と抵抗R2の両方が
温度にわたって上昇し、したがって第１の項の効果を補
償するので、第２項（I2R2）は上昇する温度に伴って上
昇する。最終結果、ΔVTHは−55℃から＋155℃の動作温
度範囲にわたって実質的に一定のままであるように設計
される。
方程式（４）からのローレベル電圧VLは第７図におい
て温度の関数で曲線Ａとしてプロットされる。方程式
（７）からのハイレベル電圧VHは第７図において温度の
関数で曲線Ｂとしてプロットされる。方程式（13）から
のしきい電圧VTHは第７図において温度の関数として曲
線Ｃとしてプロットされる。したがって、温度にわたっ
て実質的に一定のΔVTHを作ることにより、位相分割器
トランジスタQ2のスイッチング速度はより高い温度では
減じられず、それにより全温度範囲にわたって高速動作
を成し遂げる。
したがって先の詳細な説明から、この発明のインター
フェイス回路は２つのインバータ段を有するバッファ34
の除去により余剰の伝搬遅延を除去したことがわかる。
さらに、出力バッファ36における位相分割器トランジス
タQ2の高スイッチング速度が反対の温度係数を有する２
個の独立したバンドギャップ発生器を提供することによ
り広い温度範囲にわたって維持される。
この発明の好ましい実施例であると現在考えられてい
るものが例示されかつ説明されてきたが、この発明の芯
の範囲から逸脱することなしに種々の変更および修正が
なされ得ること、および同等物がその要素の代わりに使
用され得ることが当業者には理解されるであろう。さら
に、この発明の中心の範囲から逸脱することなしにこの
発明の教示に特定の状況または材料を適合させるように
多くの修正がなされ得る。それゆえ、この発明はこの発
明を実施するために熟考された最良のモードとして開示
された特定の実施例には限定されないこと、しかしこの
発明は前掲の特許請求の範囲の範囲に入るすべての実施
例を含むことが意図されている。
【図面の簡単な説明】
第１図は先行技術のショットキーダイオード配列構造を
有するTTLプログラム可能論理配列装置の簡略化された
概略回路図である。 第２図はこの発明のインターフェイス回路の概略回路図
である。 第３図は第２図の従来の入力バッファの出力セクション
の概略回路図である。 第４図は第２図の従来のハイレベルクランプ回路の概略
回路図である。 第５図はバンドギャップ発生器の実現を例示する概略回
路図である。 第６図は温度範囲にわたるバンドギャップ発生器の基準
電圧VB1およびVB2の動作特徴を示すグラフである。 第７図はハイレベル電圧VH、ローレベル電圧VLおよび温
度範囲にわたるその動作特性を示すしきい値レベル電圧
VTHのグラフである。 図において、10はプログラム可能論理配列装置、26はセ
ンシング手段、30はハイレベルクランプ手段、36はTTL
出力バッファ、40および42はバンドギャップ発生器であ
る。

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】プログラム可能論理配列装置（10）の“OR
    で結ばれた”接続（Ｐ）とTTL出力バッファ（36）との
    間でインターフェイスし、広い範囲の温度変化にわたっ
    て高速動作を提供するためのインターフェイス回路（11
    0）であって、 前記インターフェイス回路は、 正の温度係数を有する第１の基準電圧（VB1）を発生す
    るための第１の発生器手段（40）と、 第１の基準電圧（VB1）に応答して、“ORで結ばれた”
    接続（ｐ）の電圧を決定するように論理配列装置（10）
    に対し、温度の上昇に伴って減少する第１の電流（I1）
    を生じるためのハイレベルクランプ手段（30）と、 負の温度係数を有する第２の基準電圧（VB2）を発生す
    るための第２の発生器手段と、 プログラム可能論理配列装置（10）の“ORで結ばれた”
    接続（Ｐ）の電圧を受けるように接続される第１の入力
    と、第２基準電圧（VB2）を受けるように接続される第
    ２の入力とを有し、温度の上昇に伴って増大する第２の
    電流（I2）を生じるためのセンシング手段（26）とを含
    み、前記センシング手段（26）は前記第１の電流（I1）
    と前記第２の電流（I2）を結合して、温度が降下するに
    従って増大され温度が上昇するに従って減少される結果
    として生じるベース駆動電流（Ix）を発生し、 前記出力バッファ（36）は、ベースが結果として生じる
    ベース駆動電流（Ix）を受けるように接続される位相分
    割器トランジスタ（Q2）を有し、位相分割器トランジス
    タ（Q2）のスイッチング速度が広い範囲の温度変化にわ
    たって実質的に一定にせしめる、インターフェイス回
    路。
  2. 【請求項２】前記第１の発生器手段が第１のバンドギャ
    ップ発生器（40）を含む、請求項１に記載のインターフ
    ェイス回路。
  3. 【請求項３】前記第２の発生器手段が第２のバンドギャ
    ップ発生器（42）を含む、請求項２に記載のインターフ
    ェイス回路。
  4. 【請求項４】前記ハイレベルクランプ手段がハイレベル
    クランプ回路（30）を含む、請求項３に記載のインター
    フェイス回路。
  5. 【請求項５】前記センシング手段がセンシング回路（2
    6）を含む、請求項４に記載のインターフェイス回路。
  6. 【請求項６】前記位相分割器トランジスタ（Q2）がNPN
    型導電性である、請求項５に記載のインターフェイス回
    路。
  7. 【請求項７】前記位相分割器トランジスタ（Q2）がショ
    ットキートランジスタである、請求項６に記載のインタ
    ーフェイス回路。
  8. 【請求項８】前記温度範囲が−55℃と＋155℃の間であ
    る、請求項１に記載のインターフェイス回路。
  9. 【請求項９】“ORで結ばれた”接続を有しかつ出力バッ
    ファを駆動するために使用されて、広い範囲の温度変化
    にわたって高速動作を提供するプログラム可能論理配列
    装置であって、前記装置は、 複数個の入力バッファ（14aないし14n）を含み、前記複
    数個の入力バッファの各々が入力論理信号を受けるため
    の入力を有し、 複数個の出力トランジスタ（Q1aないしQ1n）を含み、前
    記複数個のトランジスタの各々はそのベースが対応の切
    断可能なヒューズ（F1-ないしFn-）を介して前記入力バ
    ッファ（14aないし14n）のそれぞれの出力に接続され、
    そのコレクタが電源電位に接続され、さらにそのエミッ
    タが“ORで結ばれた”接続（ｐ）を規定する共通ノード
    に接続され、 正の温度係数を有する第１の基準電圧（VB1）を発生す
    るための第１の発生器手段（40）と、 第１の基準電圧（VB1）に応答して、“ORで結ばれた”
    接続（Ｐ）の電圧を決定するように論理配列装置（10）
    に対し、温度の上昇とともに減少する第１の電流（I1）
    を生じるためのハイレベルクランプ手段（30）と、 負の温度係数を有する第２の基準電圧（VB2）を発生す
    るための第２の発生器手段と、 プログラム可能論理配列装置（10）の“ORで結ばれた”
    接続（Ｐ）の電圧を受けるように接続される第１の入力
    と、第２の基準電圧（VB2）を受けるように接続される
    第２の入力とを有し、温度の上昇とともに増大する第２
    の電流（I2）を生じるためのセンシング手段（26）とを
    備え、前記センシング手段（26）は前記第１の電流（I
    1）と第２の電流（I2）を結合して、温度の降下ととも
    に増大され温度の上昇とともに減少させる結果的に生じ
    るベース駆動電流（Ix）を発生し、 前記出力バッファ（36）はベースが結果として生じるベ
    ース駆動電流（Ix）を受けるように接続される位相分割
    器トランジスタ（Q2）を有し、位相分割器トランジスタ
    （Q2）のスイッチング速度が広い範囲の温度変化にわた
    って実質的に一定にせしめる、プログラム可能論理配列
    装置。
  10. 【請求項１０】前記第１の発生器手段が第１のバンドギ
    ャップ発生器（40）を含む、請求項９に記載の配列装
    置。
  11. 【請求項１１】前記第２の発生器手段が第２のバンドギ
    ャップ発生器（42）を含む、請求項10に記載の配列装
    置。
  12. 【請求項１２】前記ハイレベルクランプ手段がハイレベ
    ルクランプ回路（30）を含む、請求項11に記載の配列装
    置。
  13. 【請求項１３】前記センシング手段がセンシング回路
    （26）を含む、請求項12に記載の配列装置。
  14. 【請求項１４】前記位相分割器トランジスタ（Q2）がNP
    N型導電性のものである、請求項13に記載の配列装置。
  15. 【請求項１５】前記位相分割器トランジスタ（Q2）がシ
    ョットキートランジスタである、請求項14に記載の配列
    装置。
  16. 【請求項１６】前記温度範囲が−55℃と＋155℃の間で
    ある、請求項９に記載の配列装置。
JP63155967A 1987-06-25 1988-06-23 インターフェイス回路およびプログラム可能論理配列装置 Expired - Lifetime JP2619692B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/066,915 US4789797A (en) 1987-06-25 1987-06-25 Temperature-compensated interface circuit between "OR-tied" connection of a PLA device and a TTL output buffer
US66,915 1987-06-25

Publications (2)

Publication Number Publication Date
JPS6432530A JPS6432530A (en) 1989-02-02
JP2619692B2 true JP2619692B2 (ja) 1997-06-11

Family

ID=22072539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63155967A Expired - Lifetime JP2619692B2 (ja) 1987-06-25 1988-06-23 インターフェイス回路およびプログラム可能論理配列装置

Country Status (5)

Country Link
US (1) US4789797A (ja)
EP (1) EP0296739B1 (ja)
JP (1) JP2619692B2 (ja)
AT (1) ATE110903T1 (ja)
DE (1) DE3851272T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444395A (en) * 1993-12-06 1995-08-22 Motorola, Inc. Non-saturating bipolar transistor circuit
US5510733A (en) * 1994-12-23 1996-04-23 Sun Microsystems, Inc. High speed circuit with CMOS and bipolar logic stages
US5712590A (en) * 1995-12-21 1998-01-27 Dries; Michael F. Temperature stabilized bandgap voltage reference circuit
JP5290794B2 (ja) * 2009-02-05 2013-09-18 日本電信電話株式会社 論理回路および論理集積回路
TWI514106B (zh) * 2014-03-11 2015-12-21 Midastek Microelectronic Inc 參考電源產生電路及應用其之電子電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460865A (en) 1981-02-20 1984-07-17 Motorola, Inc. Variable temperature coefficient level shifting circuit and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514650A (en) * 1982-10-25 1985-04-30 Burroughs Corporation Low power small area PLA
US4590418A (en) * 1984-11-05 1986-05-20 General Motors Corporation Circuit for generating a temperature stabilized reference voltage
US4626770A (en) * 1985-07-31 1986-12-02 Motorola, Inc. NPN band gap voltage reference
US4677369A (en) * 1985-09-19 1987-06-30 Precision Monolithics, Inc. CMOS temperature insensitive voltage reference
US4701636A (en) * 1986-05-29 1987-10-20 National Semiconductor Corporation Programming voltage control circuit for programmable array logic device
US4677368A (en) * 1986-10-06 1987-06-30 Motorola, Inc. Precision thermal current source

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460865A (en) 1981-02-20 1984-07-17 Motorola, Inc. Variable temperature coefficient level shifting circuit and method

Also Published As

Publication number Publication date
JPS6432530A (en) 1989-02-02
DE3851272D1 (de) 1994-10-06
US4789797A (en) 1988-12-06
EP0296739A3 (en) 1991-04-03
EP0296739B1 (en) 1994-08-31
EP0296739A2 (en) 1988-12-28
ATE110903T1 (de) 1994-09-15
DE3851272T2 (de) 1995-03-09

Similar Documents

Publication Publication Date Title
US8508273B2 (en) Apparatus and method for outputting data of semiconductor memory apparatus
JPH0770983B2 (ja) 出力バッファ回路
US5250854A (en) Bitline pull-up circuit operable in a low-resistance test mode
JP2619692B2 (ja) インターフェイス回路およびプログラム可能論理配列装置
JPH03296118A (ja) 基準電圧発生回路
EP0484129A2 (en) Sample-and-hold circuit
US4644249A (en) Compensated bias generator voltage source for ECL circuits
JPH10178338A (ja) パルス幅を有するパルスを発生する回路
US5136183A (en) Integrated comparator circuit
US5041747A (en) Delay regulation circuit
US4849933A (en) Bipolar programmable logic array
US4972103A (en) Accelerated switching input circuit
JPH03241594A (ja) 半導体メモリのセンス回路
US6265909B1 (en) Three-valued switching circuit
JPH0716156B2 (ja) ダイナミックに切換え可能な低降下電流源
JPS63164713A (ja) ショットキー電流モード論理回路
JP2683948B2 (ja) 半導体集積回路
JPS6331214A (ja) 可変遅延回路
JPH06232663A (ja) 可変利得増幅器
TWI832306B (zh) 溫度補償電路及使用其的半導體積體電路
KR950003397B1 (ko) 반도체 메모리장치의 동작모드 선택회로
JP3244074B2 (ja) 出力レベル制御回路
JPH08293784A (ja) エミッタ結合型論理出力回路
JP2995935B2 (ja) Ｃｍｌゲート回路
JP2000261260A (ja) 電圧・電流変換回路