DE3843108C1 - - Google Patents
Info
- Publication number
- DE3843108C1 DE3843108C1 DE3843108A DE3843108A DE3843108C1 DE 3843108 C1 DE3843108 C1 DE 3843108C1 DE 3843108 A DE3843108 A DE 3843108A DE 3843108 A DE3843108 A DE 3843108A DE 3843108 C1 DE3843108 C1 DE 3843108C1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- amplitude
- positive
- circuit arrangement
- manipulated variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/452—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with pulse-burst modulation control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Ausregelung
von Amplitudenschwankungen zweier um 90° el. phasenverschobener,
alternierender, periodischer Signale beliebiger Phasenfolge,
die jeweils pro Halbperiode mittig ein Amplitudenmaximum auf
weisen und einer Schaltungsanordnung zur Durchführung des Ver
fahrens.
Bei der Erfassung von Wegstrecken, Drehzahlen oder Drehwinkeln
werden im allgemeinen Sensorelemente eingesetzt, die zwei um
90° el. phasenverschobene, alternierende, periodische Signale
liefern. Solche Signale können sinusförmig, trapezförmig oder
dreieckförmig sein. Die Amplituden solcher Signale unterliegen
dabei Exemplarstreuungen und sind im allgemeinen eine Funktion
von der Temperatur oder der Frequenz oder der Versorgungsspan
nung oder von der Leitungslänge oder einer Kombination der auf
geführten Parameter. Dadurch schwanken die positiven und nega
tiven Amplitudenwerte gleichmäßig. Es kann aber auch vorkommen,
daß die positive und negative Amplitude unterschiedlich stark
schwankt. In solch einem Fall sind die Signalwerte mit einer
Offsetspannung überlagert, die auch eine Funktion von der Tem
peratur oder der Versorgungsspannung ist. Durch diese Amplitu
denschwankungen von Sensorelementen können bei der Auswertung
dieser Signalverläufe die erfaßten Wegstrecken, Drehzahlen oder
Drehwinkeln fehlerbehaftet sein.
Aus der US-PS 37 05 980 ist ein Verfahren zur Ausregelung von
Amplitudenschwankungen zweier um 90° el. phasenverschobener,
alternierender, periodischer Signale beliebiger Phasenfolge
bekannt. Diese sinusförmigen Signale modulieren ein Trägersignal,
wobei die beiden erzeugten amplitudenmodulierten Trägersignale
zu einem Summensignal vereint werden. Dieses Summensignal wird
gleichgerichtet und einem Subtrahierer zugeführt, der vom gleich
gerichteten Summensignal ein Referenzsignal subtrahiert. Am Aus
gang dieses Subtrahierers steht ein gebildetes Fehlersignal an,
das die Amplitude des Trägersignals ändert. Wenn keine Amplitu
denschwankungen bei den beiden sinusförmigen Signalen auftreten,
ist das Fehlersignal Null. Treten Amplitudenschwankungen auf,
so wird die Amplitude des Trägersignals mittels des erzeugten
Fehlersignals so lange verändert, bis die beiden amplitudenmodu
lierten und gleichgerichteten Trägersignale wieder das Fehler
signal zu Null werden lassen.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren bzw.
eine Schaltungsanordnung zur Ausregelung von Amplitudenschwan
kungen zweier um 90° el. phasenverschobener, alternierender,
periodischer Signale anzugeben, das bzw. die unabhängig ist von
der Frequenz der zu regelnden Signale.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die
Signale nach Durchlaufen von zugehörigen, die Signalamplitude
korrigierenden Stellgliedern jeweils in Rechtecksignale gewan
delt werden, aus denen mittels einer Logikschaltung Taktimpulse
je nach Phasenfolge der Signale an der positiven bzw. negativen
Flanke der Rechtecksignale generiert werden, daß der positive
bzw. negative Amplitudenverlauf der ausgangsseitig der Stell
glieder anstehenden, amplitudenkorrigierten Signale auf Unter
schreitung einer unteren bzw. Überschreitung einer oberen Ver
gleichsspannung überwacht wird und daß bei Unterschreitung bzw.
Überschreitung durch die Taktimpulse eine Vorrichtung zur Ver
änderung einer vorbestimmten Stellgröße des jeweiligen Stell
gliedes mit dem Ziel aktiviert wird, die Amplitude der ampli
tudenkorrigierten Signale in den Bereich zwischen oberer und
unterer Vergleichsspannung zurückzuführen.
Durch dieses Verfahren ist sichergestellt, daß unabhängig von
der Phasenfolge, selbst bei Wechsel der Phasenfolge während des
Betriebs, jeweils ein Taktsignal für die Vorrichtung zur Ver
änderung einer vorbestimmten Stellgröße eines Stellgliedes er
zeugt wird, wodurch die Amplitude des Signals vergrößert bzw.
verkleinert wird, sobald dessen Amplitude außerhalb eines vor
gegebenen Vergleichswertebereichs liegt. Diese Taktimpulse
werden genau bei Amplitudenmaximum der Signale erzeugt. Außer
dem wird höchstens jeweils innerhalb einer Periode der Signale
ein Taktsignal erzeugt, wenn die Signale jeweils ein Amplituden
maximum aufweisen, wodurch eine einseitige Amplitudenbeeinflus
sung bei ständigem Wechsel der Phasenfolge vermieden wird. Durch
die Bestimmung der Werte der Vergleichsspannungen wird der Ver
gleichswertebereich festgelegt. Durch die Polarität der Ver
gleichsspannung wird bestimmt, ob jeweils der positive oder
negative Amplitudenverlauf der Signale überwacht wird. Somit
kann man mit diesem Verfahren die Amplitudenschwankungen zweier
um 90° el. phasenverschobener, alternierender, periodischer
Signale beliebiger Phasenfolge, die jeweils pro Halbperiode
mittig ein Amplitudenmaximum aufweisen, unabhängig von deren
Frequenz ausregeln, so daß bei der anschließenden Auswertung
dieser korrigierten Signale keine fehlerbehafteten Ergebnisse
entstehen können.
Bei einer erfindungsgemäßen Schaltunganordnung zur Durchführung
des Verfahrens werden die Signale mittels Stellglieder (8, 10)
in amplitudenkorrigierte Signale (u A 1, u A 2) gewandelt, die je
weils einerseits einer Vorrichtung zur Überwachung des positi
ven bzw. negativen Amplitudenverlaufs und andererseits einem
Komparator zugeführt sind, wobei die Ausgänge der Komparatoren
mit jeweils einer Logikschaltung verknüpft sind, ist die Stell
größe jedes Stellgliedes mittels einer Vorrichtung zur Verände
rung einer vorbestimmten Stellgröße einstellbar und sind die
beiden Ausgänge jeder Vorrichtung zur Überwachung des positiven
bzw. negativen Amplitudenverlaufs des Signals und ein Ausgang
der Logikschaltung jeweils mit der Vorrichtung zur Veränderung
eines vorbestimmten Verstärkungswertes verknüpft.
Vorteilhafte Ausgestaltungen der Logikschaltungen, der Vorrich
tung zur Überwachung des Amplitudenverlaufs und der Vorrichtung
zur Veränderung eines vorbestimmten Verstärkungswertes sind den
Ansprüchen 4 bis 7 zu entnehmen.
Mit dieser Schaltungsanordnung ist es möglich, die Amplituden
schwankungen zweier um 90° el. phasenverschobener, alternieren
der, periodischer Signale beliebiger Phasenfolge, die jeweils
pro Halbperiode mittig ein Amplitudenmaximum aufweisen, auszu
regeln. Eine Amplitudenregelung ist selbst noch bei kleinen
Frequenzen der Signale möglich. Dabei kann der Aufbau der Schal
tungsanordnung durch zum Teil bekannte Schaltungselemente ein
fach aufgebaut werden.
Bei einer weiteren vorteilhaften Schaltungsanordnung sind die
um 90° el. phasenverschobenen, alternierenden, periodischen
Signale jeweils einer ersten und einer zweiten erfindungsgemä
ßen Schaltungsanordnung zur Durchführung des erfindungsgemäßen
Verfahrens zugeführt. Dabei sind für ein Signal der beiden Si
gnale die Vergleichswerte der Vorrichtungen zur Überwachung des
Amplitudenverlaufs so vorbestimmt, daß bei diesem Signal mittels
der ersten Schaltungsanordnung der positive Amplitudenverlauf
und mittels der zweiten Schaltungsanordnung der negative Ampli
tudenverlauf überwacht wird. In Abhängigkeit der positiven und
negativen Amplitudenschwankungen eines Signals erzeugt die erste
bzw. die zweite Schaltungsanordnung jeweils eine Stellgröße
für das jeweilige Stellglied. Diese Stellgrößen
werte werden außerdem einem Differenzglied mit nachgeschaltetem
Digital-Analog-Wandler zugeführt. Der Ausgang des Digital-Ana
log-Wandlers ist mit einem Spannungsteiler verbunden, dessen
Ausgang über einen Integrierer jeweils mit den beiden Schaltungs
anordnungen verknüpft ist.
Sobald bei einem Signal der beiden um 90° el. phasenverschobe
nen Signale der positive Amplitudenverlauf betragsmäßig nicht
mit dem negativen Amplitudenverlauf übereinstimmt, werden in
den beiden Schaltungsanordnungen unterschiedliche Stellgrößen
werte für das jeweilige Stellglied erzeugt. Dadurch erscheint
am Ausgang des Differenzgliedes ein Wert, der dem doppelten
Offsetwert des Signals entspricht. Nach der Analogwandlung und
der Halbierung mittels des Spannungsteilers erhält man den
Offsetspannungswert eines Signals, der integriert und jeweils
dem Stellglied der ersten und zweiten Schaltungsanordnung zuge
führt wird, wodurch der Offsetspannungswert vom Istwert eines
Signals subtrahiert wird.
Somit ist es durch eine Verdopplung der Schaltungsanordnung mit
entsprechenden Vergleichswerten und mittels einer nachgeschalte
ten einfachen Verarbeitungsschaltung möglich, die Offsetspannung
jeweils eines Signals der beiden um 90° el. phasenverschobenen
Signale zu kompensieren. Diese Schaltungsanordnung zur Kompen
sation der Offsetspannung eines Signals ist dann empfehlenswert,
wenn hohe Offsetwerte vorhanden sind, die sich im Betriebstempe
raturbereich stark ändern.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung
Bezug genommen, in der ein Ausführungsbeispiel der Schaltungs
anordnung zur Durchführung des Verfahrens zur Ausregelung von
Amplitudenschwankungen zweier um 90° el. phasenverschobener
Signale schematisch veranschaulicht ist.
Fig. 1 zeigt eine Schaltungsanordnung zur Durchführung des
erfindungsgemäßen Verfahrens, in
Fig. 2 ist eine Ausführungsform der Logikschaltungen der beiden
Kanäle der Schaltungsanordnung nach Fig. 1 näher darge
stellt, in
Fig. 3 sind zwei um 90° el. phasenverschobene Signale beliebi
ger Phasenfolge in einem Diagramm über der Kreisfrequenz
ω t dargestellt, in den
Fig. 4 und 5 ist jeweils ein Rechtecksignal der phasenver
schobenen Signale nach Fig. 3 in einem Diagramm über
der Kreisfrequenz ω t veranschaulicht, die
Fig. 6 bis 9 zeigen Ausgangssignale der einzelnen Gatter der
Logikschaltungen nach Fig. 2 jeweils in einem Diagramm
über der Kreisfrequenz ω t, in den
Fig. 10 und 11 ist jeweils ein Taktsignal in einem Diagramm
über der Kreisfrequenz ω t dargestellt, die
Fig. 12 und 13 zeigen jeweils die amplitudengeregelten pha
senverschobenen Signale in einem Diagramm über der
Kreisfrequenz ω t, wobei einmal der positive und einmal
der negative Amplitudenverlauf geregelt wird, und in
Fig. 14 ist eine Schaltungsanordnung zur Kompensation einer
Offsetspannung eines Signals veranschaulicht.
In Fig. 1 ist eine Schaltungsanordnung 2 zur Durchführung des
erfindungsgemäßen Verfahrens zur Ausregelung von Amplituden
schwankungen zweier um 90° el. phasenverschobener, alternieren
der, periodischer Signale u S 1 und u S 2 beliebiger Phasenfolge
dargestellt, die jeweils pro Halbperiode mittig ein Amplituden
maximum aufweisen. Die beiden Signale u S 1 und u S 2 können drei
eckförmig, trapezförmig oder sinusförmig und von einem Dreh
geber erzeugt sein. Sinusförmige Signale u S 1 und u S 2 mit ändern
der Phasenfolge sind in der Fig. 3 in einem Diagramm über der
Kreisfrequenz ω t dargestellt. Die Schaltungsanordnung 2 be
steht aus zwei Kanälen 4 und 6, denen jeweils ein Signal u S 1
bzw. u S 2 zugeführt sind.
Der Kanal 4 bzw. 6 besteht aus einem Stellglied 8 bzw. 10,
einer Vorrichtung 12 bzw. 14 zur Überwachung des Amplituden
verlaufs des Signals u S 1 bzw. u S 2, einem Komparator 16 bzw. 18,
einer Vorrichtung 20 bzw. 22 zur Veränderung einer vorbestimmten
Stellgröße des Stellgliedes 8 bzw. 10 und einer Logikschaltung
24 bzw. 26. Dabei ist der Ausgang des Stellgliedes 8 bzw. 10
einerseits mit der Vorrichtung 12 bzw. 14 und andererseits mit
dem Komparator 16 bzw. 18 verknüpft. Der Ausgang des Kompara
tors 16 bzw. 18 ist entweder über einen Inverter 25 bzw. 27
oder direkt mit der Logikschaltung 24 bzw. 26 verbunden, deren
Ausgang mit der Vorrichtung 20 bzw. 22 verknüpft ist.
Als Stellglied 8 bzw. 10 ist ein programmierbarer Verstärker,
beispielsweise bekannt aus "der Elektroniker", 1986, H. 9, Sei
ten 58 bis 62, vorgesehen, der einen Operationsverstärker 28 bzw.
30 enthält, dessen Ausgang über einen multiplizierenden Digital-
Analog-Wandler 32 bzw. 34 auf seinen invertierenden Eingang rück
gekoppelt ist. Am invertierenden Eingang steht das Signal u S 1
bzw. u S 2 an und kann eine Offsetspannung u Off 1 bzw. u Off 2 zuge
führt werden, wobei die Erzeugung dieser Offsetspannung u Off 1
bzw. u Off 2 anhand der Fig. 14 näher erläutert wird. Dem multi
plizierenden Digital-Analog-Wandler 32 bzw. 34 ist ein Stellgrö
ßenwert DV 1 +/DV 1 - bzw. DV 2 +/DV 2 - von der Vorrichtung 20 bzw. 22
zuführbar. Außerdem ist dieser erzeugte Stellgrößenwert DV 1 +/DV 1 -
bzw. DV 2 +/DV 2 - einem Datenausgang 36 bzw. 38 zuführbar. Dieser
Stellgrößenwert DV 1 +/DV 1 - bzw. DV 2 +/DV 2 - kann ein 8 Bit oder 12
Bit oder 16 Bit langes Digitalwort sein. Die Wortlänge ist ab
hängig von der Vorrichtung 20 bzw. 22 zur Veränderung eines vor
bestimmten Stellgrößenwertes des als Stellglied verwendeten pro
grammierbaren Verstärkers 8 bzw. 10. Durch die Steigerung der
Wortlänge ändert sich auch die Auflösung des Vergleichswertebe
reichs der Vorrichtung 12 bzw. 14 zur Überwachung des Amplitu
denverlaufs. Dabei kennzeichnet das Digitalwort DV 1 + bzw. DV 2 +
einen Verstärkungswert, der in Abhängigkeit der Überwachung des
positiven Amplitudenverlaufs des Signals u S 1 bzw. u S 2 erzeugt
ist, wobei das Digitalwort DV 1 - bzw. DV 2 - einen Verstärkungs
wert kennzeichnet, der in Abhängigkeit der Überwachung des
negativen Amplitudenverlaufs des Signals u S 1 bzw. u S 2 erzeugt
ist. In Abhängigkeit dieses Wertes wird das Signal u S 1 bzw. u S 2
verstärkt und einerseits dem Komparator 16 bzw. 18 und anderer
seits der Vorrichtung 12 bzw. 14 zur Amplitudenüberwachung zu
geleitet. Ebenfalls wird das am Ausgang des programmierbaren
Verstärkers 8 bzw. 10 anstehende amplitudenkorrigierte Signal
u AS 1 bzw. u AS 2 einem Ausgang 40 bzw. 42 der Schaltungsanordnung
2 zugeführt. Der Komparator 16 bzw. 18 wandelt das amplituden
korrigierte Signal u AS 1 bzw. u AS 2 in ein Rechtecksignal u RS 1
bzw. u RS 2 um, das in der Fig. 4 bzw. 5 in einem Diagramm über
der Kreisfreqeunz ω t dargestellt ist. Als programmierbarer
Verstärker 8 bzw. 10 kann auch ein im Handel erhältliches Bau
element verwendet werden.
Als Vorrichtung 12 bzw. 14 zur Amplitudenüberwachung kann ein
Fensterkomparator vorgesehen sein. Aus Tietze/Schenk "Halblei
ter-Schaltungstechnik", 6. Auflage, Seite 180, ist ein Fenster
komparator bekannt. Der Fensterkomparator vergleicht das Signal
u AS 1 bzw. u AS 2 mit den Vergleichsspannungen ∓US + und ∓US -, die
einen Vergleichswertebereich festlegen. Dabei kennzeichnet ∓US +
eine obere und ∓US - eine untere Vergleichsspannung. Die Vorzei
chen der Vergleichsspannungen +US +, +US -, - US + und -US - geben
an, ob der positive oder der negative Amplitudenverlauf des Si
gnals u AS 1 bzw. u AS 2 überwacht wird. Am Ausgang des Fensterkompa
rators 12 bzw. 14 stehen folgende zwei Signale an: Signal /D
und Signal . Solange das Signal high ist, befindet sich
das Amplitudenmaximum des Signals u AS 1 innerhalb des durch die
Vergleichsspannungen ∓US + und ∓US - vorbestimmten Fensters, wo
durch die Vorrichtung 20 bzw. 22, beispielsweise ein Vorwärts-
Rückwärtszähler, gesperrt bleibt. Sobald das Signal low wird,
ein Anzeichen dafür, daß das Amplitudenmaximum des Signals u AS 1
bzw. u AS 2 aus dem vorbestimmten Fenster gewandert ist, wird der
Vorwärts-Rückwärtszähler aktiviert und das Signal /D bestimmt,
ob der Zähler beim nächsten von der Logikschaltung 24 bzw. 26
erzeugten Taktimpuls u CL 1 bzw. u CL 2 inkrementiert bzw. dekre
mentiert. Das vom Fensterkomparator erzeugte zweite Signal /D
zeigt an, ob das Amplitudenmaximum des Signals u AS 1 bzw. u AS 2
oberhalb der oberen Vergleichsspannung ∓US + oder unterhalb der
unteren Vergleichsspannung ∓US - ist. Der Vorwärts-Rückwärtszähler
20 bzw. 22 kann mittels eines Digitalwortes DV A 1 bzw. DV A 2 auf
einen vorbestimmten Zählerstand gesetzt werden, wobei dieses
Digitalwort DV A 1 bzw. DV A 2 von einem Mikroprozessor einer über
geordneten Steuerung bereitgestellt werden kann.
Die Fig. 2 zeigt den inneren Aufbau der Logikschaltung 24 und
26. Die Logikschaltung 24 bzw. 26 enthält drei UND-Gatter 44,
48 und 52 bzw. 46, 50 und 54, ein ODER-Gatter 56 bzw. 58 und
ein EXOR-Gatter 60 bzw. 62. Dabei sind die Ausgänge der drei
UND-Gatter 44, 48 und 52 bzw. 46, 50 und 54 mit den Eingängen
des ODER-Gatters 56 bzw. 58, dem das EXOR-Gatter 60 bis 62 nach
geschaltet ist, verknüpft. Das Ausgangssignal u 01 bzw. u 02 des
ODER-Gatters 56 bzw. 58, dargestellt in einem Diagramm über der
Kreisfrequenz ω t in der Fig. 9, ist rückgekoppelt auf einen
ersten Eingang des ersten und dritten UND-Gatters 44 und 52
bzw. 46 und 54, wobei dem zweiten Eingang des ersten UND-Gat
ters 44 bzw. 46 des Rechtecksignal u RS 1 bzw. u RS 2 zugeführt
ist. Außerdem ist das Rechtecksignal u RS 1 bzw. u RS 2 dargestellt
in einem Diagramm über der Kreisfrequenz ω t in der Fig. 4 bzw.
5, einem zweiten Eingang mit Negation des zweiten UND-Gatter 48
bzw. 50 zugeführt, dessen erstem Eingang das Rechtecksignal u RS 2
bzw. u RS 1 zugeführt ist. Dem zweiten Eingang des dritten UND-
Gatters 52 bzw. 54 ist das Rechtecksignal u RS 2 bzw. u RS 1 zuge
führt, das ebenfalls dem zweiten Eingang des EXOR-Gatters 60
bzw. 62 zugeführt ist. Die Ausgangssignale u U11, u U21 und u UG 1
bzw. u U21, u U22 und u UG 2, der UND-Gatter 44, 48 und 52 bzw. 46,
50 und 54 sind jeweils in einem Diagramm über der Kreisfrequenz
ω t in den Fig. 8, 7 und 6 dargestellt. Durch diesen Aufbau
der Logikschaltung 24 bzw. 26 wird aus den Rechtecksignalen u RS 1
und u RS 2 ein Taktimpuls u CL 1 bzw. u CL 2 erzeugt, das je nach Pha
senfolge der Rechtecksignale u RS 1 und u RS 2 an der positiven bzw.
negativen Flanke des Rechtecksignals u RS 2 bzw. u RS 1 generiert
wird. Dadurch ist sichergestellt, daß unabhängig von der Phasen
folge der Signale u S 1 bzw. u S 2, selbst bei Wechsel der Phasen
folge während des Betriebs, gekennzeichnet durch die Punkte P 1
bzw. P 2 in den Fig. 3 bis 11, ein Taktimpuls u CL 1 bzw. u CL 2
beim Maximum des Signals u S 1 bzw. u S 2 und damit natürlich auch
im aktiven Bereich des Vorwärts-Rückwärtszählers erzeugt wird.
Für die einwandfreie Funktion der Amplitudenregelung ist es
wichtig, daß bei ständigem Wechsel der Phasenfolge nur ein Takt
impuls u CL 1 bzw. u CL 2 innerhalb einer Periode des Signals u S 1
bzw. u S 2 erzeugt wird, wodurch keine einseitige Amplitudenbe
einflussung erfolgen kann. Somit ist sichergestellt, daß die
Abtastung der Amplituden bei beiden Signalen u S 1 und u S 2 ab
wechselnd erfolgt.
Das dritte UND-Gatter 52 bzw. 54 der Logikschaltung 24 bzw. 26
trägt nicht direkt zur Funktion der Logikschaltung 24 bzw. 26
bei, sondern stellt ein sogenanntes Anti-Hazard-Glied dar. Die
ses Anti-Hazard-Glied soll verhindern, daß sogenannte Glitches,
die bei fast gleichzeitiger Änderung mehrerer Eingangssignale
entstehen können, entstehen. Da die Eingangssignale u U11 und
u U21 des ODER-Gatters 56 bzw. die Eingangssignale u U21 und u U22
des ODER-Gatters 58, bedingt durch die Gatterlaufzeiten des er
sten und zweiten UND-Gatters 44 und 48 bzw. 46 und 50, sich fast
gleichzeitig ändern können, kann das Ausgangssignal u 01 bzw.
u 02 des ODER-Gatters 56 bzw. 58 kurzzeitig seinen Zustand ändern,
wodurch ein Fehlverhalten des nachfolgenden EXOR-Gatters 60 bzw.
62 hervorgerufen werden kann. Das dritte UND-Gatter 52 bzw. 54
der Logikschaltung 24 bzw. 26 verhindert ein derartiges Fehlver
halten, verursacht durch unterschiedliche Gatterlaufzeiten der
UND-Gatter 44 und 48 bzw. 46 und 50, in dem es ein Signal u UG 1
bzw. u UG 2 erzeugt, das das Ausgangssignal u 01 bzw. u 02 während
der fast gleichzeitigen Statusänderung seiner Eingangssignale
u U11 und u U21 bzw. u U21 und u U22 auf high-Zustand hält.
In den Fig. 10 und 11 sind die von den Logikschaltungen 24
und 26 erzeugten Taktimpulse u CL 1 und u CL 2 in einem Diagramm
über der Kreisfrequenz l t dargestellt. Der Taktimpuls u CL 1
bzw. u CL 2 wird jeweils während einer Periode des Signals u S 1
bzw. u S 2, wobei die einzelnen Perioden des Signals u S 1 bzw. u S 2
durch T 1, T 2 und T 3 gekennzeichnet sind, genau zum positiven
Amplitudenmaximum generiert. Während der zweiten Periode T 2-T 1
wird kein Taktimpuls u CL 1 erzeugt, da die Phasenfolge der Signa
le u S 1 und u S 2 zum Zeitpunkt P 1 wechselte, bevor das Signal u S 2
sein positives Amplitudenmaximum erreicht hat.
Anhand der Fig. 12 ist die Funktionsweise der Schaltungsanord
nung 2 gemäß Fig. 1 näher erläutert. Während der ersten Periode
wird das Signal u AS 1 und u AS 2 abgetastet, d. h. es wird mittels
des Fensterkomparators 12 und 14 festgestellt, wo sich die posi
tive Amplitude bzw. das positive Amplitudenmaximum befindet. Es
wird festgestellt, daß das Amplitudenmaximum unterhalb der unte
ren Vergleichsspannung +US - liegt. Dadurch ist das Signal im
low-Zustand, wodurch der Zähler 20 und 22 aktiviert wird und
durch das Signal /D auf Vorwärtszählen gesetzt wird. Zum
Zeitpunkt des Amplitudenmaximums des Signals u AS 1 und des
Signals u AS 2 generiert die Logikschaltung 24 und 26 ein Takt
impuls u CL 1 und u CL 2, wodurch der Zählerstand des aktiven Vor
wärts-Rückwärtszählers 20 und 22, dargestellt durch eine 8
stellige oder 16stellige Bitkombination, am niederwertigsten
Bit (LSB) sich um 1 Bit erhöht wird. Dadurch ändert sich ent
sprechend der Wert der Verstärkung des programmierbaren Verstär
kers 8 und 10, wodurch der Wert der Amplitude der Signale u AS 1
und u AS 2 größer wird. In jeder Periode wird das Signal u AS 1 und
u AS 2 nacheinander abgetastet und in Abhängigkeit dieses Ergeb
nisses der Wert der Amplitude des Signals u AS 1 und u AS 2 ent
sprechend geändert. Das Fenster (+US +) -(+US -) des Fensterkom
parators 12 bzw. 14 hat wenigstens eine Breite von zwei LSB,
wobei betragsmäßig das Fenster vom verwendeten Vorwärts-Rück
wärtszähler 20 bzw. 22 abhängt.
In Fig. 13 sind die Signale u AS 1 und u AS 2 in einem Diagramm
über der Kreisfrequenz ω t dargestellt, wobei zum Zeitpunkt des
negativen Amplitudenmaximums der Verstärkungswert des program
mierbaren Verstärkers 8 und 10 generiert wird. Dazu sind jeweils
dem Fensterkomparator 12 und 14 die Vergleichsspannungen -US +
und -US - zugeführt, wodurch der Fensterkomparator 12 bzw. 14
die negative Amplitude des Signals u AS 1 bzw. u AS 2 überwachen
kann.
Damit auch zu den negativen Amplitudenmaxima der Signale u AS 1
und u AS 2 Taktimpulse CL 1 und CL 2 generiert werden, sind die
Ausgänge der Komparatoren 16 und 18 jeweils über einen Inverter
25 und 27 mit der Logikschaltung 24 und 26 verbunden.
In Fig. 14 ist eine Schaltungsanordnung zur Regelung der
Offsetspannung des Signals u S 1 bzw. u S 2 dargestellt. Dabei be
steht die Schaltungsanordnung aus der Schaltungsanordnung 2 und
einer Schaltungsanordnung 2′, deren Datenausgänge einem Diffe
renzglied 64 zugeführt sind. Der Ausgang des Differenzgliedes 64
ist über einen Digital-Analog-Wandler 66 mit einem Spannungs
teiler 68 verknüpft, dessen Ausgang über einen Integrierer 70
mit einem Offseteingang der Schaltungsanordnung 2 und 2′ ver
knüpft ist. Die Schaltungsanordnung 2′ entspricht vom Aufbau
der Schaltungsanordnung 2. Der Unterschied dieser beiden Schal
tungsanordnungen 2 und 2′ liegt bei den Vergleichsspannungen
+US +, +US -, -US + und -US -. Wenn beispielsweise das Signal u S 1
mit einer Offsetspannung U Off 1 versehen ist, so sind den Fen
sterkompensatoren 12 und 14 der Schaltungsanordnung 2 die Ver
gleichsspannungen +US und +US zugeführt und die Ausgänge der
Komparatoren 16 und 18 sind direkt mit den Logikschaltungen 24
und 26 verknüpft. Den entsprechenden Fensterkomparatoren der
Schaltungsanordnung 2′ sind die Vergleichsspannungen -US + und
-US - zugeführt und die Ausgänge der entsprechenden Komparatoren
sind über Inverter mit den Logikschaltungen verknüpft. Da bei
spielsweise das Signal u S 1 mit einer Offsetspannung U Off 1 be
haftet ist, wird jeweils der Datenausgang des ersten Kanals der
Schaltungsanordnung 2 und 2′, an dem ein Daten-Wort DV 1+ bzw.
DV 1 - ansteht, mit dem Differenzglied 64 verbunden. Dieses Diffe
renzglied 64 bildet die Differenz DV 1 - - DV 1 + bzw. wenn das
Signal u S 2 mit einer Offsetspannung U Off 2 behaftet ist, die
Differenz DV 2 - - DV 2 +. Die in digitaler Form gebildete Diffe
renz, die dem doppelten Offsetwert des Signals u S 1 bzw. u S 2
entspricht, wird in einem analogen Wert gewandelt. Mittels des
Spannungsteilers 68 erhält man den Offsetspannungswert U Off 1
bzw. U Off 2 des Signals u S 1 bzw. u S 2, der über den Integrator 70
einem Offseteingang des programmierbaren Verstärkers 8 bzw. 10
der Schaltungsanordnung 2 und einem entsprechenden programmier
baren Verstärker der Schaltungsanordnung 2′ zugeführt wird. Die
Verstärker bilden dann die Differenz u S 1 -U Off 1 bzw. U S 2 -U Off 2.
Durch diese Schaltungsanordnung können hohe Offsetspannungs
werte, die durch Betriebstemperaturen sich wesentlich ändern,
kompensiert werden.
Claims (8)
1. Verfahren zur Ausregelung von Amplitudenschwankungen zweier
um 90° el. phasenverschobener, alternierender, periodischer
Signale (u S 1, u S 2) beliebiger Phasenfolge, die jeweils pro Halb
periode mittig ein Amplitudenmaximum aufweisen, dadurch
gekennzeichnet, daß die Signale (u S 1, u S 2) nach
Durchlaufen von zugehörigen, die Signalamplitude korrigierenden
Stellgliedern (8, 10) jeweils in Rechtecksignale (u RS 1, u RS 2)
gewandelt werden, aus denen mittels einer Logikschaltung (24
bzw. 26) Taktimpulse (u CL 1 bzw. u CL 2) je nach Phasenfolge der
Signale (u S 1, u S 2) an der positiven bzw. negativen Flanke der
Rechtecksignale (u RS 1, u RS 2) generiert werden, daß der positive
bzw. negative Amplitudenverlauf der ausgangsseitig der Stell
glieder (8, 19) anstehenden, amplitudenkorrigierten Signale
(u AS 1, u AS 2) auf Unterschreitung einer unteren bzw. Überschrei
tung einer oberen Vergleichsspannung (∓US - bzw. ∓US +) überwacht
wird und daß bei Unterschreitung bzw. Überschreitung durch die
Taktimpulse (u CL 1 bzw. u CL 2) eine Vorrichtung (20, 22) zur Ver
änderung einer vorbestimmten Stellgröße des jeweiligen Stell
gliedes (8, 10) mit dem Ziel aktiviert wird, die Amplituden der
amplitudenkorrigierten Signale (u AS 1, u AS 2) in den Bereich zwi
schen oberer und unterer Vergleichsspannung (∓US - bzw. ∓US +)
zurückzuführen.
2. Schaltungsanordnung zur Durchführung des Verfahrens nach An
spruch 1, dadurch gekennzeichnet, daß
die Signale (u S 1, u S 2) mittels Stellglieder (8, 10) in amplitu
denkorrigierte Signale (u AS 1, u AS 2) gewandelt werden, die jeweils
einerseits einer Vorrichtung (12, 14) zur Überwachung des posi
tiven bzw. negativen Amplitudenverlaufs und andererseits einem
Komparator (16, 18) zugeführt sind, wobei die Ausgänge der Kom
paratoren (16, 18) mit einer Logikschaltung (24, 26) verknüpft
sind, daß die Stellgröße jedes Stellgliedes (8, 10) mittels
einer Vorrichtung (20, 22) zur Veränderung einer vorbestimmten
Stellgröße einstellbar ist und daß die beiden Ausgänge jeder
Vorrichtung (12, 14) zur Überwachung des positiven bzw. negati
ven Amplitudenverlaufs des Signals (u AS 1 bzw. u AS 2) und ein Aus
gang der Logikschaltung (24, 26) jeweils mit der Vorrichtung (20,
22) zur Veränderung einer vorbestimmten Stellgröße verknüpft
sind.
3. Schaltungsanordnung nach Anspruch 2 mit einer zweiten Schal
tungsanordnung (2′) zur Ausregelung von Amplitudenschwankungen
zweier um 90° el. phasenverschobener, alternierender, periodi
scher Signale (u S 1, u S 2), die jeweils pro Halbperiode mittig
ein Amplitudenmaximum aufweisen, wobei die amplitudenkorrigier
ten Signale (u AS 1, u AS 2) jeweils einerseits einer Vorrichtung
zur Überwachung des negativen bzw. des positiven Amplitudenver
laufs und andererseits einem Komparator zugeführt sind, deren
Ausgänge mit einer Logikschaltung verknüpft sind, und wobei die
Stellgröße jedes Stellgliedes mittels einer Vorrichtung zur Ver
änderung einer vorbestimmten Stellgröße einstellbar ist, deren
Eingänge mit den Ausgängen der Vorrichtung zur Überwachung des
negativen bzw. positiven Amplitudenverlaufes der Signale (u S 1,
u S 2) und mit einem Ausgang der Logikschaltung verbunden sind,
dadurch gekennzeichnet, daß zur Regelung
der Offsetspannung (U Off 1, U Off 2) der Signale (u S 1, u S 2) der
positive Stellgrößenwert (DV 1 + bzw. DV 2 +) der Vorrichtung (20
bzw. 22) zur Veränderung einer vorbestimmten Stellgröße der er
sten Schaltungsanordnung (2) und der negative Stellgrößenwert
(DV 1 - bzw. DV 2 -) der Vorrichtung der zweiten Schaltungsanordnung
(2′) zur Ausregelung von Amplitudenschwankungen einem Differenz
glied (64) zugeführt ist, dessen Ausgang über einen Digital-Ana
log-Wandler (66) mit einem Spannungsteiler (68) verbunden ist,
dessen Ausgang über einen Integrierer (70) mit Offseteingängen
der besagten Schaltungsanordnungen (2, 2′) verbunden ist.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß die Logikschaltung (24 bzw.
26) drei UND-Gatter (44, 48, 50 bzw. 46, 50, 54) enthält, deren
Ausgänge mit einem ODER-Gatter (56 bzw. 58) verbunden sind,
dessen Ausgang einerseits mit einem EXOR-Gatter (60 bzw. 62)
und andererseits mit dem ersten und dritten UND-Gatter (44, 52
bzw. 46, 54) verbunden ist, daß der erste Eingang der Logikschal
tung (24 bzw. 26) mit einem Eingang des ersten UND-Gatters (44
bzw. 46) und mit einem Eingang mit Negation des zweiten UND-Gat
ters (48 bzw. 50) und daß der zweite Eingang der Logikschaltung
(24 bzw. 26) mit einem Eingang des zweiten UND-Gatters (48 bzw.
50), des dritten UND-Gatters (50 bzw. 52) und des EXOR-Gatters
(60 bzw. 62) verbunden ist, wobei der Ausgang des EXOR-Gatters
(60 bzw. 62) den Ausgang der Logikschaltung (24 bzw. 26) bildet.
5. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß jeweils als Vorrichtung (12,
14) zur Überwachung des positiven bzw. negativen Amplitudenver
laufs ein Fensterkomparator vorgesehen ist, wobei die Werte der
Vergleichsspannungen (US +, US -) positiv bzw. negativ sein kön
nen.
6. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß jeweils als Vorrichtung (20,
22) zur Veränderung einer vorbestimmten Stellgröße ein Vorwärts-
Rückwärtszähler vorgesehen ist.
7. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß jeweils als Stellglied (8,
10) ein programmierbarer Verstärker vorgesehen ist.
8. Schaltungsanordnung nach Anspruch 3, dadurch
gekennzeichnet, daß der positive und negative
Stellgrößenwert (DV 1 +, DV 1 - bzw. DV 2 +, DV 2 -) des Signals (u S 1
bzw. u S 2) einem Multiplexer zuführbar ist, dessen Ausgang über
einen Digital-Analog-Wandler (66) mit dem Spannungsteiler (68)
verknüpft ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3843108A DE3843108C1 (de) | 1988-12-21 | 1988-12-21 | |
EP89122722A EP0374641B1 (de) | 1988-12-21 | 1989-12-08 | Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge und Schaltungsanordnung zur Durchführung des Verfahrens |
DE58909003T DE58909003D1 (de) | 1988-12-21 | 1989-12-08 | Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge und Schaltungsanordnung zur Durchführung des Verfahrens. |
AT89122722T ATE118626T1 (de) | 1988-12-21 | 1989-12-08 | Verfahren zur ausregelung von amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer signale beliebiger phasenfolge und schaltungsanordnung zur durchführung des verfahrens. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3843108A DE3843108C1 (de) | 1988-12-21 | 1988-12-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3843108C1 true DE3843108C1 (de) | 1990-02-15 |
Family
ID=6369759
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3843108A Expired - Fee Related DE3843108C1 (de) | 1988-12-21 | 1988-12-21 | |
DE58909003T Expired - Fee Related DE58909003D1 (de) | 1988-12-21 | 1989-12-08 | Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge und Schaltungsanordnung zur Durchführung des Verfahrens. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE58909003T Expired - Fee Related DE58909003D1 (de) | 1988-12-21 | 1989-12-08 | Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge und Schaltungsanordnung zur Durchführung des Verfahrens. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0374641B1 (de) |
AT (1) | ATE118626T1 (de) |
DE (2) | DE3843108C1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0489936A1 (de) * | 1990-12-03 | 1992-06-17 | Siemens Aktiengesellschaft | Verfahren zum Detektieren einer Amplituden- und Offset-Abweichung zweier etwa 90 elektrisch versetzter siusförmiger Signale sowie Schaltung zur Durchführung dieses Verfahrens und Verwendung dieses Verfahrens für einen Regler |
EP0496095A1 (de) * | 1991-01-21 | 1992-07-29 | Siemens Aktiengesellschaft | Verfahren zum Überwachen der Ausgangssignale einer Gebereinrichtung |
EP1207372A1 (de) | 2000-11-20 | 2002-05-22 | OPTOLAB Licensing GmbH | Verfahren und Vorrichtung zur Konditionierung eines periodischen Analogsignals |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59201670D1 (de) * | 1992-04-30 | 1995-04-20 | Siemens Ag | Einrichtung zum Erfassen der Signalamplitude der Erregerspannung eines Resolvers. |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3705980A (en) * | 1970-01-02 | 1972-12-12 | Sperry Rand Corp | Controlled magnitude repeater for synchro and resolver signals |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3378786A (en) * | 1966-11-14 | 1968-04-16 | Collins Radio Co | Digitalized signal gain control circuit |
US3464022A (en) * | 1967-08-30 | 1969-08-26 | Mandrel Industries | Apparatus for controlling the gain of binary gain ranging amplifiers |
US3705908A (en) * | 1971-06-28 | 1972-12-12 | Minnesota Mining & Mfg | Process for preparing 2-formyl-2-lower alkyl 1,3-dithiolanes and 1,3-dithianes |
JPS60121808A (ja) * | 1983-12-05 | 1985-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Agc回路 |
JPH0746788B2 (ja) * | 1985-11-05 | 1995-05-17 | 日本電気株式会社 | 自動線路等化器 |
-
1988
- 1988-12-21 DE DE3843108A patent/DE3843108C1/de not_active Expired - Fee Related
-
1989
- 1989-12-08 AT AT89122722T patent/ATE118626T1/de not_active IP Right Cessation
- 1989-12-08 DE DE58909003T patent/DE58909003D1/de not_active Expired - Fee Related
- 1989-12-08 EP EP89122722A patent/EP0374641B1/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3705980A (en) * | 1970-01-02 | 1972-12-12 | Sperry Rand Corp | Controlled magnitude repeater for synchro and resolver signals |
Non-Patent Citations (2)
Title |
---|
BLAESNER,W.: Ein stromprogrammierbarer Operations-verstärker in Anwendungsbeispielen, In: Der Elek- troniker, 1986, H.9, S.58-62 * |
Tietze/Schenk: Halbleiter- Schaltungstechnik, Springer-Verlag, 1983, 6.Aufl., S.180 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0489936A1 (de) * | 1990-12-03 | 1992-06-17 | Siemens Aktiengesellschaft | Verfahren zum Detektieren einer Amplituden- und Offset-Abweichung zweier etwa 90 elektrisch versetzter siusförmiger Signale sowie Schaltung zur Durchführung dieses Verfahrens und Verwendung dieses Verfahrens für einen Regler |
US5192917A (en) * | 1990-12-03 | 1993-03-09 | Siemens Aktiengesellschaft | Circuit and method for detecting an amplitude and offset deviation of two sinusoidal signals |
EP0496095A1 (de) * | 1991-01-21 | 1992-07-29 | Siemens Aktiengesellschaft | Verfahren zum Überwachen der Ausgangssignale einer Gebereinrichtung |
EP1207372A1 (de) | 2000-11-20 | 2002-05-22 | OPTOLAB Licensing GmbH | Verfahren und Vorrichtung zur Konditionierung eines periodischen Analogsignals |
Also Published As
Publication number | Publication date |
---|---|
EP0374641A3 (de) | 1991-09-18 |
EP0374641B1 (de) | 1995-02-15 |
DE58909003D1 (de) | 1995-03-23 |
ATE118626T1 (de) | 1995-03-15 |
EP0374641A2 (de) | 1990-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0793075B1 (de) | Monolithisch integrierte Sensorschaltung | |
DE3202339C2 (de) | Digitale elektrische Längen- oder Winkelmeßeinrichtung | |
DE3829731A1 (de) | Faseroptischer kreisel | |
DE2853142B2 (de) | Kapazitive Meßvorrichtung zur Bestimmung der relativen Lage zweier gegeneinander verschieblicher Teile | |
DE4206263A1 (de) | Steuergeraet fuer stern- oder nullpunkt-angeklammerten leistungs- oder stromumformer | |
EP0204897B1 (de) | Verfahren und Einrichtung zur Regelung des Tastverhältnisses eines elektrischen Signals | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
AT390342B (de) | Digitale phasenregeleinrichtung fuer die rotation des drehmagnetkopfes eines videorecorders | |
DE3843108C1 (de) | ||
EP0155702A2 (de) | Analog/Digital-Wandlung | |
DE2161513A1 (de) | Abtastdaten-Steuervorrichtung | |
EP0250028A2 (de) | Schaltungsanordnung zur Kompensation von temperatur- und nichttemperatur-bedingtem Driften eines kapazitiven Sensors | |
DE3149175C2 (de) | ||
EP0325981A1 (de) | Schaltungsanordnung mit einem Gebersystem für weg- bzw. winkelabhängige Signale | |
DE3616711C2 (de) | ||
DE10139883C1 (de) | Vorrichtung zum Einstellen eines Arbeitspunktes eines Magnetfeldsensors und ein Verfahren dafür | |
EP0422732A2 (de) | Adaptive Vorrichtung zur Identifikation eines periodischen Signals | |
DE2816614C2 (de) | Koordinatenwandler zur Umwandlung von polaren Vektorgrößen in kartesische Vektorgrößen | |
DE3724917C2 (de) | Schaltungsanordnung zur Ableitung eines digitalen Signals | |
EP0343392B1 (de) | Anordnung zum Nachbilden einer Wechselgrösse bei einem gesteuerten Halbleiter | |
DE2643441C2 (de) | Digitaler Regler | |
DE19506276A1 (de) | Verfahren und Schaltungsanordnung zur Interpolation von Sensorsignalen | |
DE3926599A1 (de) | Schaltungsanordnung fuer die analogsignal-frequenz-wandlung | |
DE4407054C2 (de) | Schaltungsanordnung zur Umformung von sinusförmigen Signalen in rechteckförmige Signale | |
EP0533964B1 (de) | Anordnung zum Bilden von Produktsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |