DE2643441C2 - Digitaler Regler - Google Patents

Description

3 4

b) dem Proportionalglied ist wiederum eine erste Be- Die Gleichung eines unter dieser Voraussetzung defigrenzerstufe nachgeschaltet; nierten quasi-stetigen Reglers mit einem proportionalen

c) ein erster Pulsbreitenmodulator ist an den Ausgang und einem integralen Anteil im Übertragungsverhalten der ersten Begrenzerstufe geschaltet und bildet ei- lautet:

ne Impulsreihe, deren arithmetischer Mittelwert 5 „

der um den Proportionalitätsfaktor verstärkten Re- „ _ _v . ,, + l- . _!_ V" _v - α t m

geldifferenz proportional ist,- ^Λ ~ ^Vr *"* '« Ί) ^" ⁽⁾

d) der ersten Begrenzerstufe ist das Integralglied mit

einem Integralanteilspeicher zur Aufnahme eines In der Gleichung (1) bedeuten

den integralen Anteil des Übertragungsverhaltens io

bestimmendwi Zablenwertes nachgeschaltet; y_tt die Stellgröße

e) dem Integralglied ist eine zweite Begrenzerstufe ydo die Regeldifferenz nachgeschaltet; Vg den ProportionaBtätsfaktor

f) ein zweiter Pulsbreitenmodulator ist an den Aus- 7} die Integrierzeit und vdas jeweilige Abtastintervaü gang der zweiten Begrenzerstufe geschaltet und 15 {v = 0,1,2,3.. Ji).

bildet eine Impulsreihe, derer arithmetischer Mittelwert dem integralen Anteil proportional ist; Die Struktur eines digitalen PI-Reglers entspricht der

g) es ist ein digitales Summiergüed vorgesehen, dem Struktur eines analogen PI-Reglers mit folgenden Eindie vom ersten Pulsbreitenmodulator und die vom schränkungen:

zweiten Pulsbreitenmodulator gebildeten Impuls- 20 Um die Regeldifferenz zu erfasse» werden Führungsreihen zuführbar sind; größe und Regelgröße als Frequenzsignale abgebildet h) der Mittelwertbildner zur Bildung des arithmeti- und verglichen. Dieser Vorgang erfolgt über eine Mitschen Mittelwertes der Ausgangsimpulse des digi- telwertbildung während einer Abtastzeit. Die Abtasttalen Summiergliedes ist mit seinem Eingang an das zeit wird so gewählt, daß ein den Anforderungen ent-Summierglied geschaltet 25 sprechendes ausgewogenes Verhältnis zwischen Auflösungsvermögen und Dynamik entsteht. Da die Füh-

Der erfindungsgemäße digitale Regler bietet die Vor- rungsgröße und die Regelgröße als binäre Zahlen und

teile einer hohen Langzeitgenauigkeit, einer jederzeit!- Impulsfolgen vorliegen, werden Begrenzungen vorgese-

gen Reproduzierbarkeit und einer einfachen und genau- hen, beispielsweise um das Überlaufen von Zählern zu

en Parametereinstellung. Die proportionalen und inte- 30 vermeidea Die Begrenzungswerte werden im Hinblick

gralen Anteile seines Übertragungsverhaltens lassen auf die geforderte Genauigkeit gewählt

sich getrennt durch Vorgabe von Zahlenwerten einstel- Die als binäre Zahl oder als Pulsfolge ausgegebene

len, die insbesondere auch von numerischen Steuerun- Stellgröße muß in ein analoges Signal umgesetzt wer-

gen unmittelbar in den Proportionalanteilspeicher und den, das zur Ansteuerung eines Stellgliedes geeignet ist

den Integralanteilspeicher eingegeben werden können. 35 Beim erfindungsgemäßen digitalen Regler kann das

Das pulsbreitenmodulierte Ausgangssignal des erfin- pulsbreitenmodulierte Ausgangssignal durch eine einfa-

dungsgemaßen digitalen Reglers läßt sich ohne aufwen- ehe Glättung in ein geeignetes Stellsignal umgeformt

dige Digital-Analog-Umwandlung in ein Stellsignal um- werden. Die Glättung entspricht einer arithmetischen

setzen. De. arithmetische Mittelwert des pulsbreiten- Mittelwertbildung.

modulierten Ausgangssignals des erfindungsgemäßen 40 ¹Mg-I zeigt die Struktur eines digitalen PI-Reglers,

digitalen Reglers kann durch eine einfache Glättung ge- der im dargestellten Beispiel als digitaler Drehzahlreg-

bildet werden. ler ausgeführt ist. In einem Vergleichsglied.30 erfolgt die

Ein Ausführungsbeispiel der Erfindung und ihre in Bildung eines Mittelwertes Xa_n der Regeldifferenz durch

den Unteransprüchen näher gekennzeichneten Ausge- Vergleich einer Führungsgrößenfrequtnz f„a und dem

staltungeii ist in der Zeichnung dargestellt und wird im 45 Vorzeichen KZ₅₀^ der Führungsgröße mit einer Regel-

folgenden näher erläutert. größenfrequenz 4, und dem Vorzeichen VZa, der Regel-

Es zeigt größe unterJJerücksichtigung einer Tastzeit Ta,,. Der F i g. 1 ein Strukturbild eines erfindungsgemäßen di- Mittelwert x</_r der Regeldifferenz wird einem Propor-

gitalen Reglers, tionalglied 21 zugeführt, dem ein Proportionalitätsfak-

F i g. 2 ein Blockschaltbild eines erfindungsgemäßen 50 tor Vr in Form einer Binärzahl vorgegeben ist. Das Prodigitalen Keglers, dukt Vr ■ x~Z aus_dem Proportionalitätsfaktor Vg und

Fig.3 und 4 wesentliche Impulsdiagramme zur Er- dem Mittelwert x<jn der Regeldifferenz wird über eine

läuterung des erfindungsgemäßen digitalen Reglers, Begrenzerstufe 22 geführt, deren Ausgang einerseits mit

F i g. 5 die Mittelwertbildung eines pulsbreitenmodu- einem ersten Pulsbreitenmodulator 23 und andererseits

lierten Signals. 55 mit einem Integralglied 24 verbunden in. Dem Integra¹-

Bei einem digitalen Regler stehen die in digitaler glied 24 wird die Integrierzeit Ti in Form einer Binärzahl Form vorliegende Regelgröße und die Führungsgröße vorgegeben. Das Ausgangssignal des Integralgliedes 24 jeweils nur an diskreten Zeitpunkten zur Verfügung. Ein wird über eine w jitere Begrenzerstufe 25 einem zweiwie ein Abtastsystem arbeitender digitaler Regler kann ten Pulsbreitenmodulator 26 zugeführt. Die Ausgangssidaher einen analogen Regler nur näherungsweise nach- 60 gnale der beiden Pulsbreitenmodulatoren 23 und 26 bilden. Regeltechnisch gesehen verhält sich ein digitaler werden einem digitalen Summierglied ?7 eingegeben. Regler wie ein System mit Totzeit, die bekanntlich einen Ein Mitteiwertbildner 28 bildet den arithmetischen Mitstörenden Einfluß auf die Dynamik und auf die Stabilität telwert aus der digitalen Summe der Ausgangssignale eines Regelkreise; hat. Wenn die Abtastzeit eines digi- der beiden Pulsbreiicnmodulatoren 23 und 26. talen Reglers hinreichend klein ist, so ist sie gegenüber 65 Das am Ausgang 29 erscheinende Ausgangssignal des den Eigenschaften det Regelstrecke vernachlässigbar Mittelwertbildners 28 stellt eine analoge Stellgröße für und der digitale Regler kann als quasi-stetig betrachtet einen Regelkreis dar, beispielsweise das Stellsignal für werden. einen Stellmotor.

5 6

Fig.2 zeigt im einzelnen in Form eines Blockschalt- Der Inhalt des Hilfszählers 5 wird in binärer Form bildes den Aufbau des in F i g. 1 in seiner Struktur dar- ständig mit dem Inhalt eines Proportionalanteilspeigestellten digitalen Pl-Reglers. Die Erläuterung der chers 4 verglichen. Der Proportionalanteilspeicher 4 F i g. 2 erfolgt unter Hinweis auf die entsprechenden weist vorzugsweise die gleiche Speicherkapazität wie Signaldarstellungen in den F i g. 3 und 4. Sämtliche Zah 5 der Hilfszähler auf, also ebenfalls 6 bit Der Proportiolenangaben dienen lediglich zum besseren Verständnis nalanteilspeicher 4 wird durch Eingabe einer Binärzahl der Erfindung, ohne ihren Schutzumfang darauf einzu- auf den gewünschten Proportionalitätsfaktor Vr geschränken, setzt.

Ober einen Datenbus 30 wird die in digitaler Form Eine Koinzidenzstufe 6 vergleicht den eingegebenen vorliegende Führungsgröße als Absolutwert Z„n mit 10 Proportionalitätsfaktor Vr auf den Eingängen C des dem zugehörigen Vorzeichen VZ«,n in einen Sollwert- Proportionalanteilspeichers 4 mit dem Inhalt des HiITsspeicher 1 eingegeben. Da der beispielhaft beschriebene Zählers 5 auf dessen Eingängen H. Bei Koinzidenz erdigitale PI-Regler als Drehzahlregler arbeiten soll, han- zeugt die Koinzidenzstufe 6 ausgangsseitig einen Imdelt es sich dabei um einen Drehzahlsollwert der von puls, der den Rücksetzeingang des Monoflops 7 und den einem übergeordneten Regelkreis geliefert werden 15 Löscheingang des Hilfszählers 5 beaufschlagt. Bei Koinkann. Der Obergeordnete Regelkreis kann insbesondere zidenz des Inhaltes des Hilfszählers 5 mit dem vorgegebei einer numerischen Werkzeugmaschinensteuerung benen Verstärkungsfaktor wird somit das Monoflop 7 ein dem Drehzahlregelkreis überlagerter Lageabtastre- rückgesetzt und der Hilfszähler 5 gelöscht. Da die Angelkreis sein, der an diskreten Zeitpunkten digitale triebsfrequenz des Hilfszählers 5 von iö MHz wesent-Drehzahlsollwerte ausgibt, die jeweils im Sollwertspei- 20 Hch größer ist als die maximale Frequenz der Impulsfolcher 1 für eine vorgegebene Zeitdauer von beispielswei- gen 4>» und 4_t für die Führungsgröße und die Regelgröse 4 msec gespeichert werden. Die Breite des Datenbus Be von 250 kHz, können innerhalb eines Vergleichszy-30 wird im Hinblick auf die gewünschte Auflösung des klus keine zwei mit gleichen Vorzeichen behaftete IΓη-Sollwertes gewählt Beispielsweise benötigt man bei ei- pulse auftreten. Es ist jedoch möglich, daß innerhalb ner Auflösung des Maximalwertes in 2" Stufen eine 25 eines Vergleichszyklus zwei impulse mit unterschiedli-Datenbusbreite von 12 bit incl. 1 bit für das Vorzeichen. chen Vorzeichen erscheinen. In diesem Sonderfall zählt

Zur Erfassung der Regelgröße ist ein schematisch der Hilfszähler 5 bei Erscheinen des zweiten Impulses dargestellter Drehmelder 3t als Lagemeßsystem vorge- auf NihT zurück und löscht das Monoflop 7. Die Pulssehen, dessen Impulsformer- und Auswertestufe 32 den breite der Impulse am Ausgang / des Monoflops 7 ist Absolutwert des Drehzahlistwertes in Form einer Im- 30 somit für jeden Eingangsimpuls auf der Leitung E propulsfolge mit einer Frequenz beispielsweise zwischen 0 portional dem vorgegebenen Proportionalitätsfaktor und 250 kHz auf einer Leitung C und das Vorzeichen Vr mit Ausnahme des erwähnten Sonderfalles mit ge-VZai des Drehzahlistwertes auf einer Leitung D erzeugt gensinnigen Impulsen.

Um einen Vergleich zwischen der Führungsgröße und Das Ausgangssignal des Monoflops 7 auf der Leitung der Regelgröße durchführen zu können, werden beide 35 / beaufschlagt den Freigabeeingang eines Vorwärts-Größen als homogene Größen benötigt Hierzu wird Rückwärts-Zählers 8, der mit einer Frequenz von beider im Soiiwertspeicher i abgespeicherte Dfchzählsoli- spielsweise !5 MHz von einem weiteren Taktgeber 35 wert als Teilerverhältnis einem Frequenzteiler 2 vorge- oder vom Taktgeber 34 angetrieben wird. Der Vorgeben, der von einem Taktgeber 33 getaktet wird, bei- wärts-Rückwärts-Zähler 8 hat eine Breite von 12 bit, die spielsweise mit einer Frequenz von 500 kHz. Der Fre- 40 der Kapazität des Sollwertspeichers 1 entspricht Die quenzteiler 2 erzeugt eine Sollfrequenz ί,οβ auf einer Zählrichtung wird von dem auf der Leitung F erschei-Leitung A. die im beschriebenen Beispiel ebenfalls zwi- nenden Vorzeichen der Impulse der Summenimpulsfolschen 0 und 250 kHz liegt Das Vorzeichen VZ₁₀J des ge bestimmt Der Vorwärts-Rückwärts-Zähler 8 wird Sollwertes wird auf der Leitung B des Sollwertspeichers nach jedem Abtastintervall Tust gelöscht dessen BiI-1 oder unmittelbar von der Eingabeeinhert abgegriffen. 45 dung später näher erläutert wird Der Zählvorgang wie-

Wenn eine fest einstellbare Vorgabe der Führungs- derholt sich ständig. Der Inhalt des Vorwärts-Rückgröße, beispielsweise über einen Wählschalter, vorgese- wärts-Zählers 8 entspricht dem arithmetischen Mittelhen ist so kann der Sollwertspeicher 1 entfallen, wenn wert der Regeldifferenz am Ende eines jeden Abtastinder fest einstellbare digitale Führungsgrößengeber die tervalls, multipliziert mit dem vorgegebenen Proportio-Eigenschaft eines Speichers aufweist 50 nalitätsfaktor Vr.

Die beiden asynchronen Impulsfolgen mit der Soll- Der Zählerstand des Vorwärts-Rückwärts-Zählers 8

wertfrequenz /„β und der Istwertfrequenz fat werden in wird einer ersten Begrenzerstufe 22 zugeführt, die von

einer Impulsmischstufe 3 zusammengeführt und taktfre- der Zustandsänderung des höchstwertigen Bits des Vor-

quenzabhängig synchronisiert damit auch bei gleichzei- wärts-Rückwärts-Zählers 8 angesteuert wird Beim Vor-

tigem Auftreten von Impulsen in beiden Impulsfolgen 55 wärtszähien ist beispielsweise die ansteigende und beim

kein Impuls verlorengeht Am Ausgang E der Impuls- Rückwärtszählen die fallende Signalflanke wirksam,

mischstufe 3 erscheint eine Summenimpulsfolge Xd als Wenn die Begrenzerstufe 22 anspricht werden diejeni-

Regelabweichung. Der Ausgang Fder Impulsmischstufe gen Impulse ausgeblendet die eine weitere Überschrei-

3 dient zur synchronen Vorzeichengabe der Impulse der tung des eingestellten Grenzwertes von beispielsweise

Summenimpulsfolge am Ausgang £ 60 2¹⁰ bewirken würden. Die Impulse mit entgegengesetz-

Jeder Impuls der Summenimpulsfolge auf den Aus- tem Vorzeichen, die eine Verringerung der Überschreigang E der Impulsmischstufe 3 setzt ein programmier- tung bzw. eine Unterschreitung des eingestellten bares Monoflop 7 und löst gleichzeitig einen Hilfszähler Grenzwertes bewirken, werden jedoch freigegeben. Die 5 aus. Der Hilfszähler 5 hat beispielsweise eine Spei- Begrenzerstufe 22 verursacht somit keine zusätzliche cherkapazität von 6 bit und wird mit einer Frequenz von 65 Totzeit

16 MHz von einem Taktgeber 34 angetrieben. Die Im- Zur Erzeugung eines pulsbreitenmodulierten Signals

pulsdauer des Monoflops 7 ist beispielsweise zwischen 0 in Abhängigkeit vom Zählerstand des Vorwärts-Rück-

und 4 usec anwählbar. wärts-Zählers 8 sind ein Proportionalregister Ϊ0 und ein

7 8

Referenzregister 11 vorgesehen, die beide mit einer Der Integralteil des Reglers enthält ein Integralregi- Frequenz von beispielsweise 8 MHz von einem weite- ster 17, das die über ein Impulseinordnungsglied 16 ge-

ren Taktgeber 36 getaktet werden. Die beiden Register führte Frequenz von 8 MHz des Taktgebers 36 um den

10 und U sind beispielsweise mit 1 :2¹² ausgelegt. Das gleichen Faktor untersetzt wie das Referenzregister 11,

Referenzregister 11 untersetzt die Frequenz des Takt- 5 also ebenfalls um 2¹². Der Ausgang N des Integralregi-

gebers 36 um den Faktor 2¹², so daß an seinem Ausgang sters 17 wird mit dem Ausgang Odes Referenzregisters

O ein.-? Impulsreihe mit einer Frequenz von etwa 2 kHz 11 in einer weiteren Antivalenzstufe 22 verknüpft. Die

erscheint. Das Proportionalregister 10 untersetzt die Ausgangssignale des Integralregisters 17 und des Refe-

Frequenz des Taktgebers 36 um einen Faktor, welcher renzregisters 11 liegen in Phase, wenn die Regeldiffe-

von dem über die Begrenzerstufe 22 geführten Inhalt io renz Null ist.

des Vorwärts-Rückwärts-Zählers 8 bestimmt ist. Die Weiterhin ist ein Speicher 12 vorgesehen, dessen

letzte Stufe des Proportionalregisters 10 wird invertiert Setzeingang mit der Leitung 37 verbunden ist, die mit

angesteuert. dem Setzimpuls für das Proportionalregister 10 belegt

Die Ausgangssignale des Proportionalregisters 10 auf ist. Die Dateneingänge des Speichers 12 sind mit den der Leitung P und des Referenzregisters 11 auf der Lei- 15 Ausgängen des Vorwärts-Rückwärts-Zählers 8 beschaltung O werden in einer Antivalenzstufe 21 verknüpft. tet. Die Ausgänge K des Speichers 12 sind auf die Teiler-Wenn der mit dem Proportionalitätsfaktor Vn multipli- eingänge eines programmierbaren Frequenzteilers 15 zierte Mittelwert der Regeldifferenz Null ist. entsteht geschaltet. Am Ende eines jeden Abtastintervalls wird zwischen den Ausgangssignalen des Proportionalregi- der Absolutwert der um den vorgegebenen VcfSiärsters 10 und des Referenzregisters 11 eine Phasenver- 20 kungsfaktor verstärkten Regeldifferenz in den Speicher Schiebung von 90°. Am Ausgang R der Antivalenzstufe 12 übernommen und dem programmierbaren Frequenz-21 erscheint in diesem Fall eine Impulsreihe mit einem teiler 15 als Teilungsfaktor zugeführt. Impuls-Pausen-Verhältnis von 1:1. Der arithmetische Weiterhin ist ein Integralanteilspeicher 13 vorgese-Mittelwert dieser Impulsreih* ist Null. hen. der die gleiche Speicherkapazität aufweist wie der

Um bei einer von Null abweichenden Regeldifferenz 25 Proportionalanteilspeicher 4, also 6 bit. Der Integralandie verstärkte Regeldifferenz Vr · x_Jn in das Ausgangs- teilspeicher 13 wird auf einen der gewünschten Intesignal der Antivalenzstufe 21 einzubeziehen, wird das grierzeit Ti entsprechenden binären Zahlenwert gesetzt. Proportionalregister 10 lach jedem Abtastintervall Die Ausgänge des Integralanteilspeichers 13 sind mit durch einen Setzimpuls auf der Leitung 37 auf den Stand den Eingängen eines weiteren programmierbaren Freder Begrenzerstufe 22 gesetzt, der auf den Leitungen / 30 quenzteilers 14 verbunden, der mit einer Frequenz von erscheint. Diese zusätzliche Verschiebung des Propor- beispielsweise 1 MHz von einem Taktgeber 40 getaktet tionalregisters 10 gegenüber dem Referenzregister 11 wird. Der Frequenzteiler 14 untersetzt die Frequenz des und damit auch der arithmetische Mittelwert der Im- Taktgebers 40 um einen Teilerfaktor, welcher der vorpulsreihe am Ausgang R der Antivalenzstufe 21 ist un- gegebenen Integrierzeit entspricht, und beaufschlagt mittelbar proportional der um den Verstärkungsfaktor 35 damit den Frequenzteiler 15. Die beiden Frequenzteiler V_H verstärkten Regeldifferenz x_dn. Eine Auswertung des 14 und 15 sind somit in Reihe geschaltet. Die Impulsfol-Vorzeichens ist nicht eriorJeriich. ge am Ausgang L des Frequenzteilers !5 beaufschlagt

Der Setzimpuls auf der Leitung 37 wird periodisch das Impulseinordnungsglied 16 so, daß in Abhängigkeit vom Stand des Referenzregitters 11 abgeleitet und zwar vom Vorzeichen und vom Betrag der verstärkten Regelin dem Augenblick, wenn das Proportionalregister 10 « differenz V_R ■ x_dn Pulse in die Taktfrequenz des Inte bei einer Regeldifferenz N !I den Stand O erreichen gralregisters 17 eingeblendet oder aus der Taktfrequenz würde. Der Setzimpuls wird über die beiden Umkehr- des Integralregisters 17 ausgeblendet werden. Hierstufen 38 und 39 geführt und erhält dadurch eine kleine durch entsteht eine Verschiebung mit integralem Chazeitliche Verzögerung. Der verzögerte Setzimpuls be- rakter zwischen den Ausgangssignalen des Referenzreaufschlagt den Löscheingang des Vorwärts-Rückwärts- 45 gisters 11 und des Integralregisters 17. Diese Verschie-Zählers 8. Der verzögerte Setzimpuls bestimmt somit bung bewirkt breitenmodulierte Pulse am Ausgang Q das Abtastintervall T_asb das im beschriebenen Beispiel der Antivalenzstufe 22.

500 usec beträgt Das beschriebene Prinzip kann ange- Eine weitere Begrenzerstufe 25, die analog zur Bewendet werden, solange du Phasenverschiebung des grenzerstufe 22 aufgebaut ist, begrenzt die Phasenver-Proportionalregisters 10 gegenüber dem Referenzregi- 50 Schiebung zwischen dem Ausgangssignal des Referenzster 11 nicht größer als ±90° um die Nullstellung wird. registers 11 und dem Ausgangssignal des Integralregi-Dies entspricht einem Maximalwert der verstärkten Re- sters 17 auf 180°. geldifferenz von 2¹⁰. Der Proportionalanteil am Ausgang R der Antiva-

Der Integralteil des erfindungsgemäßen digitalen PI- lenzstufe 21 und der Integralanteil am Ausgang Q der Reglers weist folgende Funktionsmerkmale auf: 55 Antivalenzstufe 22 werden einem digitalen Summier-

Wenn die Regeldifferenz ζ s Null wird, bleibt der au- glied 19 zugeführt. Anhand der Impulsdiagramme in genblickliche integrale Anteil im Ausgangssignal des Fig.4 werden die dabei erforderlichen logischen VerReglers erhalten. knüpfungen erläutert

Ist die Regeldifferenz von Null verschieden, so wird Solange das Ausgangssignai des Referenzregisters 11

der integrale Anteil nachgestellt, bis die Regelabwei- 60 dem Ausgangssignai des Integralregisters 17 voraneilt,

chung wieder Null wird. Die Integrierzeit als bestim- kann man das PI-Verhalten durch eine ODER-Verknüp-

mender Parameter für den integralen Anteil des Ober- fung des Proportionalanteils mit dem Integralanteil er-

tragungsverhaltens wird durch einen Zahlenwert einge- halten,

geben. Wenn das Ausgangssignal des Referenzregisters 11

Das Ausgangssignal des Iniegralteils des PI-Reglers 65 dem Ausgangssignal des integralregisters 17 nacheilt,

ist pulsbreitenmoduüert und liegt in seiner Phase so, daß wird das PI-Verhalten durch eine UND-Verknüpfung

es auf einfache Weise mit dem Ausgangssignai des Pro- des Proportionalanteils mit dem invertierten Integralan-

portionalteiles des PI-Reglers verknüpft werden kann. teil erhalten. Diese unterschiedliche Verarbeitung ist

notwendig, weil der Proportionalanteil ein vorzeichenbehaftetes Signal darstellt, während der Integralanteil nur ein betragsmäßig definiertes Signal ist. Sowohl die ODER-Verknüpfung wie auch die UND-Verknüpfung von Proportionalanteil und Integralanteil werden vom Summierglied 19 durchgeführt

Bei Verwendung von integrierten Schaltkreisen für einen derartigen* digitalen Regler wird das Ausgangssignal beispielsweise ein TTL-Signal darstellen, das aufgrund seiner Signaldefinition noch keine arithmetische to Mittelwertbildung erlaubt. Das Ausgangssignal des Summiergliedes 19 steuert daher eine Umsetzungsstufe 41, die symmetrisch zum Nullpotential liegende positive und negative Impulse erzeugt Die Umsetzungsstufe 41 kann beispielsweise eine Schalteinrichtung mit FET-Transistoren enthalten, die synchron mit dem Ausgangssignal des Summiergliedes 19 zwischen symmetrischen Spannungspegeln von beispielsweise +15 V und —15 V hin- und hergeschaitet wird.

Das am Ausgang S der Umsetzungsstufe 41 erscheinende Signal steuert einen Leistungsschalter 42, beispielsweise einen symmetrischen Transistorschalter, dessen Laststrecke einerseits mit einer Spannungsquelle und andererseits mit einem Stellglied verbunden ist. Das Ausgangssignal des Leistungsschalters 42 stellt somit das verstärkte Ausgangssignal des digitalen Reglers dar und bildet das Stellsignal y„ zur Ansteuerung eines Stellgliedes, beispielsweise eines Hydraulikventils oder eines Stellmotors.

F i g. 5 zeigt die Bildung der analogen Ausgangsspannung y_a durch Mittelwertbildung des pulsbreitenmodulierten Ausgangssignals 5 der Umsetzungsstufe 41. Man erkennt, daß der Impuls mit der positiven Spannung + E und der Impuls mit der negativen Spannung — F nicht symmetrisch in der Periode 7"Hegen, sondern um einen Winkel /gegen die Periodenmitte verschoben sind. Die Verschiebung / stellt die Summe der Verschiebungen von Proportionalanteil und Integralanteil dar.

Das Abtastintervall entspricht der Grundperiode des breitenmodulierten Ausgangssignals y„. Das Abtastintervall kann verändert werden, wenn man die Taktfrequenz oder das Teilerverhältnis des Proportionalregisters 10, des Integralregisters 17 und des Referenzregisters 11 ändert

45

Hierzu 4 Blatt Zeichnungen

50

55

60

63

Claims (5)

1 2 ersten programmierbaren Frequenzteiler (14) und Patentansprüche: einen zweiten programmierbaren Frequenzteiler (15) und ein Impiilseinordnungsglied (16) umfaßt

1. Digitaler Regler mit einem durch ein Proportio- 6. Digitaler Regler nach Anspruch 1, dadurch genalglied und ein Integralglied bestimmten porportio- 5 kennzeichnet, daß der zweite Pulsbreitenmodulator nalen und integralen Anteil im Obertragungsverhal- ein Integralregister (17), das Referenzregister (11) ten, wobei ein Vergleichsglied zur Bildung eines Mit- und eine weitere Antivalenzstufe (22) umfaßt
telwertes der Regeldifferenz durch Vergleich einer 7. Digitaler Regler nach Anspruch 1, dadnrch ge-Führungsgrößenfrequenz mit einer Regelgrößenfre- kennzeichnet, daß das Summierglied (19) eine quenz unter Berücksichtigung einer Tastzeit vorge- io ODER-Verknüpfung der Ausgangssignale der Antisehen ist, wobei mindestens ein Paisbreitenmodula- valenzstufen (21 und 22) durchführt wenn das Austor zur Signalformung vorgesehen ist und wobei gangssignal des Referenzregisters (11) dem Ausdurch einen Mittelwertbildner die Ausgabe der Re- gangssignal des Integralregisters (17) voreilt, und eigelgröße erfolgt gekennzeichnetdurchdie ne UND-Verknüpfung der Ausgangssignale der Anfolgenden Merkmale: 15 tivalenzstufen (21 und 22) durchführt, wenn das Ausgangssignal des Referenzregisters (11) dem Aus-

a) Dem Vergleichsglied (20) ist das Proportional- gangssignal des Integralregisters (17) nacheilt,
glied (21; 4,5,6,8) unmittelbar nachgeschaltet 8. Digitaler Regler nach Anspruch 1, dadurch geso daß mit einem Proportionalanteilspeicher (4) kennzeichnet daß dem digitalen Summierglied (19) der des Proportionalanteil des Übertragungs- 20 eine Umsetzungsstufe (41) und gegebenenfalls ein Verhaltens bestimmende Zahlenwert registrier- Leistungsschalter (42) nachgeschaltet sind, die ein bar ist; pulsbreitenmoduliertes Ausgangssignal zwischen

b) dem Proportionalglied ist wiederum eine erste zwei zum Nullpotential symmetrischen Spannungs-Begrenzerstufe (22) nachgeschaltet; werten {+K—E) als Stellsignal des Reglers erzeu-

c) ein erster Pulsbreitenmodulator (23; 10,11,21, 25 gen.
36) ist an den Ausgang dei ersten Begrenzerstufe (22) geschaltet und bildet eine Impulsreihe,

deren arithmetischer Mittelwert der um den
Proportionalitätsfaktor verstärkten Regeldifferenz proportional ist; 30

d) der ersten Begrenzerstufe (22) ist das Integral- Die Erfindung bezieht sich auf einen digitalen Regler glied (24; 12—15) mit eir-.m Integralanteilspei- mit einem durch ein Proportionalglied und ein Integralcher (13) zur Aufnahme eines den integralen glied bestimmten proportionalen und integralen Anteil Anteil des Übertragungsvc Italtens bestimmen- im Übertragungsverhalten, wobei ein Vergleichsglied den Zahlenwertes rachgeschaltet; 35 zur Bildung eines Mittelwertes der Regeldifferenz

e) dem Integralglied (24) ist eine zweite Begren- durch Vergleich einer Führungsgrößenfrequenz mit eizerstufe (25) nachgeschaltet; ner Regelgrößenfrequenz unter Berücksichtigung einer

f) ein zweiter Pulsbreitenmodulator (26; 16, 17, Tastzeit vorgesehen ist, wobei mindestens ein Pulsbrei-22,36) ist an den Ausgang der zweiten Begren- tenmodulator zur Signalformung vorgesehen ist und zerstufe (25) geschaltet und bildet eine Impuls- 40 wobei durch einen Mittelwertbildner die Ausgabe der reihe, deren arithmetischer Mittelwert dem in- Regelgröße erfolgt.

tegralen Anteil proportional ist; Bekannte Regler sind entweder als rein analoge Reg-

g) es ist ein digitales Summierglied (19) vorgese- ler oder als analoge Regler mit digitalen Korrekturen hen, dem die vom ersten Pulsbreitenmodulator ausgebildet, die bei höheren Anforderungen an Genau-(23) und die vom zweiten Pulsbreitenmodulator 45 igkeit und Störsicherheit bei großer Komplexität einen (26) gebildeten Impulsreihen zuführbar sind; hohen Schaltungsaufwand erfordern. Die Einstellung

h) der Mittelwertbildner (41, 42) zur Bildung des der Regelparameter erfolgt über analoge Einrichtun-

arithmetischen Mittelwertes der Ausgangsim- gen, beispielsweise über Potentiometer. Eine Parame-

pulse des digitalen Summiergliedes (19) ist mit tereinstellung in Abhängigkeit von einer numerischen

seinem Eingang an das Summierglied (19) ge- 50 Steuerung ist nur nach einer aufwendigen Digital-Ana-

schaltet. log-Umsetzung möglich. Ein Regler der eingangs genannten Art ist aus der DE-OS 24 06 255 bekannt Aller-

2. Digitaler Regler nach Anspruch 1, dadurch ge- dings sind auch bei diesem Regler wesentliche Elemente kennzeichnet daß das Vergleichsglied eine Impuls- in Analogtechnik ausgeführt.

aiischstufe (3) und ein nachgeschaltetes Monoflop 55 Der Erfindung liegt daher die Aufgabe zugrunde, ei-

(7) umfaßt nen digitalen Regler zu schaffen, dessen proportionale

3. Digitaler Regler nach Anspruch 1, dadurch ge- und integrale Regelparameter unabhängig voneinander kennzeichnet, daß das Proportionalglied den Pro- durch Zahlenwerte vorgebbar sind und wobei alle weportionalanteilspeicher (4), einen Hilfszähler (5) und sentlichen Elemente des Reglers in digitaler Technik eine Koinzidenzstufe (6) sowie einen Vorwärts- eo ausgeführt sind.

Rückwärts-Zähler (8) umfaßt. Erfindungsgemäß wird diese Aufgabe durch folgende

4. Digitaler Regler nach Anspruch 1, dadurch ge- Merkmale erreicht:
kennzeichnet daß der erste Pulsbreitenmodulator

ein Proportionalregister (10), ein Referenzregister a) Dem Vergleichsglied ist das Proportionalglied un-

(11) und eine Antivalenzstufe (21) umfaßt. 65 mittelbar nachgeschaltet, so daß mit einem Propor-

5. Digitaler Drehzahlregler nach Anspruch 1, da- tionalanteilspeicher der den Proportionalanteil des durch gekennzeichnet, daß das Integralglied einen Übertragungsverhaltens bestimmende Zahlenwert Integralanteilspeicher (13), einen Speicher (12), einen registrierbar ist;