-
Digitaler Regler
-
Die Erfindung bezieht sich auf einen digitalen Regler mit einem proportionalen
und einem integralen Anteil im Übertragungsverhalten.
-
Bekannte Regler sind entweder als rein analoge Regler oder als analoge
Regler mit digitalen Korrekturen ausgebildet, die bei höheren Anforderungen an Genauigkeit
und Störsicherheit bei großer Komplexität einen hohen Schaltungsaufwand erfordern.
-
Die Einstellung der Regelparameter erfolgt über analoge Einrichtungen,
beispielsweise über Potentiometer. Eine Parametereinstellung in Abhängigkeit von
einer numerischen Steuerung ist nur nach einer aufwendigen Digital-Analog-Umsetzung
möglich.
-
Der Erfindung liegt daher die Aufgabe zugrunde, einen digitalen Regler
zu schaffen, dessen proportionale und integrale Regelparameter unabhängig voneinander
durch Zahlenwerte vorgebbar sind.
-
Erfindungsgemäß wird diese Aufgabe durch einen digitalen Regler mit
folgenden Merkmalen erreicht: a) Ein Vergleichsglied zur Bildung eines Mittelwertes
der Regeldifferenz durch Vergleich einer FUhrungsgrößenfrequenz und des Vorzeichens
der Ftlhrungsgröße mit einer Regelgrößenfrequenz und dem Vorzeichen der Regelgröße
unter Berücksichtigung
einer Tastzeit; b) Ein dem Vergleichsglied
nachgeschaltetes Proportionalglied mit einem Proportionalanteilspeicher zur Aufnahme
eines den Proportionalanteil des Ubertragungsverhaltens bestimmenden Zahlenwertes;
c) Eine dem Proportionalglied nachgeschaltete erste Begrenzerstufe; d) Ein erster
Pulsbreitenmodulator zur Bildung einer Impulsreihe, deren arithmetischer Mittelwert
der um den Proportionalitätsfaktor verstärkten Regeldifferenz proportional ist;
e) Ein der Begrenzerstufe nachgeschaltetes Integralglied mit einem Integralanteilspeicher
zur Aufnahme eines den integralen Anteil des Ubertragungsverhaltens bestimmenden
Zahlenwertes; f) Eine dem Integralglied nachgeschaltete zweite Begrenzerstufe; g)
Ein zweiter Pulsbreitenmodulator zur Bildung einer Impulsreihe, deren arithmetischer
Mittelwert dem integralen Anteil proportional ist; h) Ein digitales Summierglied,
dem die vom ersten Pulsbreitenmodulator und die vom zweiten Pulsbreitenmodulator
gebildeten Impulsreihen zugeführt sind; g) Ein Mittelwertbildner zur Bildung des
arithmetischen Mittelwertes der Ausgangsimpulse des digitalen Summiergliedes.
-
Der erfindungsgemäße digitale Regler bietet die Vorteile einer hohen
Langzeitgenauigkeit, einer Jederzeitigen Reproduzierbarkeit und einer einfachen
und genauen Parametereinstellung. Die proportionalen und integralen Anteile seines
ttbertragungsverhaltens lassen sich getrennt durch Vorgabe von Zahlenwerten einstellen,
die
insbesondere auch von numerischen Steuerungen unmittelbar in den Proportionalanteilspether
und den Integralanteilspeicher eingegeben werden können. Das pulsbreitenmodulierte
Ausgangssignal des erfindungsgemäßen digitalen Reglers läßt sich ohne aufwendige
Digital-Analog-Umwandlung in ein Stellsignal umsetzen. Der arithmetische Mittelwert
des pulsbreitenmodulierten Ausgangssignals des erfindungsgemäßen digitalen Reglers
kann durch eine einfache Glättung gebildet werden.
-
Ein Ausführungsbeispiel der Erfindung und ihre in den Unteransprüchen
näher gekennzeichneten Ausgestaltungen ist in der Zeichnung dargestellt und wird
im folgenden näher erläutert. Es zeigen: Figur 1 ein Strukturbild eines erfindungsgemäßen
digitalen Reglers, Figur 2 ein Blockschaltbild eines erfindungsgemäßen digitalen
Reglers, Figur 3 und Figur 4 wesentliche Impulsdiagramme zur Erläuterung des erfindungsgemäßen
digitalen Reglers, Figur 5 die Mittelwertbildung eines pulsbreitenmodulierten Signals.
-
Bei einem digitalen Regler stehen die in digitaler Form vorliegende
Regelgröße und die Führungsgröße Jeweils nur an diskreten Zeitpunkten zur Verfügung.
Ein wie ein Abtastsystem arbeitender digitaler Regler kann daher einen analogen
Regler nur näherungsweise nachbilden. Regeltechnisch gesehen verhält sich ein digitaler
Regler wie ein System mit Totzeit, die bekanntlich einen störenden Einfluß auf die
Dynamik und auf die Stabilität eines Regelkreises hat. Wenn die Abtastzeit eines
digitalen Reglers hinreichend klein ist, so ist sie gegenüber den Eigenschaften
der Regelstrecke vernachlässigbar und der digitale Regler kann als quasi-stetig
betrachtet werden.
-
Die Gleichung eines unter dieser Voraussetzung definierten quasi-sitigen
Reglers mit einem proportionalen und einem integralen Anteil im Übertragungsverhalten
lautet:
In der Gleichung (1) bedeuten die Stellgröße Ydn die Regeldifferenz
VR den Proportionalitätsfaktor T1 die Integrierzeit und t das jeweilige Abtastintervall
(t = 0,1,2,3 ...n).
-
Die Struktur eines digitalen PI-Reglers entspricht der Struktur eines
analogen PI-Reglers mit folgenden Einschränkungen: Um die Regeldifferenz zu erfassen,
werden Führungsgröße und Regelgröße als Frequenzsignale abgebildet und verglichen.
Dieser Vorgang erfolgt über eine Mittelwertbildung während einer Abtastzeit. Die
Abtastzeit wird so gewählt, daß ein den Anforderungen entsprechendes ausgewogenes
Verhältnis zwischen Auflösungsvermögen und Dynamik entsteht. Da die FUhrungsgröße
und die Regelgröße als binäre Zahlen und Impulsfolgen vorliegen, werden Begrenzungen
vorgesehen, beispielsweise um das Überlaufen von Zählern zu vermeiden. Die Begrenzungswerte
werden im Hinblick auf die geforderte Genauigkeit gewählt.
-
Die als binäre Zahl oder als Pulsfolge ausgegebene Stellgröße muß
in ein analoges Signal umgesetzt werden, das zur Ansteuerung eines Stellgliedes
geeignet ist. Beim erfindungsgemäßen digitalen Regler kann das pulsbreitenmodulierte
Ausgangs signal durch eine einfache Glättung in ein geeignetes Stellsignal umgeformt
werden. Die Glättung entspricht einer arithmetischen Mittelwertbildung.
-
Figur 1 zeigt die Struktur eines digitalen PI-Reglers, der im dargestellten
Beispiel als digitaler Drehzahlregler ausgeführt ist. In einem Vergleichsglied 20
erfolgt die Bildung eines Mittelwertes xdn der Regeldifferenz durch Vergleich einer
Führungsgrößenfrequenz fsoll und dem Vorzeichen VZ,,11 der FUhrungsgröße mit einer
Regelgrößenfrequenz fist und dem Vorzeichen VZist der Regelgröße unter Berücksichtigung
einer Tastzeit Taste Der Mittelwert xdn der Regeldifferenz wird einem Proportionalglied
21 zugeführt, dem ein Proportionalitätsfaktor VR in Form einer Binärzahl vorgegeben
ist. Das Produkt VR.xdn aus dem Proportionalitätsfaktor
VR und
dem Mittelwert xdn der Regeldifferenz wird über eine Begrenzerstufe 22 geführt,
deren Ausgang einerseits mit einem ersten Pulsbreitenmodulator 23 und andererseits
mit einem Integralglied 24 verbunden ist. Dem Integralglied 24 wird die Integrierzeit
T1 in Form einer Binärzahl vorgegeben.
-
Das Ausgangs signal des Integralgliedes 24 wird über eine weitere
Begrenzerstufe 25 einem zweiten Pulsbreitenmodulator 26 zugeführt. Die Ausgangssignale
der beiden Pulsbreitenmodulatoren 23 und 26 werden einem digitalen Summierglied
27 eingegeben. Ein Mittelwertbildner 28 bildet den arithmetischen Mittelwert aus
der digitalen Summe der Ausgangssignale der beiden Pulsbreitenmodulatoren 23 und
26.
-
Das am Ausgang 29 erscheinende Ausgangs signal tes Mittelwertbildners
28 stellt eine analoge Stellgröße für einen Regelkreis dar, beispielsweise das Stellsignal
für einen Stellmotor.
-
Figur 2 zeigt im einzelnen in Form eines Blockschaltbildes den Aufbau
des in Figur 1 in seiner Struktur dargestellten digitalen PI-Reglers. Die Erläuterung
der Figur 2 erfolgt unter Hinweis auf die entsprechenden Signaldarstellungen in
den Figuren 3 und 4. Sämtliche Zahlenangaben dienen lediglich zum besseren Verständnis
der Erfindung, ohne ihren Schutzumfang darauf einzuschränken.
-
Über einen Datenbus 30 wird die in digitaler Form vorliegende Führungsgröße
als
dem zugehörigen Vorzeichen VZsOll in einen Sollwertspeicher 1 eingegeben. Da der
beispielhaft beschriebene digitale PI-Regler als Dztzahlregler arbeiten soll, handelt
es sich dabei um einen Drehzahlsollwert, der von einem übergeordneten Regelkreis
geliefert werden kann. Der Ubergeordnete Regelkreis kann insbesondere bei einer
numerischen Werkzeugmaschinensteuerung ein dem Drehzahlregelkreis überlagerter Lageabtastregelkreis
sein, der an diskreten Zeitpunkten digitale Drehzahlsollwerte ausgibt, die Jeweils
im Sollwertspeicher 1 für eine vorgegebene Zeitdauer von beispielsweise.4 msec gespeichert
werden. Die Breite des Datenbus 30 wird im Hinblick auf die gewünscht Auflösung
des Sollwertes gewählt. Beißpielsweise benötigt
man bei einer Auflösung
des Maimziwertec in 211 Stufen eine Datenbusbreite von 12 bit incl. 1 bit für das
Vorzeichen.
-
Zur Erfassung der Regelgröße ist ein schematisch dargestellter Drehmelder
31 als Lagemeßsystem vorgesehen, dessen Impulsformer-und Auswertestufe 32 den Absolutwert
des Drehzahlistwertes in Form einer Impulsfolge mit einer Frequenz beispielsweise
zwischen 0 und 250 kHz auf einer Leitung C und das Vorzeichen VZist des Drehzahlistwertes
auf einer Leitung D erzeugt. Um einen Vergleich zwischen der Führungsgröße und der
Regelgröße durchführen zu können, werden beide Größen als homogene Größen benötigt.
Hierzu wird der im Sollwertspeicher 1 abgespeicherte Drehzahl sollwert als Teilerverhältnis
einem Frequenzteiler 2 vorgegeben, der von einem Taktgeber 33getaktet wird, beispielsweise
mit einer Frequenz von 500 kHz. Der Frequenzteiler 2 erzeugt eine Sollfrequenz f5011
auf einer Leitung A, die im beschriebenen Beispiel ebenfalls zwischen 0 und 250
kHz liegt.
-
Das Vorzeichen VZ30ll des Sollwertes wird auf der Leitung B des Sollwertspeichers
1 oder unmittelbar von der Eingabeeinheit abgegriffen.
-
Wenn eine fest einstellbare Vorgabe der Führungsgröße, beispielsweise
über einen Wahlschalter, vorgesehen ist, so kann der Sollwertspeicher 1 entfallen,
wenn der fest einstellbare digitale Führungsgrößengeber die Eigenschaft eines Speichers
aufweist.
-
Die beiden asynchronen Impulsfolgen mit der Sollwertfrequenz f5011
und der Istwertfrequenz fist werden in einer Impulsmischstufe 3 zusammengeführt
und taktfrequenzabhängig synchronisiert, damit auch bei gleichzeitigem Auftreten
von Impulsen in beiden Impulsfolgen kein Impuls verlorengeht. Am Ausgang E der Impulsmischstufe
3 erscheint eine Summenimpulsfolge xd als Regelabweichung. Der Ausgang F der Impulsmischstufe
3 dient zur synchronen Vorzeichengabe der Impulse der Summenimpulsfolge am Ausgang
E.
-
Jeder Impuls der Summenimpulsfolge auf den Ausgang E der Impulsmischstufe
3 setzt ein programmierbares Monoflop 7 und löst
gleichzeitig einen
Hilfszähler 5 aus. Der Hilfszähler 5 hat beispielsweise eine Speicherkapazität von
6 bit und wird mit einer Frequenz von 16 1Hz von einem Taktgeber 34 angetrieben.
-
Die Impulsdauer des Monoflops 7 ist beispielsweise zwischen 0 und
4/usec anwählbar.
-
Der Inhalt des Hilfszählers 5 wird in binärer Form ständig mit dem
Inhalt eines Proportionalanteilsspeichers 4 verglichen.
-
Der Proportionalanteilspeicher 4 weist vorzugswise die gleiche Speicherkapazität
wie der Hilfszähler auf, also ebenfalls 6 bit.
-
Der Proportionalanteilspeicher 4 wird durch Eingabe einer Binärzahl
auf den gewünschten Proportionalitätsfaktor VR gesetzt.
-
Eine Koinzidenzstufe 6 vergleicht den eingegebenen Proportionalitätsfaktor
VR auf den Eingängen G des Proportionalanteilspeichers 4 mit dem Inhalt des Hilfszählers
5 auf dessen Eingängen H. Bei Koinzidenz erzeugt die Koinzidenzstufe 6 ausgangsseitig
einen Impuls, der den Rücksetzeingang des Monoflops 7 und den Löscheingang des Hilfszählers
5 beaufschlagt. Bei Koinzidenz des Inhaltes des Hilfszählers 5 mit dem vorgegebenen
Verstärkungsfaktor wird somit das Monoflop 7 rückgesetzt und der Hilfszähler 5 gelöscht.
Da die Antriebsfrequenz des Hilfszählers 5 von 16 NHz wesentlich größer ist als
die maximale Frequenz der Impulsfolgen fQ und f;cs für die Führungsgröße und die
Regelgröße von 250 kHz,
tonnen innernaib eines VergleicezySlus Reine zwei mltvvorzelcnen behaftete Impulse
auftreten. Es ist jedoch möglich, daß innerhalb eines Vergleichszyklus zwei Impulse
mit unterschiedlichen Vorzeichen erscheinen. In diesem Sonderfall zählt der Hilfszähler
5 bei Erscheinen des zweiten Impulses auf Null zurück und löscht das Monoflop 7.
Die Pulsbreite der Impulse am Ausgang I des Monoflops 7 ist somit für Jeden Eingangsimpuls
auf der Leitung E proportional dem vorgegebenen Proportionalitätsfaktor VR mit Ausnahme
des erwähnten Sonderfalles mit gegensinnigen Impulsen.
-
Das Ausgangssignal des Monoflops 7 auf der Leitung I beaufschlagt
den Freigabeeingang eines Vorwärts-Rückwärts-Zählers 8, der mit einer Frequenz von
beispielsweise 16 MHz von einem weiteren Taktgeber 35 oder vom Taktgeber 34 angetrieben
wird. Der Vorwärts-
Rückwärts-Zähler 8 hat eine Breite von 12 bit,
die der Kapazität des Sollwertspeichers 1 entspricht. Die Zählrichtung wird von
dem auf der Leitung F erscheinenden Vorzeichen der Impulse der Summenimpulsfolge
bestimmt. Der Vorwärts-Rückwärts-Zähler 8 wird nach Jedem Abtastintervall Ttast
gelöscht, dessen Bildung später näher erläutert wird. Der Zählvorgang wiederholt
sich ständig.
-
Der Inhalt des Vorwärts-Rückwärts-Zähler 8 entspricht dem arithmetischen
Mittelwert der Regeldifferenz am Ende eines Jeden Abtastintervalls, multipliziert
mit dem vorgegebenen Proportionalitätsfaktor VR.
-
Der Zählerstand des Vorwärts-Rückwärts-Zählers 8 wird einer ersten
Begrenzerstufe 22 zugeführt, die von der Zustandsänderung des höchstwertigen bits
des Vorwärts-Rückwärts-Zählers 8 angesteuert wird. Beim Vorwärtszählen ist beispielsweise
die ansteigende und beim Rückwärtszählen die fallende Signalflanke wirksam. Wenn
die Begrenzerstufe 22 anspricht, werden dieJenigen Impulse ausgeblendet, die eine
weitere Überschreitung des eingestellten Grenzwertes von beispielsweise 210 bewirken
würden. Die Impulse mit entgegengesetztem Vorzeichen, die eine Verringerung der
Überschreitung bzw. eine Unterschreitung des eingestellten Grenzwertes bewirken,
werden Jedoch freigegeben. Die Begrenzerstufe 22 verursacht somit keine zusätzliche
Totzeit.
-
Zur Erzeugung eines pulsbreitenmodulierten Signals in Abhgigkeit vom
Zählerstand des Vorwärts-Rückwärts-Zählers 8 sind ein Proportionalregister 10 und
ein Referenzregister 11 vorgesehen, die beide mit einer Frequenz von beispielsweise
8 MHz von einem weiteren Taktgeber 36 getaktet werden. Die beiden Register 10 und
11 sind beispielsweise mit 1 : 212 ausgelegt. Das Referenzregister 11 untersetzt
die Frequenz des Taktgebers 36un den Faktor 212, so daß an seinem Ausgang 0 eine
Impulsreihe mit einer Frequenz von etwa 2 kHz erscheint. Das Proportal..
-
register 10 untersetzt die Frequenz des Taktgebers 36 um einen Faktor,
welcher von dem über die Begrenzerstufe 22 geführten Inhalt des Vorwärts-Rückwärts-Zählers
8 bestimmt ist. Die letzte Stufe des Proportionalregisters 10 wird invertiert angesteuert.
-
Die Ausgangssignale des Proportionalregisters 10 auf der Leitung P
und des Referenzregisters 11auf der Leitung 0 werden in einer Antivalenzstufe 21
verknüpft. Wenn der mit dem Proportionalitätsfaktor VR multiplizierte Mittelwert
der Regeldifferenz Null ist, entsteht zwischen den Ausgangssignalen des Proportionalregisters
10 und des Referenzregisters 11 eine Phasenverschiebung von 900.
-
Am Ausgang R der Antivalenzstufe 21 erscheint in diesem Fall eine
Impulsreihe mit einem Impuls-Pausen-Verhältnis von 1 : 1. Der arithmetische Mittelwert
dieser Impulsreihe ist Null.
-
Um bei einer von Null abweichenden Regeldifferenz die verstärkte Regeldifferenz
VR . xdn in das Ausgangs signal der Antivalenzstufe 21 einzubeziehen, wird das Proportionalregister
10 nach Jedem Abtastintervall durch einen Setzimpuls auf der Leitung 37 auf den
Stand der Begrenzerstufe 22 gesetzt, der auf den Leitungen J erscheint. Diese zusätzliche
Verschiebung des Proportionalregisters 10 gegenüber dem Referenzregister 11 und
damit auch der arithmetische Mittelwert der Impulsreihe am Ausgang R der Antivalenzstufe
21 ist unmittelbar proportional der um den Verstärkungsfaktor VR verstärkten Regeldifferenz
xdn. Eine Auswertung des Vorzeichens ist nicht erforderlich.
-
Der Setzimpuls auf der Leitung 37 wird periodisch vom Stand des Referenzregisters
11 abgeleitet und zwar in dem Augenblick, wenn das Proportionalregister 10 bei einer
Regeldifferenz Null den Stand 0 erreichen würde. Der Setzimpuls wird über die beiden
Umkehrstufen 38 und 39 geführt und erhält dadurch eine kleine zeitliche Verzögerung.
Der verzögerte Setzimpuls beaufschlagt den Löscheingang des Vorwärts-Rückwärts-Zählers
8. Der verzögerte Setzimpuls bestimmt somit das Abtastintervall TtaRt, das im beschriebenen
Beispiel 500sec beträgt. Das beschriebene Prinzip kann angewendet werden, solange
die Phasenverschiebung des Proportionalregisters 10 gegenüber dem Referenzregister
11 nicht größer als + 900 um die Nullstellung wird. Dies entspricht einem Maximalwert
der verstärkten Regeldifferenz von 210.
-
Der Integralteil des erfindungsgemäßen digitalen PI-Reglers weist
folgende Funktionsmerkmale auf:
Wenn die Regeldifferenz zu Null
wird, bleibt der augenblickliche integrale Anteil im Ausgangssignal des Reglers
erhalten Ist die Regeldifferenz von Null verschieden, so wird der integrale Anteil
nachgestellt, bis die Regelabweichung wieder Null wird. Die Integrierzeit als bestimmender
Parameter für den integralen Anteil des Ubertragungsverhaltens wird durch einen
Zahlenwert eingegeben.
-
Das Ausgangs signal des Integralteils des PI-Reglers ist pulsbreitenmoduliert
und liegt in seiner Phase so, daß es auf einfache Weise mit dem Ausgangssignal des
Proportionalteiles des PI-Reglers verknüpft werden kann.
-
Der Integralteil des Reglers enthält ein Integralregister 17, das
die über ein Impulseinordnungsglied 16 geführte Frequenz von 8 MHz des Taktgebers
36 um den gleichen Faktor untersetzt wie das Referenzregister 11, also ebenfalls
um 212. Der Ausgang N des Integralregisters 17 wird mit dem Ausgang 0 des Referenzregisters
11 in einer weiteren Antivalenzstufe 22 verknüpft. Die Ausgangssignale des Integralregisters
17 und des Referenzregisters 11 liegen in Phase, wenn die Regeldifferenz Null ist.
-
Weiterhin ist ein Speicher 12 vorgesehen, dessen Setzeingang mit der
Leitung 37 verbunden ist, die mit dem Setzimpuls für das Proportionalregister 10
belegt ist. Die Dateneingänge des Speichers 12 sind mit den Ausgängen des Vorwärts-Rückwärts-Zählers
8 beschaltet. Die Ausgänge K des Speichers 12 sind auf die Teilereingänge eines
programmierbaren Frequenzteilers 15 geschaltet.
-
Am Ende eines jeden Abtastintervalls wird der Absolutwert der um den
vorgegebenen Verstärkungsfaktor verstärkten Regeldifferenz in den Speicher 12 übernommen
und dem programmierbaren Frequenzteiler 15 als Teilungsfaktor zugeführt Weiterhin
ist ein integralantejispeicher 13 vorgesehen, der die gleiche Speicherkapazität
aufweist wie der Proportionalanteilspeicher 4, also 6 bit. Der Integralanteilspeichei
13 wird auf einen der gewünschten Integrierzeit T1 Gitsprechenden binären Zahlenwert
gesetzt. Die Ausgänge des Integralanteilspeichers 13
sind mit den
Eingängen eines weiteren programmierbaren Frequenzteilers 14 verbunden, der mit
einer Frequenz von beispielsweise 1 MHz von einem Taktgeber 40 getaktet wird. Der
Frequenzteiler 14 untersetzt die Frequenz des Taktgebers 40 um einen Teilerfaktor,
welcher der vorgegebenen Integrierzeit entspricht, und beaufschlagt damit den Frequenzteiler
15. Die beiden Frequenzteiler 14 und 15 sind somit in Reihe geschaltet. Die Impulsfolge
am Ausgang L des Frequenzteilers 15 beaufschlagt das Impulseinordnungsglied 16 so,
daß in Abhhgigkeit vom Vorzeichen und vom Betrag der verstärkten Regeldifferenz
VR . xdn Pulse in die Taktfrequenz des Integralregisters 17 eingeblendet oder aus
der Taktfrequenz des Integralregisters 17 ausgeblendet werden.
-
Hierdurch entsteht eine Verschiebung mit integralem Charakter zwischen
den Ausgangssignalen des Referenzregisters 11 und des Integralregisters 17. Diese
Verschiebung bewirkt breitenmodulierte Pulse am Ausgang Q der Antivalenzstufe 22.
-
Eine weitere Begrenzerstufe 25, die analog zur Begrenzerstufe 22 aufgebaut
ist, begrenzt die Phasenverschiebung zwischen dem Ausgangssignal des Referenzregisters
11 und dem Ausgangssignal des Integralregisters 17 auf 1800.
-
Der Proportionalanteil am Ausgang R der Antivalenzstufe 21 und der
Integralanteil am Ausgang Q der Antivalenzstufe 22 werden einem digitalen Summierglied
19 zugeführt. Anhand der Impulsdiagramme in Figur 4 werden die dabei erforderlichen
logischen Verknüpfungen erläutert.
-
Solange das Ausgangssignal des Referenzregisters 11 dem Ausgangssignal
des Integralregisters 17 voraneilt, kann man das PI-Verhalten durch eine ODER-VerknUpfung
des Proportionalanteils mit dem Integralanteil erhalten.
-
Wenn das Ausgangssignal des Referenzregisters 11 dem Ausgangssignal
des Integralregisters 17 nacheilt, wird das PI-Verhalten durch eine UND-VerknUpfung
des Proportionalanteils mit dem invertierten Integralanteil erhalten. Diese unterschiedliche
Verarbeitung ist notwendig, weil der Proportionalanteil ein vorzeichenbehaftetes
Signal darstellt, während der Integralanteil nur ein betragsmäßig
definiertes
Signal ist. Sowohl die ODER-Verknüpfung wie auch die UND-Verknüpfung von Proportionalanteil
und Integralanteil werden vom Summierglied 19 durchgeführt.
-
Bei Verwendung von integrierten Schaltkreisen für einen derartigen
digitalen Regler wird das Ausgangs signal beispielsweise ein TTL-Signal darstellen,
das aufgrund seiner Signaldefinition noch keine arithmetische Mittelwertbildung
erlaubt. Das Ausgangssignal des Summiergliedes 19 steuert daher eine Umsetzungsstufe
41, die symmetrisch zum Nullpotential liegende positive und negative Impulse erzeugt.
Die Umsetzungsstufe 41 kann bispielsweise eine Schalteinrichtung mit FET-Transistoren
enthalten, die synchron mit dem Ausgangsignal des Summiergliedes 19 zwischen symmetrischen
Spannungspegeln von beispielsweise + 15 V und - 15 V hin-und hergeschaltet wird.
-
Das am Ausgang S der Umsetzungsstufe 41 erscheinende Signal steuert
einen Leistungsschalter 42, beispielsweise einen symmetrichen Transistorschalter,
dessen Laststrecke einerseits mit einer Spannungsquelle und andererseits mit einem
Stellglied verbunden ist. Das Ausgangssignal des Leistungsschalters 42 stellt somit
das verstärkte Ausgangssignal des digLalen Reglers dar und bildet das Stellsignal
Yn zur Ansteuerung eines Stellgliedes, beispielsweise eines Hydraulikventils oder
eines Stellmotors.
-
Figur 5 zeigt die Bildung der analogen Ausgangsspannung Yn durch Mittelwertbildung
des pulsbreitenmodulierten Ausgangssignals S der Umsetzungsstufe 41. Man erkennt,
daß der Impuls mit der positiven Spannung +E und der Impuls mit der negativen Spannung
-E nicht symmetrisch in der Periode T liegen, sondern um einen Winkel g gegen die
Periodenmitte verschoben sind. Die Verschiebung t stellt die Summe der Verschebungen
von Proportionalanteil und Integralanteil dar.
-
Das Abtastintervall entspricht der Grundperiode des breitenmodulierten
Ausgangssignals yn. Das Abtastintervall kann verändert werden, wenn man die Taktfrequenz
oder das.Teilerverhä2tnis des
Proportionalregisters 10, des Integralregisters
17 und des Referenzregisters 11 ändert.
-
5 Figuren 8 Patentansprüche
Leerseite