DE3126528C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung von Impulsfolgen gemäß dem Oberbegriff der nebengeordneten Patentansprüche 1, 2 und 3 und kann insbesondere als Steuersatz für Stromrichter verwendet werden.

Eine derartige Schaltungsanordnung ist bekannt aus der DE-OS 28 28 527. Bei der bekannten Schaltung zur digitalen Impulsvervielfachung in elektronischen Steuer- und Regeleinrichtungen ist die zu vervielfachende Impulsreihe dem Eingang zweier in Reihe geschalteter Blocker zugeführt. Der Ausgang des ersten Blockers ist mit einem Speicher verbunden und der Ausgang des zweiten Blockers ist an einem Hauptzähler angeschlossen. Der Hauptzähler und der Speicher sind in Signalrichtung hintereinandergeschaltet. Eine Taktfrequenz ist zum einen dem zweiten Eingang des Hauptzählers über einen Teiler und zum anderen einem Hilfszähler direkt zugeführt. Zwischen den Speicher und den Hilfszähler ist ein erster Komparator geschaltet, dessen Ausgang zum einen an einen Impulsformer und zum anderen ebenso wie der Ausgang des zweiten Blockers über ein erstes ODER-Glied an den zweiten Eingang des Hilfszählers angeschlossen ist.

Bei dieser bekannten Schaltungsanordnung zur Erzeugung von Impulsfolgen ist die Phasenlage der Ausgangsimpulsfolge gegenüber der Eingangsimpulsfolge nicht einstellbar.

Eine weitere gattungsgemäße Schaltungsanordnung ist aus der DE-OS 23 34 871 bekannt. Bei dieser Schaltungsanordnung zur Vervielfachung einer Grundfrequenz um den Faktor n wird ein erster Zähler fortlaufend mit einer Zählfrequenz angesteuert. Diese wird durch Teilung einer n-mal so hohen, als Zählfrequenz einem zweiten Zähler zugeführten Taktfrequenz gewonnen. Der den Grundfrequenzperioden- Meßwert angebende Zählerstand des ersten Zählers wird für jede Periode einem Speicher zugeführt. Bei Gleichheit des Zählerstandes des zweiten Zählers mit dem Inhalt des Speichers werden ein Löschimpuls für den zweiten Zähler und ein Ausgangs-Impuls erzeugt.

Ferner ist eine gattungsmäßige Schaltungsanordnung aus der DE-OS 26 44 868 bekannt. Bei dieser Vorrichtung zur digitalen Frequenztransformation einer Impulsfolge ist ein Digitalzähler vorgesehen, dem die zu transformierende Frequenz zugeführt wird und der fortlaufend innerhalb der Periodendauer dieser Frequenz die Impulse einer ersten konstanten Frequenz zählt. Diese Impulszahl wird einem Speicher übertragen. Des weiteren wird eine zweite konstante Frequenz einem Teiler zugeführt. Dieser teilt die zweite Frequenz um den Faktor der jeweils im Speicher enthaltenen Impulszahl herunter und gibt die transformierte Frequenz als Ausgangsfrequenz ab.

Sowohl bei der DE-OS 23 34 871 als auch bei der DE-OS 26 44 868 sind die Phasenlagen der Ausgangsimpulsfolgen gegenüber den Eingangsimpulsfolgen nicht beliebig einstellbar.

Der Erfindung liegt die Aufgabe zugrunde, eine digitale Schaltung zur Erzeugung einer rechteckförmigen Ausgangsimpulsfolge, deren Frequenz das m-fache einer rechteckförmigen Eingangsimpulsfolge beträgt, zu entwickeln, wobei die Phasenlage, d. h. der Abstand zwischen Ausgangsimpulsfolge und Eingangsimpulsfolge, beliebig einstellbar sein soll.

Diese Aufgabe wird alternativ durch die im Anspruch 1, 2 und 3 gekennzeichneten Merkmale gelöst.

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß der zeitliche Abstand zwischen z. B. der Vorderflanke des Eingangssignals und der Vorderflanke des jeweils n-ten Impulses (n = 0, 1 . . . m-1) des Ausgangssignals bestimmt und als Zahl dargestellt wird (Phasenlage) und die Differenz des so bestimmten Istwertes mit dem vorgegebenen Sollwert durch den digitalen Regler ausgeregelt wird.

Weitere Ausgestaltungen und Vorteile der Erfindung sind den Unteransprüchen und der Beschreibung entnehmbar.

Ausführungsbeispiele der Erfindung sind im folgenden anhand der Zeichnungen dargestellt. Es zeigen

Fig. 1, 3, 5 drei verschiedene Ausführungsformen von Schaltungsanordnungen zur Erzeugung von Impulsfolgen,

Fig. 2, 4, 6 die zeitlichen Verläufe der Signale zu den Schaltungsanordnungen gemäß Fig. 1, 3, 5.

In Fig. 1 ist eine erste Ausführungsform einer Schaltungsanordnung zur Erzeugung von Impulsfolgen dargestellt. Ein Taktgenerator 1 liefert Taktimpulse T konstanter Frequenz an einen Zähler 2. Der Zählerstand ZS des Zählers 2 wird dem Eingang a eines digitalen Vergleichers 3 zugeleitet. Am Ausgang c des Vergleichers 3 steht das rechteckförmige Ausgangssignal AS an und wird dem Eingang b eines Speichers 4 zugeführt. Das am Ausgang c des Speichers 4 anstehende Signal VZ _alt wird einer Additionsstelle 5 mit positivem Vorzeichen zugeführt, deren Ausgangssignal VZ zum Eingang a des Speichers 4 zum Eingang b des Vergleichers 3 sowie mit positivem Vorzeichen zu einer Additionsstelle 9 gelangt.

An der Additionsstelle 5 steht eingangsseitig ferner das Ausgangssignal ZP eines digitalen Reglers 6 mit positivem Vorzeichen an. Der Regler 6 ist eingangsseitig mit dem Ausgang einer Additionsstelle 7 verbunden, der ein Signal T _soll mit positivem Vorzeichen sowie ein Ausgangssignal T _ist eines Speichers (Ausgang c) mit negativem Vorzeichen zugeführt werden. An den Eingang a des Speichers 8 ist der Ausgang einer Additionstelle 9 angeschlossen, der eingangsseitig ein Ausgangssignal FRS eines Fangregisters 10 (Ausgang c) mit negativem Vorzeichen sowie das Signal VZ der Additionsstelle 5 mit positivem Vorzeichen zugeleitet werden.

Das Fangregister 10 empfängt über seinen Eingang b den Zählerstand ZS des Zählers 2 sowie über seinen Eingang a rechteckförmige Eingangssignale ES. Der Eingang b des Speichers 8 ist mit dem Ausgang eines UND-Gliedes 11 verbunden, dem eingangsseitig die Ausgangssignale AS sowie das Ausgangssignal eines Vergleichers 12 (Ausgang c) zugeleitet sind. Der Vergleicher 12 ist über seinen Eingang b mit einem Modulo- m-Zähler 13 beschaltet und empfängt über seinen Eingang a eine fest vorgebbare Zahl n. Dem Modulo-m-Zähler 13 liegen eingangsseitig die Ausgangssignale AS an.

Nachfolgend wird die Funktionsweise der Anordnung gemäß Fig. 1 beschrieben. In Fig. 2 sind hierzu die zeitlichen Verläufe der Signale ES, ZS, FRS, AS, ZP und VZ dargestellt. Der Taktgenerator 1 liefert Taktimpulse T konstanter Frequenz, die vom Zähler 2 aufakkumuliert werden. Der daraus resultierende Zählerstand ZS ist in Fig. 2 als Rampe dargestellt. Wenn der maximale Zählerstand erreicht ist, erfolgt ein Überlauf und der Zähler beginnt wieder bei Null.

Der digitale Vergleicher 3 schaltet, solange der Zählerstand ZS gleich einer von einer digitalen Rechenschaltung über die Additionsstelle 5 abgegebenen Vergleichszahl VZ ist, das Ausgangssignal AS auf logisch 1. Die aufsteigende Flanke des Ausgangssignals AS veranlaßt nun unter anderem die digitale Rechenschaltung dazu, eine neue Vergleichszahl VZ abzugeben, die unter Berücksichtigung des Überlaufverhaltens des Zählers 2 so beschaffen ist, daß der nächste Impuls des Ausgangssignals AS zu dem vorbestimmten Zeitpunkt erzeugt wird. Der alte Wert der Vergleichszahl VZ wird jedoch im Speicher 4 aufbewahrt. Dieser alte Wert VZ _alt wird dazu benötigt, beim nächsten AS-Impuls den neuen Wert von VZ zu berechnen, indem eine Zahl ZP, die ein digitaler Regler 6 liefert, zu dem Wert VZ _alt in der Additionsstelle 5 addiert wird, wobei die Zahl ZP also den zeitlichen Abstand bis zum nächsten AS-Impuls bestimmt. Die Vergleichszahl VZ wird außerdem dazu benutzt, den Istwert T _ist des zeitlichen Abstandes zwischen der positiven Flanke des Eingangssignals und dem n-ten AS-Impuls zu ermitteln.

Dazu wird mit der aufsteigenden Flanke des Eingangssignals ES der Zählerstand ZS im Fangregister 10 gerettet. Der als Zahl dargestellte Istwert T _ist des zeitlichen Abstandes zwischen charakteristischen Impulsen der Ausgangspulsfolge und den Eingangsspulen wird nun dadurch erhalten, daß bei jedem n-ten AS-Impuls die Differenz (Additionsstelle 9) zwischen der Vergleichszahl VZ und dem Inhalt FRS des Fangregisters 10 in den Speicher 8 übernommen wird.

Den richtigen Zeitpunkt für die Übernahme der Differenz liefert das UND-Glied 11, dem sowohl der AS-Impuls als auch das Ausgangssignal des Vergleichers 12 zugeführt wird, der die fest vorgegebene Zahl n mit dem Zählerstand des Modulo- m-Zählers 13 vergleicht, wobei der Vergleicher 12 bei Gleichheit eine logische 1 abgibt und der Modulo-m-Zähler 13 bei der abfallenden Flanke jedes AS-Impulses weiterschaltet. Aus der Differenz von T _ist und dem als Zahl vorgegebenen Sollwert des zeitlichen Abstandes zwischen Ausgangsimpulsfolge und Eingangsimpulsfolge T _soll (Additionsstelle 7) errechnet der digitale Regler 6 die Zahl ZP, die zur Ermittlung des neuen Wertes von VZ notwendig ist und den Zeitabstand zwischen den Ausgangsimpulsen bestimmt.

Der zeitliche Abstand T _ist zwischen z. B. der Vorderflanke des Signals ES und der Vorderflanke des jeweils n-ten Impulses (n = 0, 1 . . . m-1) des Signals AS wird also durch den digital vorgegebenen Sollwert T _soll bestimmt.

In Fig. 3 ist eine zweite Ausführungsform einer Schaltungsanordnung zur Erzeugung von Impulsfolgen dargestellt. Ein Taktgenerator 14 liefert hierbei ebenfalls Taktimpulse T konstanter Frequenz an einen Zähler 15 (Eingang e). Der Ausgang c des Zählers 15 liefert rechteckförmige Ausgangssignale AS und ist direkt mit dem Eingang a des Zählers 15 verbunden. Der Eingang b des Zählers 15 ist mit einer Additionsstelle 16 beschaltet. Die Additionsstelle 16 ist ausgangsseitig mit dem Eingang b eines Speichers 17 verbunden. Am Eingang c des Speichers 17 liegen die Ausgangssignale AS an.

Ein digitaler Regler 18 ist eingangsseitig mit dem Ausgang einer Additionsstelle 19 verbunden und gibt ausgangsseitig das Signal ZP an den Eingang b des Zählers 15 und (mit positivem Vorzeichen) an die Additionsstelle 16 ab. Der Additionsstelle 19 werden eingangsseitig das Signal T _soll mit positivem Vorzeichen sowie ein am Ausgang c eines Speichers 20 anstehendes Signal T _ist mit negativem Vorzeichen zugeleitet.

Der Eingang a des Speichers 20 ist mit dem Ausgang einer Additionsstelle 21 verbunden. Der Additionsstelle 21 liegen eingangsseitig jeweils mit positivem Vorzeichen der Inhalt FRS eines Fangregisters 22 (Ausgang c) sowie das Ausgangssignal ZR des Speichers 17 (Ausgang d) an. Das Signal ZR wird ferner der Additionsstelle 16 mit positivem Vorzeichen zugeführt.

Das Fangregister 22 empfängt über seinen Eingang b den Zählerstand ZS des Zählers 15 (Ausgang d) sowie über seinen Eingang a die rechteckförmigen Eingangssignale ES. Die Eingangssignale ES werden des weiteren dem Eingang a des Speichers 17 zugeführt. Der Eingang b des Speichers 20 ist mit dem Ausgang eines UND-Gliedes 23 verbunden. Dem UND-Glied 23 werden eingangsseitig die Ausgangssignale AS sowie die Ausgangssignale eines Vergleichers 24 (Ausgang c) zugeleitet. Der Eingang a des Vergleichers 24 wird mit einer vorgebbaren Zahl n beaufschlagt, während der Eingang b mit dem Ausgang eines Modulo-m-Zählers 25 verbunden ist. Dem Zähler 25 werden eingangsseitig die Ausgangssignale AS zugeleitet.

Nachfolgend wird die Funktionsweise der Anordnung gemäß Fig. 3 beschrieben. In Fig. 4 sind hierzu die zeitlichen Verläufe der Signale ES, ZS, FRS, AS, ZP und ZR dargestellt.

Auch beim Ausführungsbeispiel gemäß Fig. 3 liefert der Taktgenerator 14 Taktimpulse T konstanter Frequenz, die dem Zähler 15 zugeführt werden. Bei diesem Zähler 15 handelt es sich um einen voreinstellbaren Zähler, der bei einer logischen 1 am "Load"-Eingang a mit der nächsten Taktflanke T nicht weiterzählt, sondern ein am "Preset"-Eingang b des Zählers 15 anstehendes Digitalwort ZP als Zählerstand übernimmt. Bei dem Ausführungsbeispiel in Fig. 3 ist außerdem unterstellt, daß der Zähler 15 ein Rückwärtszähler ist (wobei allerdings sinngemäß auch ein Vorwärtszähler verwendet werden kann). Der Zähler 15 verfügt über einen "Carry"-Ausgang c, der in dem Taktschritt, bevor der Zähler den Zählerstand Null erreicht, eine logische 1 abgibt. Der "Carry"-Ausgang c ist mit dem "Load"-Eingang a verbunden, so daß der Zähler 15 den Zählerstand Null nie erreicht, sondern vielmehr in dem Taktschritt, in dem der Zähler 15 auf Null gehen würde, die am "Preset"-Eingang b anstehende Zahl lädt. Auf diese Weise erzeugt der Zähler 15 Carry- bzw. AS-Impulse, deren zeitlicher Abstand sich aus der Periodendauer der Taktimpulse T, multipliziert mit der am Preset-Eingang b anstehenden Zahl ZP, ergibt.

Wie beim Ausführungsbeispiel in Fig. 1 werden auch hier die Impulse AS einer Rechenschaltung zugeführt, die die Zahl ZP so ermittelt, daß die Aufgabenstellung erfüllt wird. Um den Abstand zwischen einer positiven ES-Flanke und dem jeweils n-ten AS-Impuls, also die Zeit T _ist zu ermitteln, wird folgendermaßen verfahren:

Wie beim Ausführungsbeispiel gemäß Fig. 1 wird auch hier mit der positiven Flanke des Signals ES der Zählerstand ES in ein Fangregister 22 übertragen. Aus der so erhaltenen Zahl FRS erhält man T _ist durch Addition einer Zahl ZR (Additionsstelle 21). Die Zahl ZR erhält man aus dem Speicherglied 17, das bei der positiven ES-Flanke über seinen Eingang a zurückgesetzt wird und dessen Inhalt bei jedem AS-Impuls über Eingang c um ZP erhöht wird. Die Zahl T _ist wird nun erhalten, indem bei jeweils n-ten AS-Impuls die Summe aus FRS und ZR in ein Speicherglied 20 übernommen wird. Der richtige Zeitpunkt wird, wie im Ausführungsbeispiel gemäß Fig. 1, durch einen Modulo-m-Zähler 25, einen Vergleicher 24 und ein UND-Glied 23 bestimmt. Die Differenz aus T _ist und T _soll wird dem Digitalregler 8 hinzugeführt, der daraus die Zahl ZP ermittelt.

In Fig. 5 ist eine dritte Ausführungsform einer Schaltungsanordnung zur Erzeugung von Impulsfolgen dargestellt. Ein Taktgenerator 26 liefert hierbei ebenfalls Taktimpulse T konstanter Frequenz an einen Zähler 27. Der Zählerstand ZS des Zählers 27 wird dem Eingang a eines digitalen Vergleichers 28 zugeführt. Das Ausgangssignal VZ einer Additionsstelle 29 wird dem Eingang b des Vergleichers 28 sowie dem Eingang a eines Speichers 30 zugeleitet. Am Ausgang c des Vergleichers 28 stehen rechteckförmige Ausgangssignale AS an, die dem Eingang b des Speichers 30 zugeführt werden.

Das Ausgangssignal VZ _alt am Ausgang c des Speichers 30 liegt mit positivem Vorzeichen an der Additionsstelle 29. Das Ausgangssignal eines digitalen Reglers 31 liegt mit positivem Vorzeichen an einer Additionsstelle 32, deren Ausgangssignal ZPK wiederum mit positivem Vorzeichen einer Additionsstelle 33 zugeführt wird. Das Ausgangssignal ZP der Additionsstelle 33 liegt mit positivem Vorzeichen an der Additionsstelle 29.

Der Regler 31 ist eingangsseitig mit dem Ausgang c eines Speichers 34 verbunden. Der Eingang a des Speichers 34 ist an den Ausgang einer Additionsstelle 35 angeschlossen. Der Additionsstelle 35 wird mit positivem Vorzeichen der Inhalt FRS eines Fangregisters 36 zugeleitet (Ausgang c) sowie mit negativem Vorzeichen das Signal VZ der Additionsstelle 29. Das Fangregister 36 empfängt über seinen Eingang b den Zählerstand ZS des Zählers 27.

Rechteckförmige Eingangssignale ES werden dem Eingang a des Fangregisters 36 sowie dem Eingang a eines Speichers 37 zugeführt. Der Signalausgang c des Speichers 37 liegt mit negativem Vorzeichen an einer Additionsstelle 38. Der Inhalt FRS des Fangregisters 36 wird dem Eingang b des Speichers 37 sowie der Additionsstelle 38 mit positivem Vorzeichen zugeführt.

Das Ausgangssignal PMW der Additionsstelle 38 wird einem digitalen Filter 39 zugeleitet, dessen Ausgang mit einem Dividierer 40 und dem Eingang b eines Multiplizierers 41 verbunden ist. Dem Dividierer 40 liegt eingangsseitig die vorgegebene Zahl m an. Das Ausgangssignal des Dividierers 40 liegt mit positivem Vorzeichen an der Additionsstelle 32. Der Multiplizierer 41 empfängt an seinem Eingang a das Signal w _soll und gibt an seinem Ausgang c das Signal T _soll mit positivem Vorzeichen an den Eingang a eines Speichers 42 sowie an die Additionsstelle 35 ab.

Das Signal am Ausgang c des Speichers 42 wird mit negativem Vorzeichen einer Additionsstelle 43 zugeleitet, der mit positivem Vorzeichen das Signal T _soll des Multiplizierers 41 zugeführt wird. Das Ausgangssignal Δ T _soll der Additionsstelle 43 wird mit positivem Vorzeichen der Additionsstelle 33 zugeleitet. Der Eingang b des Speichers 42 empfängt das Ausgangssignal AS.

Ein UND-Glied 44 ist ausgangsseitig an den Eingang b des Speichers 34 angeschlossen und empfängt an seinem ersten Eingang das Ausgangssignal AS. Der zweite Eingang ist mit dem Ausgang c eines Vergleichers 45 verbunden. Dem Eingang a des Vergleichers 45 wird eine vorgebbare Zahl n zugeleitet, während der Eingang b mit dem Ausgang eines Modulo-m-Zählers 46 verbunden ist. Dem Modulo-m-Zähler 46 liegt eingangsseitig das Ausgangssignal AS an.

Nachfolgend wird die Funktionsweise der Anordnung gemäß Fig. 5 beschrieben. In Fig. 6 sind hierzu die zeitlichen Verläufe der Signale ES, ZS, FRS, AS, T _soll und VZ dargestellt.

Es ist zu erwähnen, daß die nachfolgend beschriebenen Verbesserungen gemäß Fig. 5 sinngemäß auch für das Ausführungsbeispiel gemäß Fig. 3 vorgenommen werden können. Eine erste wesentliche Erweiterung besteht darin, daß bei jeder positiven Flanke von ES der Fangregisterstand FRS des Fangregisters 36 in ein Speicherglied 37 übernommen wird. Der alte Wert von FRS aus dem Speicherglied 37 wird vom neuen Wert von FRS vom Fangregister 36 in der Additionsstelle 38 subtrahiert. Unter der Voraussetzung, daß die Periodendauer von ZS größer als die von ES ist, erhält man einen Meßwert PMW, der die Periodendauer von ES in Vielfachen der Taktperiodendauer T angibt. Bei Bedarf, z. B. wenn das Signal ES starken Schwankungen unterliegt, kann der Meßwert PMW durch das digitale Filter 39 geglättet werden. Der (eventuell geglättete) Meßwert PMW wird im Dividierer 40 durch m dividiert, um die Periodendauer des Ausgangssignals AS zu erhalten und hinter dem Regler 31 als Störgröße aufgeschaltet (Additionsstelle 32). Durch diese Maßnahme ergeben sich regelungstechnische Vorteile: so erhält man sogar dann eine beliebig kleine Regelabweichung zwischen T _ist und T _soll , wenn der digitale Regler 31 nur ein P-Regler ist. Dies wiederum verbessert die Dynamik des Regelkreises.

Eine zweite wesentliche Erweiterung des Ausführungsbeispiels gemäß Fig. 5 gegenüber dem in Fig. 1 beschriebenen Ausführungsbeispiel besteht in dem Speicher 42, der bei jedem AS-Impuls den Sollwert T _soll zwischenspeichert. Durch Differenzbildung mit dem jeweils aktuellen T _soll in der Additionsstelle 43 entsteht eine Korrekturgröße Δ T _soll , die ebenfalls hinter dem Regler 31 aufgeschaltet wird (Additionsstelle 33). Auf diese Weise wird erreicht, daß bereits der nächste AS-Impuls die gewünschte Phasenlage hat. Da außerdem die Differenzbildung zwischen T _ist und T _soll vor dem Speicher 34 vorgenommen wird, erzeugen Sollwertsprünge keine Regelabweichung, da Sollwert und Istwert zum Zeitpunkt des n-ten Impulses, also dann, wenn die Regelabweichung in dem Speicher 34 übernommen wird, übereinstimmen. Deshalb werden Eigenbewegungen des Regelkreises durch Sollwertsprünge nicht angeregt und der Regler muß lediglich Störgrößen, die in einer schwankenden Phasenlage von ES bestehen können, ausregeln.

Schließlich kann durch Hinzufügen des Multiplizierers 41 eine Umrechnung von Winkelsollwerten w _soll in Zeitsollwerte T _soll vorgenommen werden, d. h. statt des zeitlichen Abstandes zwischen positiver ES-Flanke und n-tem AS-Impuls kann der Abstand als Winkel bezogen auf die Periodendauer des Signals ES vorgegeben werden.

Zu erwähnen bleibt noch, daß alle in Fig. 1, 3 und 5 dargestellten Funktionsblöcke mit einem Mikrorechner realisiert werden können.

Claims (7)

1. Schaltungsanordnung zur Erzeugung einer Ausgangsimpulsfolge, deren Frequenz das m-fache einer Eingangsimpulsfolge beträgt, wobei ein Taktgenerator, mindestens ein Zähler und mindestens ein Speicher vorgesehen sind, gekennzeichnet durch folgende Merkmale:

• - ein Taktgenerator (1) liefert Taktimpulse (T) direkt an einen zur Summierung der Taktimpulse geeigneten Zähler (2), dessen Zählerstand (ZS) einem digitalen Vergleicher (3) sowie einem Fangregister (10) zugeführt ist,
• - das Fangregister (10) empfängt eingangsseitig die Eingangsimpulsfolge (ES) und ist ausgangsseitig über eine erste Additionsstelle (9) mit einem ersten Speicher (8) beschaltet,
• - der erste Speicher (8) ist ausgangsseitig über eine zweite Additionsstelle (7) mit einem zur Regelung der Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) geeigneten, digitalen Regler (6) verbunden, dessen Ausgangssignal einer dritten Additionsstelle (5), deren Ausgangssignal (VZ) den digitalen Vergleicher (3) sowie die erste Additionsstelle (9) beaufschlagt, zugeführt wird,
• - der zweiten Additionsstelle (7) wird ein die Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) vorgebender Zeit-Sollwert (T _soll ) zugeführt, wobei der entsprechende Zeit- Istwert (T _ist ) dem Ausgangssignal des ersten Speichers (8) entspricht,
• - das Ausgangssignal des Reglers (6) beaufschlagt über die dritte Additionsstelle (5) einen zweiten Speicher (4),
• - dem digitalen Vergleicher (3) wird die Ausgangsimpulsfolge (AS) entnommen und dem zweiten Speicher (4), einem UND-Glied (11) sowie einem Modulo-m-Zähler (13) zugeleitet,
• - der Modulo-m-Zähler (13) liegt ausgangsseitig an einem Vergleicher (12), dem eingangsseitig eine feste Zahl (n = 0, 1 . . . m-1) eingebbar ist und der ausgangsseitig mit dem UND-Glied (11) verbunden ist,
• - das Ausgangssignal des UND-Gliedes (11) führt zum ersten Speicher (8), während das Ausgangssignal des zweiten Speichers (4) die dritte Additionsstelle (5) beaufschlagt (Fig. 1).

2. Schaltungsanordnung zur Erzeugung einer Ausgangsimpulsfolge, deren Frequenz das m-fache einer Eingangsimpulsfolge beträgt, wobei ein Taktgenerator, mindestens ein Zähler und mindestens ein Speicher vorgesehen sind, gekennzeichnet durch folgende Merkmale:

• - ein Taktgenerator (14) liefert Taktimpulse (T) direkt an einen über seinen "Preset"-Eingang voreinstellbaren Zähler (15), dessen Zählerstand (ZS) einem Fangregister (22) zugeführt ist,
• - das Fangregister (22) empfängt eingangsseitig die Eingangsimpulsfolge (ES) und ist ausgangsseitig über eine erste Additionsstelle (21) mit einem ersten Speicher (20) beschaltet,
• - der erste Speicher (20) ist ausgangsseitig über eine zweite Additionsstelle (19) mit einem zur Regelung der Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) geeigneten, digitalen Regler (18) verbunden, dessen Ausgangssignal direkt dem "Preset"-Eingang des Zählers (15) zugeführt wird,
• - der zweiten Additionsstelle (19) wird ein die Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) vorgebender Zeit-Sollwert (T _soll ) zugeführt, wobei der entsprechende Zeit- Istwert (T _ist ) dem Ausgangssignal des ersten Speichers (20) entspricht,
• - das Ausgangssignal des Reglers (18) beaufschlagt über eine dritte Additionsstelle (16) einen zweiten Speicher (17),
• - die Eingangsimpulsfolge (ES) beaufschlagt einen Rücksetz-Eingang des zweiten Speichers (17),
• - dem Carry-Ausgang des Zählers (15) wird die Ausgangsimpulsfolge (AS) entnommen und dem "Load"-Eingang des Zählers (15), dem zweiten Speicher (17), einem UND-Glied (23) sowie einem Modulo-m-Zähler (25) zugeleitet,
• - der Modulo-m-Zähler (25) liegt ausgangsseitig an einem Vergleicher (24), dem eingangsseitig eine feste Zahl (n = 0, 1 . . . m-1) eingebbar ist und der ausgangsseitig mit dem UND-Glied (23) verbunden ist,
• - das Ausgangssignal des UND-Gliedes (23) führt zum ersten Speicher (20), während das Ausgangssignal des zweiten Speichers (17) die erste (21) sowie die dritte Additionsstelle (16) beaufschlagt (Fig. 3).

3. Schaltungsanordnung zur Erzeugung einer Ausgangsimpulsfolge, deren Frequenz das m-fache einer Eingangsimpulsfolge beträgt, wobei ein Taktgenerator, mindestens ein Zähler und mindestens ein Speicher vorgesehen sind, gekennzeichnet durch folgende Merkmale:

• - ein Taktgenerator (26) liefert Taktimpulse (T) direkt an einen zur Summierung der Taktimpulse geeigneten Zähler (27), dessen Zählerstand (ZS) einem digitalen Vergleicher (28) sowie einem Fangregister (36) zugeführt ist,
• - das Fangregister (36) empfängt eingangsseitig die Eingangsimpulsfolge (ES) und ist ausgangsseitig über eine erste Additionsstelle (35) mit einem ersten Speicher (34) beschaltet,
• - der ersten Additionsstelle (35) wird ein die Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) vorgebender Zeit-Sollwert (T _soll ) zugeführt,
• - der erste Speicher (34) ist ausgangsseitig direkt mit einem zur Regelung der Phasenlage der Ausgangsimpulsfolge (AS) gegenüber der Eingangsimpulsfolge (ES) geeigneten, digitalen Regler (31) verbunden, dessen Ausgangssignal einer dritten Additionsstelle (29), deren Ausgangssignal (VZ) den digitalen Vergleicher (28) und die erste Additionsstelle (35) beaufschlagt, zugeführt wird,
• - das Ausgangssignal des Reglers (31) beaufschlagt über die zweite Additionsstelle (29) einen zweiten Speicher (30),
• - dem digitalen Vergleicher (28) wird die Ausgangsimpulsfolge (AS) entnommen und dem zweiten Speicher (30) einem UND-Glied (44) sowie einem Modulo-m- Zähler (46) zugeleitet,
• - der Modulo-m-Zähler (46) liegt ausgangsseitig an einem Vergleicher (45), dem eingangsseitig eine feste Zahl (n = 0, 1 . . . m-1) eingebbar ist und der ausgangsseitig mit dem UND-Glied (44) verbunden ist,
• - das Ausgangssignal des UND-Gliedes (44) führt zum ersten Speicher (34), während das Ausgangssignal des zweiten Speichers (30) die zweite Additionsstelle (29) beaufschlagt,
• - die Eingangsimpulsfolge (ES) wird einem dritten Speicher (37) zugeführt, der ausgangsseitig über eine dritte Additionsstelle (38) einen Dividierer (40) beaufschlagt, wobei dem dritten Speicher (37) und der vierten Additionsstelle (38) das Ausgangssignal (FRS) des Fangregisters (36) zugeführt ist und dem Dividierer (40) die feste Zahl (n = 0, 1 . . . m-1) eingebbar ist,
• - der Dividierer (40) ist ausgangsseitig mit einer zwischen digitalem Regler (31) und zweiter Additionsstelle (29) angeordneten vierten Additionsstelle (32) verbunden (Fig. 5).

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zwischen dritter Additionsstelle (38) und dem Dividierer (40) ein digitales Filter (39) angeordnet ist (Fig. 5).

5. Schaltungsanordnung nach Anspruch 3 und/oder 4, dadurch gekennzeichnet, daß ein Multiplizierer (41) vorgesehen ist, dem eingangsseitig das Ausgangssignal der dritten Additionsstelle (38) bzw. des digitalen Filters (39) sowie ein Winkel-Sollwert (W _soll ) für den Abstand zwischen Ausgangsimpulsfolge (AS) und Eingangsimpulsfolge (ES) eingegeben und dem ausgangsseitig der Zeit-Sollwert (T _soll ) entnommen wird (Fig. 5).

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Ausgangsimpulsfolge (AS) einem vierten Speicher (42) mit nachgeschalteter fünfter Additionsstelle (43) zugeführt wird, wobei der vierte Speicher (42) und die fünfte Additionsstelle (43) mit dem Zeit-Sollwert (T _soll ) für den Abstand zwischen Ausgangsimpulsfolge (AS) und Eingangsimpulsfolge (ES) beaufschlagt werden und daß die fünfte Additionsstelle (43) mit einer zwischen vierter (32) und zweiter Additionsstelle (29) angeordneten sechsten Additionsstelle (33) verbunden ist (Fig. 5).

7. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß einige bzw. alle Schaltungsteile durch einen Mikrorechner realisiert sind.