AT254340B - Regelanordnung mit Soll-Istwert-Vergleich - Google Patents

Regelanordnung mit Soll-Istwert-Vergleich

Info

Publication number
AT254340B
AT254340B AT929564A AT929564A AT254340B AT 254340 B AT254340 B AT 254340B AT 929564 A AT929564 A AT 929564A AT 929564 A AT929564 A AT 929564A AT 254340 B AT254340 B AT 254340B
Authority
AT
Austria
Prior art keywords
counter
counters
output
gates
input
Prior art date
Application number
AT929564A
Other languages
English (en)
Inventor
Paul Ing Schaefer
Reiner Ing Gehrhardt
Klaus Ing Pille
Original Assignee
Inst Regelungstechnik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Regelungstechnik filed Critical Inst Regelungstechnik
Application granted granted Critical
Publication of AT254340B publication Critical patent/AT254340B/de

Links

Description


   <Desc/Clms Page number 1> 
 



  Regelanordnung mit Soll-Istwert-Vergleich 
Die Erfindung betrifft eine Regelanordnung mit Soll-Istwert-Vergleich, bei der für die Regelung einer physikalischen Grösse, wie Drehzahl, Weg, Winkel usw., der tatsächliche Wert mit dem geforderten Wert verglichen wird. 



   Als Beispiel sei die Regelung einer Drehzahl betrachtet, bei der ein Impulsgeber als Messwertgeber für den Istwert benutzt wird, der eine der Drehzahl streng proportionale Ausgangsfrequenz liefert. Zum   Beispielkann mittelseinesFrequenz-Spannungswandlers   eine der Drehzahl proportionale Spannung (Istwert) erzeugt werden, die in bekannter Weise mit einer festen Spannung (Sollwert) verglichen wird. Hiebei dient die Differenzspannung zur Beaufschlagung des Regelverstärkers. 



   Diesem Verfahren haften jedoch Mängel an, welche die obere Grenze der zu erreichenden Genauigkeit eines analogen Systems bestimmen, wie Kennlinienkrümmung des Umformers, Drift der Verstärkerelemente, Temperatur- und Spannungsschwankungen und Alterungserscheinungen der Bauelemente. 



   In der Praxis geht das Bestreben dahin, bei einer zu regelnden Anlage höchste Forderungen an Genauigkeit, Reproduzierbarkeit und Langzeitkonstanz zu stellen, weshalb digitale Regelverfahren bevorzugt werden. 



   Bekannte Anordnungen bedienen sich der Bildung der Messwerte durch Zählung, wobei vorwiegend solche Verfahren Anwendung finden, die diskontinuierlich arbeiten,   d. h.   die erst nach Ablauf einer gewissen Messzeit ein Zählergebnis speichern, gegebenenfalls mit einem andern Wert vergleichen und wieder erst nachAblauf einer Rechenoperation in einer Zeitspanne das Ergebnis ausgeben. Weniger gebräuchlich sind die sogenannten kontinuierlichen Messverfahren, bei denen fortlaufend das Messergebnis herausgegeben wird. Obwohl hiebei ein wesentlich besseres dynamisches Verhalten des gesamten Regelkreises erreicht werden kann, gestaltet sich doch in solchen Fällen die Vorgabe des Impuls-Sollwertes schwieriger. 



   Die Nachteile des diskontinuierlichen Verfahrens, nämlich das Auftreten einer Totzeit, die einen Regelprozess instabil gestalten kann, wird bekanntlich dadurch umgangen, dass eine digitale Messeinrichtung mit einer analogen Messeinrichtung, welche die erforderlichen dynamischen Eigenschaften aufweist, kombiniert wird. 



   Im folgenden soll näher auf die digitalen Rechenoperationen zur Bildung der Differenz aus dem SollIstwert-Vergleich eingegangen werden. Es sind Anordnungen bekannt, bei denen nur ein   Zähler erforder-   lich ist. Speziell für die Regelung von Drehzahlen ist ein aus vier Dekaden aufgebauter Zähler mittels Ziffernschalter auf jede Zahl zwischen 0 und 9999 voreinstellbar. Einem vereinbarten Wert,   z. B.   



  Z =   8000,   sei die spezifische Nullage der Soll-Istwert-Vergleichsanordnung zugeordnet. Soll-Impulszahl bzw. Zählervoreinstellung plus Ist-Impulszahl (z.   B.   Anzahl der Impulse während einer fest vorgegebenen Toröffnungszeit) ergeben bei einer   Regelabweichung"Null"den   vereinbarten Zählerstand   8000.   Wird dieser Zählerstand infolge zu niedriger Ist-Impulszahl nicht erreicht, sondern beispielsweise nur ein Stand von   7978,   so ergibt sich hieraus eine Regelabweichung   Xw von - 22.   Diese Impulszahl wird auf einen Speicher übertragen, der gleichzeitig Digital-Analog-Wandler ist.

   In diesem Speicher ist jedem 

 <Desc/Clms Page number 2> 

 der beispielsweise binär-tetradisch   verschlüsselten   Flip-Flops-wobei binär tetradisch bedeutet, dass ein aus vier Flip-Flops bestehenderDual-Zähler so   mitRückführungen   beschaltet   ist, dass   er nicht wie ein reinerDual-Zähler von 0 bis   24   = 16, sondern von 0 bis 9, also über eine Dekade zählt - ein Bewertungs- 
 EMI2.1 
 pulszahl = 8000,   z. B.   + 12, ergäbe sich ein   Bewsrtungsstrom   von + 12 mA.

   Obwohl diese Methode des Soll-Istwert-Vergleiches geringen Aufwand erfordert und einfach in der Funktion ist, ergeben sich doch für die nicht rein proportionale Darstellung der Regelabweichung relativ aufwendige Schaltungen, wenn beispielsweise das Integral der Regelabweichung gebildet werden soll. 



   In einer andern bekanntgewordenen Anordnung für den digitalen Soll-Istwert-Vergleich werden beispielsweise zwei Zähler benutzt. Der eine Zähler dient zur Einzählung der Sollfrequenz, der andere Zähler wird zur Einzählu   ig   der Istfrequenz benutzt. In einem Zeitpunkt gelangen nun Soll- und Istimpulse gleichzeitig auf die   vorgesehenen Zahlereingänge.   Sobald der vorgegebene   Sollstand   erreicht ist, werden beide Zahler   gestopp'und   der Vergleich der beiden Zählerstände durchgeführt. Die Differenz stellt dabei die Regelabweichung in Form einer Impulszahl dar, die mit Hilfe eines proportional mit Vorzeichenangabe oder integral wirkenden Zählers, der als Digital-Analog-Wandler ausgebildet ist, in eine entsprechende analoge Spannung umgesetzt und dem Regler zugeführt werden kann. 



   Während die anfangs beschriebene Anordnung eine relativ kurze Auswertungszeit, die unabhängig vom Momentanwert der   Messgrösse   ist, zulässt, weist das zuletzt beschriebene Prinzip Nachteile auf, die darin bestehen, dass bei einer in weiten Grenzen arbeitenden Regelung die Messzeit umgekehrt proportional zur Drehzahl ist. In eiern Regelbereich von 1 : 20 würde das bedeuten, dass die Messzeit tm von beispielsweise 1 sec bei der höchsten Drehzahl, auf 20 sec bei der niedrigsten Drehzahl ansteigen würde. 



  Diese Zeit stellt praktisch eine Totzeit dar, die in einem Regelkreis zur Instabilität führen kann. 



   Gegenstand der Erfindung ist eine Regelanordnung mit zwei Zählern, deren beliebiger Füllstand nach einem konstanten (quarzgesteuerten)   Einzahlintervall   auf den Maximalstand ergänzt wird, u. zw. in der Weise, dass beide Zähler synchron mit Impulsen weitergefüllt werden, bis einer von diesen Zählern seinen maximalen Füllstand erreicht hat, und dass von diesem Zeitpunkt an der andere Zähler genau mit dem Differenzbetrag, d. i. die Anzahl der zum maximalen Füllstand dieses Zählers erforderlichen Impulse, gefüllt wird. 



   Damit wird gleichzeitig   diese Differenzimpulszahl vorzeichenrichtig   über die Ausgänge der Regelanordnung ausgegeben. 



   Gelöst wird diese Aufgabe dadurch, dass der Ausgang eines ersten Zählers über den zweiten Eingang eines letzten   vox brei   Logikgliedern und dessen Ausgang über ein zweites von drei Odergattern auf einen zweiten Zähler geführt ist, während der Ausgang des zweiten Zählers auf den zweiten Eingang eines zweiten Logikgliedes und über dessen Ausgang und das erste der Odergatter auf den Eingang des ersten Zählers gescnaltet und dadurch gleichzeitig an einem der Ausgänge der Regelanordnung der einer Impulsfrequenz entsprechende Differenzbetrag der Zählerstände als vorzeichenrichtige Impulszahl ansteht, die über   eim   Teilerstufe wahlweise über ein viertes Odergatter mit Vorzeichenschalter auf einen dritten Zähler oder einen vierten Zähler mit Speicherverhalten zur Digital-Analog-Umformung geschaltet ist,

   und dass ferne der erste oder der zweite Zähler mittels Ziffernschalter auf einen maximalen Füllstand voreinstellbar sir. d. 



   Nachstehend wird   dt, r   Erfindungsgedanke in Verbindung mit einer Zeichnung als Ausführungsbeispiel näher   erläutert :  
Danach gelangt die Impulsfrequenz einer   quarzstabilisMrten     Schwingstufe Q aufFrequenz-Teiler-   stufen TS, die eine Frequenzuntersetzung auf die   Toröffr ungszeit tA und von dort auf die Steuerein-   gänge von Toren   Tl   und T2 bewirken. Diese Toröffnungszeit ist so bemessen, dass innerhalb derselben bei der höchsten vorkommenden   Impulsfrequenz zwei Zähler ZI,   Z2 ihren maximalen Füllstand erreichen.

   Wäre beispielsweise die Toröffnungszeit tA =   1 sec, 0   ergibt sich bei einem vierdekadigen Zähler eine Impulsfrequenz von maximal 10 kHz, d. h., die erreichbare Abbildungsgenauigkeit wäre somit   z   Die Tore Tl und T2 werden gleichzeitig geöffnet und geschlossen. 



   Bei gleicher Impulsfrequenz   f1   (Ist-Frequenz) = f2 (Soll-Frequenz)   würden von Tl und T2   über die Odergatter 01 und 02 gleich viele Impulse in die   Zähler ZI   und Z2 mit ihren   Einer- (E),   Zeh-   ner- (Z), Hunderter- (H) und Tausender- (T)   Zähldekaden einlaufen und dort als gleichgrosse Zählergebnisse erscheinen (gespeichert werden). 
 EMI2.2 
 

 <Desc/Clms Page number 3> 

 gelieferten Frequenz f geöffnet, die nun synchron die beiden Zähler   Zl   und Z2 füllen. Mit dem letzten Füllimpuls an den Zählern (Sprung von 9999 auf 0) entsteht an jedem Ausgang Al und A2 derselben gleichzeitig ein Signal, das über das Odergatter 03 einen Stoppimpuls an das Logikglied Ll 
 EMI3.1 
 sein als im zweiten Zähler Z2.

   Beim gemeinsamen Füllen der beiden Zähler mit der Frequenz f wird nun am Ausgang Al früher ein Übertragimpuls erscheinen, der das Logikglied LI schliesst und somit ein Weiterzählen im ersten Zähler   Zl   verhindert. Gleichzeitig öffnet aber das Logikglied L3 und gibt somit den Weg frei für Füllimpulse auf den zweiten Zähler Z2. Während der zweite Zähler Z2 mit der Frequenz fs gefüllt wird, erscheint am Ausgang A3 der Regelanordnung eine be- 
 EMI3.2 
 



   Während des zunächst gemeinsamen Füllvorganges der beiden Zähler über das Logikglied Ll wird der zweite Zähler Z2 früher gefüllt sein und so gleichfalls früher einen Übertragimpuls an die Logikglieder Ll und L2 abgeben können. 



   Während das Logikglied Ll gesperrt wird, gelangen so lange und so viele Impulse mit der Frequenz f über das geöffnete Logikglied L2 auf den Ausgang A4 der Regelanordnung und parallel dazu auf den ersten Zähler   ZI,   bis dieser ebenfalls gefüllt ist,   d. h.   den Stand"0000"aufweist. Mit dem Übertragimpuls vom Ausgang Al des ersten Zählers   ZI   wird das Logikglied L2 gesperrt ; es können keine weiteren Impulse mehr an den Ausgang A4 der Regelanordnung und den ersten Zähler   ZI   gelangen, bis wieder die Tore Tl und T2 geöffnet werden. Dann finden die Eingangsimpulse je einen leeren Zähler   ZI   bzw. Z2 vor. Die an den Ausgängen A3 bzw.

   A4 der Regelanordnung in Intervallen anstehenden Impulse stellen nach jedem Messintervall   tm   die Differenz der Zählerstände bzw. die digitale als Impulszahl verschlüsselte Regelabweichung dar, die vorzeichenrichtig weiterverarbeitet werden kann,   u. zw.   in der Weise, dass an die Ausgänge A3 und A4 der Regelanordnung über ein weiteres Odergatter 04 ein als Digital-Analog-Wandler arbeitender Zähler EZ geschaltet wird, der nach jedem Messintervall die Regelabweichung als Proportionalwert ausgibt und deren Polarität sich danach richtet, ob die Impulse über einen der Ausgänge A3 oder A4 anstehen. Als Indikator dient dabei ein Vorzeichenschalter V.

   Es kann auch an die Ausgänge   A3,   A4 wahlweise ein Zähler VRZ geschaltet werden, der als Digital-Analog-Wandler wirkend das Integral der Regelabweichung bilden und somit ausserordentlich hohe Forderungen an die Genauigkeit erfüllen kann. Die Zählerstände des Zählers   EZ   und des Zählers VRZ können nach jedem Messintervall digital mit einem weiteren nicht dargestellten Zähler addiert und somit die Regelabweichung als PI-Wert erhalten werden. 



   Es können somit ausgangsseitig wahlweise   folgende Verarbeitungsoperationen durchgeführt werden :  
Die Darstellung des Proportional- und des Integralwertes der Regelabweichung, eine Impulsteilung   und deren Weiterverarbeitung, an Stelle von Impulsfolgen f, f eine Eingabe durch Voreinstellung auf einen oder zwei Zähler, und schliesslich eine Übertragung der zu vergleichenden Impulszahl durch Par-   alleleingabe über Schieberegister od. ähnl. 



   Zwischen Ausgang A3, A4 der Regelanordnung und dem Zähler EZ bzw. dem Zähler VRZ sind Teilerstufen T zu schalten, die es gestatten, in je einer oder in beiden Zählrichtungen die gleiche oder eine unterschiedliche Anzahl von Impulsen zu unterdrücken,
Die Zähler   ZI,   Z2, EZ und VRZ können Zählwertbegrenzungen aufweisen, die eine eindeutige Anzeige gewährleisten, d. h. ein   Über- oder   Unterschreiten verhindern. 



   Eingangsseitig bestehen zur Abwandlung für die Eingabe zweier in digitaler Form darstellbarer Grö- 
 EMI3.3 
 ginn jedes Messintervalls tm über Ziffernschalter Sl-S4 auf einen beliebigen Sollwert zwischen 0 und 9 999 voreinstellbar ist, welche gleiche Möglichkeit auch an dem Zähler   ZI   durchführbar ist. 



   Die Eingabe des Istwertes auf den Zähler Zl erfolgt nicht über Tor   Tl,   sondern eine Paralleleingabe wird mit Hilfe von Kodierscheiben auf jede einzelne Zählstufe vorgesehen.

Claims (1)

  1. PATENT ANSPRÜCHE : 1. Regelanordnung mit Soll-Istwert-Vergleich zweier fortlaufend anfallender Impulsfolgen, bei der zwei Zähler während einer quarzstabilisierten Toröffnungszeit einen entsprechenden Füllstand erreichen, dadurch gekennzeichnet, dass ein Ausgang (Al) eines ersten Zählers (ZI) über den zweiten Eingang (E2) eines letzten von drei Logikgliedern (L3) und dessen Ausgang (LA3) über ein zweites von drei Odergattem (02) auf einen zweiten Zähler (Z2) geführt ist, während der Ausgang (A2) des zweiten Zählers auf den zweiten Eingang (E2) eines zweiten Logikgliedes (L2) und über dessen Ausgang (LA2) und das erste der Odergatter (01) auf den Eingang des ersten Zählers geschaltet und dadurch gleichzeitig an einem der Ausgänge (A3, A4)
    der Regelanordnung der einer Impulsfrequenz (f) entsprechende Differenzbetrag der Zählerstände als vorzeichenrichtige Impulszahl ansteht, die über eine Teilerstufe (T) wahlweise über ein viertes Odergatter (04) mit Vorzeichenschalter (V) auf e : nen dritten Zähler (EZ) oder einen vierten Zähler (VRZ) mit Speicherverhalten zur Digital-Analog-Um'ormung geschaltet ist, und dass ferner der erste oder der zweite Zähler mittels Ziffernschalter (Sl-S4) auf einen maximalen Füllstand voreinstellbar sind.
    2. Regelanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Ausgang (A) einer Teilerstufe (TS) über einen monostabilen Multivibrator (MM) mit dem Eingang (E3) des ersten Logikgliedes (Ll) verbunden und dessen Ausgang (LA1) parallel an das erste und zweite Odergatter (01,02) angeschlossen und auf die Eingänge des ersten und zweiten Zählers (ZI, Z2) geschaltet ist.
    3. Regelanordnung nach den Ansprüchen 1 und 2, dadurch dur c h ge k e n n z eie hn e t, dass die Aus- gänge (AI, A2) der ersten beiden Zähler (ZI, Z2) über das dritte der Odergatter (03) mit dem Eingang (E2) des ersten Logikgliedes (Ll) verbunden sind.
    4. Regelanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die an je einem der erstenEingänge (EI) derLogikglieder (Ll-L3) angelegte Frequenz (f) in ihrerGrösse gleich der der Grenzfrequenz der Bausteine (Zähler, Odergatter, Logikglieder) ist. EMI4.1 schen die Ausgänge (A3, A4) des zweiten und dritten Logikgliedes (L2, L3) und des dritten Zählers (EZ) oder des vierten Zählers (VRZ) die Teilerstufe (T) geschaltet ist. EMI4.2 dritte Zähler (EZ) über einen Null-Stellimpuls (NJ) auf Null einstellbar ist.
    8. Regelanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass einer der beiden ersten Zähler (ZI, Z2) mittels Ziffernschalter (SI - S4) und eines Voreinstellimpulses (VE) zu Beginn eines Messintervalls t auf einen Zählerstand zwischen 0 und 9 999 voreinstellbar ist. EMI4.3 Hilfe von Kodierscheiben sine verschlüsselte Eingabe auf die beiden ersten Zähler (ZI, Z2) an Stelle des Vergleiches zweier fortlaufender Impulsfolgen (fl'f2) und der Eingabe des Zählwertes über die Tore (Tl, T2) vorgesehen ist.
AT929564A 1964-10-01 1964-11-03 Regelanordnung mit Soll-Istwert-Vergleich AT254340B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD10680664 1964-10-01

Publications (1)

Publication Number Publication Date
AT254340B true AT254340B (de) 1967-05-26

Family

ID=5478285

Family Applications (1)

Application Number Title Priority Date Filing Date
AT929564A AT254340B (de) 1964-10-01 1964-11-03 Regelanordnung mit Soll-Istwert-Vergleich

Country Status (1)

Country Link
AT (1) AT254340B (de)

Similar Documents

Publication Publication Date Title
DE2431825C3 (de) Digitale Meßschaltung für die momentane Häufigkeit von durch Meßimpulse darstellbaren Ereignissen
EP0065762B1 (de) Verfahren und Schaltungsanordnung zur Messung eines Magnetfeldes, insbesondere des Erdmagnetfeldes
DE2062073A1 (de) Integrationsgenerator zur Angabe des Numerus einer loganthmischen Funktion
DE1290181B (de) Analog-Digital-Umsetzer
DE2512738C2 (de) Frequenzregler
AT254340B (de) Regelanordnung mit Soll-Istwert-Vergleich
DE2205364C3 (de) Digital-Analogwandler
DE2733689A1 (de) Verfahren und vorrichtung zum korrigieren des ausgangssignals eines digitalen messgroessenumformers
DE1213034B (de) Elektrische Regelanordnung mit Soll-Istwert-Vergleich zweier fortlaufend anfallenderImpuls-folgen
DE959572C (de) Schaltungsanordnung zur Messung der Impulsdauer von periodisch wiederkehrenden, elektrischen Impulsen
DE3126528C2 (de)
DE1524219C2 (de) Frequenzmultiplikationseinnchtung
DE1299754B (de) Einrichtung zur Regelung und Konstanthaltung des Verhaeltnisses der Drehzahlen eines Leitmotors und eines durch einen Regler gesteuerten Antriebsmotors
DE2304158A1 (de) Digitaler multiplizierer fuer momentanwerte zweier analoger elektrischer groessen
DE2056808C (de) Vorrichtung zur Anzeige von digitalen Signalen
DE2438212C3 (de) Elektronischer Gleichstrom-Wattstundenzähler
DE2129873C3 (de) Schaltung zum Konstanthalten der Frequenz eines elektronisch nachstimmbaren Oszillators auf einem von Hand eingestellten Wert
DE2500154C3 (de) Verfahren und Vorrichtung zur digitalen Anzeige von elektrischen MeB- und/oder Prüfwerten
DE2622579C3 (de) Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk
DE2643441A1 (de) Digitaler regler
AT201731B (de) Verfahren zum Erzeugen einer Stellgröße in Abhängigkeit von den Abweichungen von Frequenz und Leistung im Wechselstromnetz von ihren Sollwerten
DE2104162A1 (de) Schaltungsanordnung zur Sollwert Bereitstellung und Korrektur für Vor schubantnebe von Werkzeugmaschinen
DE1588703A1 (de) Verfahren zum Betrieb eines Wechselrichters
DE2263824A1 (de) Verfahren und vorrichtung zur analyse von zeitintervallen
DE1541794A1 (de) Verfahren zur Bestimmung des Phasenwinkels zwischen den Impulsen zweier periodischer Impulsfolgen gleicher,beliebiger Frequenz