EP0374641A2

EP0374641A2 - Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90o el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge und Schaltungsanordnung zur Durchführung des Verfahrens

Info

Publication number: EP0374641A2
Application number: EP89122722A
Authority: EP
Inventors: Ralf Dipl.-Ing. Schweigert (Fh)
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1988-12-21
Filing date: 1989-12-08
Publication date: 1990-06-27
Anticipated expiration: 2009-12-08
Also published as: EP0374641A3; EP0374641B1; DE58909003D1; ATE118626T1; DE3843108C1

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener Signale (uS1, uS2) und Schaltungsanordnung zur Durchführung des Verfahrens. Erfindungsgemäß wird der positive bzw. negative Amplitudenverlauf der Signale (uS1, uS2) derart auf Unterschreitung einer unteren bzw. Überschreitung einer oberen Vergleichsspannung (∓US- bzw. ∓US+) überwacht, daß bei Unterschreitung bzw. Überschreitung eine Vorrichtung (20, 22) zur Veränderung einer vorbestimmten Stellgröße eines Stellgliedes (8, 10) aktiviert wird, und werden die Signale (uS1, uS2) jeweils in Rechtecksignale (uRS1, uRS2) gewandelt, aus denen mittels einer Logik schaltung (24 bzw. 26) Taktimpulse (uC11 bzw. uC12) je nach Phasenfolge der Signale (uS1, uS2) an der positiven bzw. negativen Flanke der Rechtecksignale (uRS1, uRS2) generiert werden, die den vorbestimmten Verstärkungswert in Abhängigkeit des Ergebnisses der Amplitudenüberwachung um einen vorbestimmten Wert (LSB) ändern. Somit erhält man ein Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale (uS1, uS2) beliebiger Phasenfolge und eine Schaltungsanordnung zur Durchführung des Verfahrens, das frequenzunabhängig arbeitet.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge, die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen und einer Schaltungsanordnung zur Durchführung des Verfahrens.
Bei der Erfassung von Wegstrecken, Drehzahlen oder Drehwinkeln werden im allgemeinen Sensorelemente eingesetzt, die zwei um 90° el. phasenverschobene, alternierende, periodische Signale liefern. Solche Signale können sinusförmig, trapezförmig oder dreieckförmig sein. Die Amplituden solcher Signale unterliegen dabei Exemplarstreuungen und sind im allgemeinen eine Funktion von der Temperatur oder der Frequenz oder der Versorgungsspannung oder von der Leitungslänge oder einer Kombination der aufgeführten Parameter. Dadurch schwanken die positiven und negativen Amplitudenwerte gleichmäßig. Es kann aber auch vorkommen, daß die positive und negative Amplitude unterschiedlich stark schwankt. In solch einem Fall sind die Signalwerte mit einer Offsetspannung überlagert, die auch eine Funktion von der Temperatur oder der Versorgungsspannung ist. Durch diese Amplitudenschwankungen von Sensorelementen können bei der Auswertung dieser Signalverläufe die erfaßten Wegstrecken, Drehzahlen oder Drehwinkeln fehlerbehaftet sein.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale, das frequenzunabhängig arbeitet, und eine Schaltungsanordnung zur Durchführung dieses erfindungsgemäßen Verfahrens anzugeben.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der positive bzw. negative Amplitudenverlauf der Signale derart auf Unterschreitung einer unteren bzw. Überschreitung einer oberen Vergleichsspannung überwacht wird, daß bei Unterschreitung bzw. Überschreitung eine Vorrichtung zur Veränderung einer vorbestimmten Stellgröße eines Stellgliedes aktiviert wird, und daß die Signale jeweils in Rechtecksignale gewandelt werden, aus denen mittels einer Logikschaltung Taktimpulse je nach Phasenfolge der Signale an der positiven bzw. negativen Flanke der Rechtecksignale generiert werden, die den vorbestimmten Verstärkungswert in Abhängigkeit des Ergebnisses der Amplitudenüberwachung um einen vorbestimmten Wert verändern.
Durch dieses Verfahren ist sichergestellt, daß unabhängig von der Phasenfolge, selbst bei Wechsel der Phasenfolge während des Betriebs, jeweils ein Taktsignal für die Vorrichtung zur Veränderung einer vorbestimmten Stellgröße eines Stellgliedes erzeugt wird, wodurch die Amplitude des Signals vergrößert bzw. verkleinert wird, sobald dessen Amplitude außerhalb eines vorgegebenen Vergleichswertebereichs liegt. Diese Taktimpulse werden genau bei Amplitudenmaximum der Signale erzeugt. Außerdem wird höchstens jeweils innerhalb einer Periode der Signale ein Taktsignal erzeugt, wenn die Signale jeweils ein Amplitudenmaximum aufweisen, wodurch eine einseitige Amplitudenbeeinflussung bei ständigem Wechsel der Phasenfolge vermieden wird. Durch die Bestimmung der Werte der Vergleichsspannungen wird der Vergleichswertebereich festgelegt. Durch die Polarität der Vergleichsspannung wird bestimmt, ob jeweils der positive oder negative Amplitudenverlauf der Signale überwacht wird. Somit kann man mit diesem Verfahren die Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge, die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen, unabhängig von deren Frequenz ausregeln, so daß bei der anschließenden Auswertung dieser korrigierten Signale keine fehlerbehafteten Ergebnisse entstehen können.
Bei einer erfindungsgemäßen Schaltunganordnung zur Durchführung des Verfahrens werden die Signale mittels Stellglieder (8, 10) in amplitudenkorrigierte Signale (u_A1, u_A2) gewandelt, die jeweils einerseits einer Vorrichtung zur Überwachung des positiven bzw. negativen Amplitudenverlaufs und andererseits einem Komparator zugeführt sind, wobei die Ausgänge der Komparatoren mit jeweils einer Logikschaltung verknüpft sind, ist die Stellgröße jedes Stellgliedes mittels einer Vorrichtung zur Veränderung einer vorbestimmten Stellgröße einstellbar und sind die beiden Ausgänge jeder Vorrichtung zur Überwachung des positiven bzw. negativen Amplitudenverlaufs des Signals und ein Ausgang der Logikschaltung jeweils mit der Vorrichtung zur Veränderung eines vorbestimmten Verstärkungswertes verknüpft.
Vorteilhafte Ausgestaltungen der Logikschaltungen, der Vorrichtung zur Überwachung des Amplitudenverlaufs und der Vorrichtung zur Veränderung eines vorbestimmten Verstärkungswertes sind den Ansprüchen 4 bis 7 zu entnehmen.
Mit dieser Schaltungsanordnung ist es möglich, die Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale beliebiger Phasenfolge, die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen, auszuregeln. Eine Amplitudenregelung ist selbst noch bei kleinen Frequenzen der Signale möglich. Dabei kann der Aufbau der Schaltungsanordnung durch zum Teil bekannte Schaltungselemente einfach aufgebaut werden.
Bei einer weiteren vorteilhaften Schaltungsanordnung sind die um 90° el. phasenverschobenen, alternierenden, periodischen Signale jeweils einer ersten und einer zweiten erfindungsgemäßen Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens zugeführt. Dabei sind für ein Signal der beiden Signale die Vergleichswerte der Vorrichtungen zur Überwachung des Amplitudenverlaufs so vorbestimmt, daß bei diesem Signal mittels der ersten Schaltungsanordnung der positive Amplitudenverlauf und mittels der zweiten Schaltungsanordnung der negative Amplitudenverlauf überwacht wird. In Abhängigkeit der positiven und negativen Amplitudenschwankungen eines Signals erzeugt die erste bzw. die zweite Schaltungsanordnung jeweils eine Stellgröße in Abhängigkeit der positiven bzw. negativen Amplitudenschwankung eines Signals für das jeweilige Stellglied. Diese Stellgrößenwerte werden außerdem einem Differenzglied mit nachgeschaltetem Digital-Analog-Wandler zugeführt. Der Ausgang des Digital-Analog-Wandlers ist mit einem Spannungsteiler verbunden, dessen Ausgang über einen Integrierer jeweils mit den beiden Schaltungsanordnungen verknüpft ist.
Sobald bei einem Signal der beiden um 90° el. phasenverschobenen Signale der positive Amplitudenverlauf betragsmäßig nicht mit dem negativen Amplitudenverlauf übereinstimmt, werden in den beiden Schaltungsanordnungen unterschiedliche Stellgrößenwerte für das jeweilige Stellglied erzeugt. Dadurch erscheint am Ausgang des Differenzgliedes ein Wert, der dem doppelten Offsetwert des Signals entspricht. Nach der Analogwandlung und der Halbierung mittels des Spannungsteilers erhält man den Offsetspannungswert eines Signals, der integriert und jeweils dem Stellglied der ersten und zweiten Schaltungsanordnung zugeführt wird, wodurch der Offsetspannungswert vom Istwert eines Signals subtrahiert wird.
Somit ist durch eine Verdopplung der Schaltungsanordnung mit entsprechenden Vergleichswerten und mittels einer nachgeschalteten einfachen Verarbeitungsschaltung möglich, die Offsetspannung jeweils eines Signals der beiden um 90° el. phasenverschobenen Signale zu kompensieren. Diese Schaltungsanordnung zur Kompensation der Offsetspannung eines Signals ist dann empfehlenswert, wenn hohe Offsetwerte vorhanden sind, die sich im Betriebstemperaturbereich stark ändern.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in der ein Ausführungsbeispiel der Schaltungsanordnung zur Durchführung des Verfahrens zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener Signale schematisch veranschaulicht ist.

Figur 1 zeigt eine Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens, in
Figur 2 ist eine Ausführungsform der Logikschaltungen der beiden Kanäle der Schaltungsanordnung nach Figur 1 näher dargestellt, in
Figur 3 sind zwei um 90° el. phasenverschobene Signale beliebiger Phasenfolge in einem Diagramm über der Kreisfrequenz ωt dargestellt, in den
Figuren 4 und 5 ist jeweils ein Rechtecksignal der phasenverschobenen Signale nach Figur 3 in einem Diagramm über der Kreisfrequenz ωt veranschaulicht, die
Figuren 6 bis 9 zeigen Ausgangssignale der einzelnen Gatter der Logikschaltungen nach Figur 2 jeweils in einem Diagramm über der Kreisfrequenz ωt, in den
Figuren 10 und 11 ist jeweils ein Taktsignal in einem Diagramm über der Kreisfrequenz ωt dargestellt, die
Figuren 12 und 13 zeigen jeweils die amplitudengeregelten phasenverschobenen Signale in einem Diagramm über der Kreisfrequenz ωt, wobei einmal der positive und einmal der negative Amplitudenverlauf geregelt wird, und in
Figur 14 ist eine Schaltungsanordnung zur Kompensation einer Offsetspannung eines Signals veranschaulicht.

In Figur 1 ist eine Schaltungsanordnung 2 zur Durchführung des erfindungsgemäßen Verfahrens zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale u_S1 und u_S2 beliebiger Phasenfolge dargestellt, die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen. Die beiden Signale u_S1 und u_S2 können dreieckförmig, trapezförmig oder sinusförmig und von einem Drehgeber erzeugt sein. Sinusförmige Signale u_S1 und u_S2 mit ändernder Phasenfolge sind in der Figur 3 in einem Diagramm über der Kreisfrequenz ωt dargestellt. Die Schaltungsanordnung 2 besteht aus zwei Kanälen 4 und 6, denen jeweils ein Signal u_S1 bzw. u_S2 zugeführt sind.
Der Kanal 4 bzw. 6 besteht aus einem Stellglied 8 bzw. 10, einer Vorrichtung 12 bzw. 14 zur Überwachung des Amplitudenverlaufs des Signals u_S1 bzw. u_S2, einem Komparator 16 bzw. 18, einer Vorrichtung 20 bzw. 22 zur Veränderung einer vorbestimmten Stellgröße des Stellgliedes 8 bzw. 10 und einer Logikschaltung 24 bzw. 26. Dabei ist der Ausgang des Stellgliedes 8 bzw. 10 einerseits mit der Vorrichtung 12 bzw. 14 und andererseits mit dem Komparator 16 bzw. 18 verknüpft. Der Ausgang des Komparators 16 bzw. 18 ist entweder über einen Inverter 25 bzw. 27 oder direkt mit der Logikschaltung 24 bzw. 26 verbunden, deren Ausgang mit der Vorrichtung 20 bzw. 22 verknüpft ist.
Als Stellglied 8 bzw. 10 ist ein programmierbarer Verstärker vorgesehen, der einen Operationsverstärker 28 bzw. 30 enthält, dessen Ausgang über einen multiplizierenden Digital-Analog-Wandler 32 bzw. 34 auf seinen invertierenden Eingang rückgekoppelt ist. Am invertierenden Eingang steht das Signal u_S1 bzw. u_S2 an und kann eine Offsetspannung u_Off1 bzw. u_Off2 zugeführt werden, wobei die Erzeugung dieser Offsetspannung u_Off1 bzw. u_Off2 anhand der Figur 14 näher erläutert wird. Dem multiplizierenden Digital-Analog-Wandler 32 bzw. 34 ist ein Stellgrößenwert DV1₊/DV1₋bzw. DV2₊/DV2₋ von der Vorrichtung 20 bzw. 22 zuführbar. Außerdem ist dieser erzeugte Stellgrößenwert DV1₊/DV1₋ bzw. DV2₊/DV2₋einem Datenausgang 36 bzw. 38 zuführbar. Dieser Stellgrößenwert DV1₊/DV1₋ bzw. DV2₊/DV2₋ kann ein 8 Bit oder 12 Bit oder 16 Bit langes Digitalwort sein. Die Wortlänge ist abhängig von der Vorrichtung 20 bzw. 22 zur Veränderung eines vorbestimmten Stellgrößenwertes des als Stellglied verwendeten programmierbaren Verstärkers 8 bzw. 10. Durch die Steigerung der Wortlänge ändert sich auch die Auflösung des Vergleichswertebereichs der Vorrichtung 12 bzw. 14 zur Überwachung des Amplitudenverlaufs. Dabei kennzeichnet das Digitalwort DV1₊ bzw. DV2₊ einen Verstärkungswert, der in Abhängigkeit der Überwachung des positiven Amplitudenverlaufs des Signals u_S1 bzw. u_S2 erzeugt ist, wobei das Digitalwort DV1₋ bzw. DV2₋ einen Verstärkungswert kennzeichnet, der in Abhängigkeit der Überwachung des negativen Amplitudenverlaufs des Signals u_S1 bzw. u_S2 erzeugt ist. In Abhängigkeit dieses Wertes wird das Signal u_S1 bzw. u_S2 verstärkt und einerseits dem Komparator 16 bzw. 18 und andererseits der Vorrichtung 12 bzw. 14 zur Amplitudenüberwachung zugeleitet. Ebenfalls wird das am Ausgang des programmierbaren Verstärkers 8 bzw. 10 anstehende amplitudenkorrigierte Signal u_AS1 bzw. u_AS2 einem Ausgang 40 bzw. 42 der Schaltungsanordnung 2 zugeführt. Der Komparator 16 bzw. 18 wandelt das amplitudenkorrigierte Signal u_AS1 bzw. u_AS2 in ein Rechtecksignal u_RS1 bzw. u_RS2 um, das in der Figur 4 bzw. 5 in einem Diagramm über der Kreisfreqeunz ωt dargestellt ist. Als programmierbarer Verstärker 8 bzw. 10 kann auch ein im Handel erhältliches Bauelement verwendet werden.
Als Vorrichtung 12 bzw. 14 zur Amplitudenüberwachung kann ein Fensterkomparator vorgesehen sein. Aus Tietze/Schenk "Halbleiter-Schaltungstechnik", 6. Auflage, Seite 180, ist ein Fensterkomparator bekannt. Der Fensterkomparator vergleicht das Signal u_AS1 bzw. u_AS2 mit den Vergleichsspannungen ∓US₊ und ∓US₋, die einen Vergleichswertebereich festlegen. Dabei kennzeichnet ∓US₊ eine obere und ∓US₋ eine untere Vergleichsspannung. Die Vorzeichen der Vergleichsspannungen +US₊, +US₋, -US₊ und -US₋ geben an, ob der positive oder der negative Amplitudenverlauf des Signals u_AS1 bzw. u_AS2 überwacht wird. Am Ausgang des Fensterkomparators 12 bzw. 14 stehen folgende zwei Signale an: Signal U/D und Signal EN. Solange das Signal EN high ist, befindet sich das Amplitudenmaximum des Signals u_AS1 innerhalb des durch die Vergleichsspannungen ∓US₊ und ∓US₋ vorbestimmten Fensters, wodurch die Vorrichtung 20 bzw. 22, beispielsweise ein Vorwärts-Rückwärtszähler, gesperrt bleibt. Sobald das Signal EN low wird, ein Anzeichen dafür, daß das Amplitudenmaximum des Signals u_AS1 bzw. u_AS2 aus dem vorbestimmten Fenster gewandert ist, wird der Vorwärts-Rückwärtszähler aktiviert und das Signal U/D bestimmt, ob der Zähler beim nächsten von der Logikschaltung 24 bzw. 26 erzeugtem Taktsignal u_C11 bzw. u_C12 inkrementiert bzw. dekrementiert. Das vom Fensterkomparator erzeugte zweite Signal U/D zeigt an, ob das Amplitudenmaximum des Signals u_AS1 bzw. U_AS2 oberhalb der oberen Vergleichsspannung ∓US₊ oder unterhalb der unteren Vergleichsspannung ∓US₋ist. Der Vorwärts-Rückwärtszähler 20 bzw. 22 kann mittels eines Digitalwortes DVA₁ bzw. DVA₂ auf einen vorbestimmten Zählerstand gesetzt werden, wobei dieses Digitalwort DVA₁ bzw. DVA₂ von einem Mikroprozessor einer übergeordneten Steuerung bereitgestellt werden kann.
Die Figur 2 zeigt den inneren Aufbau der Logikschaltung 24 und 26. Die Logikschaltung 24 bzw. 26 enthält drei UND-Gatter 44, 48 und 52 bzw. 46, 50 und 54, ein ODER-Gatter 56 bzw. 58 und ein EXOR-Gatter 60 bzw. 62. Dabei sind die Ausgänge der drei UND-Gatter 44, 48 und 52 bzw. 46, 50 und 54 mit den Eingängen des ODER-Gatters 56 bzw. 58, dem das EXOR-Gatter 60 bis 62 nachgeschaltet ist, verknüpft. Das Ausgangssignal u₀₁ bzw. u₀₂ des ODER-Gatters 56 bzw. 58, dargestellt in einem Diagramm über der Kreisfrequenz ωt in der Figur 9, ist rückgekoppelt auf einen ersten Eingang des ersten und dritten UND-Gatters 44 und 52 bzw. 46 und 54, wobei dem zweiten Eingang des ersten UND-Gatters 44 bzw. 46 das Rechtecksignal u_RS1 bzw. u_RS2 zugeführt ist. Außerdem ist das Rechtecksignal u_RS1 bzw. u_RS2, dargestellt in einem Diagramm über der Kreisfrequenz ωt in der Figur 4 bzw. 5, einem zweiten Eingang mit Negation des zweiten UND-Gatter 48 bzw. 50 zugeführt, dessen erstem Eingang das Rechtecksignal U_RS2 bzw. u_RS1 zugeführt ist. Dem zweiten Eingang des dritten UND-Gatters 52 bzw. 54 ist das Rechtecksignal u_RS2 bzw. u_RS1 zugeführt, das ebenfalls dem zweiten Eingang des EXOR-Gatters 60 bzw. 62 zugeführt ist. Die Ausgangssignale u_U11, u_U21 und u_UG1 bzw. u_U21, u_U22 und u_UG2 der UND-Gatter 44 , 48 und 52 bzw. 46, 50 und 54 sind jeweils in einem Diagramm über der Kreisfrequenz ωt in den Figuren 8, 7 und 6 dargestellt. Durch diesen Aufbau der Logikschaltung 24 bzw. 26 wird aus den Rechtecksignalen u_RS1 und u_RS2 ein Taktimpuls u_C11 bzw. u_C12 erzeugt, das je nach Phasenfolge der Rechtecksignale u_RS1 und u_RS2 an der positiven bzw. negativen Flanke des Rechtecksignals u_RS2 bzw. u_RS1 generiert wird. Dadurch ist sichergestellt, daß unabhängig von der Phasenfolge der Signale u_S1 bzw. u_S2, selbst bei Wechsel der Phasenfolge während des Betriebs, gekennzeichnet durch die Punkte P₁ bzw. P₂ in den Figuren 3 bis 11, ein Taktimpuls u_C11 bzw. u_CL2 beim Maximum des Signals u_S1 bzw. u_S2 und damit natürlich auch im aktiven Bereich des Vorwärts-Rückwärtszählers erzeugt wird. Für die einwandfreie Funktion der Amplitudenregelung ist es wichtig, daß bei ständigem Wechsel der Phasenfolge nur ein Taktimpuls u_C11 bzw. u_C12 innerhalb einer Periode des Signals u_S1 bzw. u_S2 erzeugt wird, wodurch keine einseitige Amplitudenbeeinflussung erfolgen kann. Somit ist sichergestellt, daß die Abtastung der Amplituden bei beiden Signalen u_S1 und u_S2 abwechselnd erfolgt.
Das dritte UND-Gatter 52 bzw. 54 der Logikschaltung 24 bzw. 26 trägt nicht direkt zur Funktion der Logikschaltung 24 bzw. 26 bei, sondern stellt ein sogenanntes Anti-Hazard-Glied dar. Dieses Anti-Hazard-Glied soll verhindern, daß sogenannte Glitches, die bei fast gleichzeitiger Änderung mehrerer Eingangssignale entstehen können, entstehen. Da die Eingangssignale u_U11 und u_U21 des ODER-Gatters 56 bzw. die Eingangssignale u_U21 und u_U22 des ODER-Gatters 58 bedingt durch die Gatterlaufzeiten des ersten und zweiten UND-Gatters 44 und 48 bzw. 46 und 50 sich fast gleichzeitig ändern können, kann das Ausgangssignal u₀₁ bzw. u₀₂ des ODER-Gatters 56 bzw. 58 kurzzeitig seinen Zustand ändern, wodurch ein Fehlverhalten des nachfolgenden EXOR-Gatters 60 bzw. 62 hervorgerufen werden kann. Das dritte UND-Gatter 52 bzw. 54 der Logikschaltung 24 bzw. 26 verhindert ein derartiges Fehlverhalten, verursacht durch unterschiedliche Gatterlaufzeiten der UND-Gatter 44 und 48 bzw. 46 und 50, in dem es ein Signal u_UG1 bzw. u_UG2 erzeugt, das das Ausgangssignal u₀₁ bzw. u₀₂ während der fast gleichzeitigen Statusänderung seiner Eingangssignale u_U11 und u_U21 bzw. u_U21 und u_U22 auf high-Zustand hält.
In den Figuren 10 und 11 sind die von den Logikschaltungen 24 und 26 erzeugten Taktsignale u_C11 und u_CL2 in einem Diagramm über der Kreisfrequenz ωt dargestellt. Das Taktsignal u_C11 bzw. u_CL2 wird jeweils während einer Periode des Signals u_S1 bzw. u_S2, wobei die einzelnen Perioden des Signals u_S1 bzw. u_S2 durch T1, T2 und T3 gekennzeichnet sind, genau zum positiven Amplitudenmaximum generiert. Während der zweiten Periode T2 - T1 wird kein Taktsignal u_C12 erzeugt, da die Phasenfolge der Signale u_S1 und u_S2 zum Zeitpunkt P1 wechselte, bevor das Signal u_S2 sein positives Amplitudenmaximum erreicht hat.
Anhand der Figur 12 ist die Funktionsweise der Schaltungsanordnung 2 gemäß Figur 1 näher erläutert. Während der ersten Periode wird das Signal u_AS1 und u_AS2 abgetastet, d.h. es wird mittels des Fensterkomparators 12 und 14 festgestellt, wo sich die positive Amplitude bzw. das positive Amplitudenmaximum befindet. Es wird festgestellt, daß das Amplitudenmaximum unterhalb der unteren Vergleichsspannung +US₋ liegt. Dadurch ist das Signal EN im low-Zustand, wodurch der Zähler 20 und 22 aktiviert wird und durch das Signal U/D auf Vorwärtszählen gesetzt wird. Zum Zeitpunkt des Amplitudenmaximums des Signals u_AS1 und des Signals u_AS2 generiert die Logikschaltung 24 und 26 ein Taktsignal u_C11 und u_C12, wodurch der Zählerstand des aktiven Vorwärts-Rückwärtszählers 20 und 22, dargestellt durch eine 8-stellige oder 16-stellige Bitkombination, am niederwertigsten Bit (LSB) sich um 1 Bit erhöht wird. Dadurch ändert sich entsprechend der Wert der Verstärkung des programmierbaren Verstärkers 8 und 10, wodurch der Wert der Amplitude der Signale u_AS1 und u_AS2 größer wird. In jeder Periode wird das Signal u_AS1 und u_AS2 nacheinander abgetastet und in Abhängigkeit dieses Ergebnisses der Wert der Amplitude des Signals u_As1 und u_AS2 entsprechend geändert. Das Fenster (+US₊) -(+US₋) des Fensterkomparators 12 bzw. 14 hat wenigstens eine Breite von zwei LSB, wobei betragsmäßig das Fenster vom verwendeten Vorwärts-Rückwärtszähler 20 bzw. 22 abhängt.
In Figur 13 sind die Signale u_AS1 und u_AS2 in einem Diagramm über der Kreisfrequenz ωt dargestellt, wobei zum Zeitpunkt des negativen Amplitudenmaximums der Verstärkungswert des programmierbaren Verstärkers 8 und 10 generiert wird. Dazu sind jeweils dem Fensterkomparator 12 und 14 die Vergleichsspannungen -US₊ und -US₋ zugeführt, wodurch der Fensterkomparator 12 bzw. 14 die negative Amplitude des Signals u_AS1 bzw. u_AS2 überwachen kann.
Damit auch zu den negativen Amplitudenmaxima der Signale u_AS1 und u_AS2 Taktsignale u _C11 und u _C12 generiert werden, sind die Ausgänge der Komparatoren 16 und 18 jeweils über einen Inverter 25 und 27 mit der Logikschaltung 24 und 26 verbunden.
In Figur 14 ist eine Schaltungsanordnung zur Regelung der Offsetspannung des Signals u_S1 bzw. u_S2 dargestellt. Dabei besteht die Schaltungsanordnung aus der Schaltungsanordnung 2 und einer Schaltungsanordnung 2′, deren Datenausgänge einem Differenzglied 64 zugeführt sind. Der Ausgang des Differenzgliedes 64 ist über einen Digital-Analog-Wandler 66 mit einem Spannungsteiler 68 verknüpft, dessen Ausgang über einen Integrierer 70 mit einem Offseteingang der Schaltungsanordnung 2 und 2′ verknüpft ist. Die Schaltungsanordnung 2′ entspricht vom Aufbau der Schaltungsanordnung 2. Der Unterschied dieser beiden Schaltungsanordnungen 2 und 2′ liegt bei den Vergleichsspannungen +US₊, +US₋, -US₊ und -US₋. Wenn beispielsweise das Signal u_S1 mit einer Offsetspannung U_Off1 versehen ist, so sind den Fensterkompensatoren 12 und 14 der Schaltungsanordnung 2 die Vergleichsspannungen +US₊ und +US₋ zugeführt und die Ausgänge der Komparatoren 16 und 18 sind direkt mit den Logikschaltungen 24 und 26 verknüpft. Den entsprechenden Fensterkomparatoren der Schaltungsanordnung 2′ sind die Vergleichsspannungen -US₊ und -US₋zugeführt und die Ausgänge der entsprechenden Komparatoren sind über Inverter mit den Logikschaltungen verknüpft. Da beispielsweise das Signal u_S1 mit einer Offsetspannung U_Off1 behaftet ist, wird jeweils der Datenausgang des ersten Kanals der Schaltungsanordnung 2 und 2′, an dem ein Daten-Wort DV1+ bzw. DV1₋ ansteht, mit dem Differenzglied 64 verbunden. Dieses Differenzglied 64 bildet die Differenz DV1₋ - DV1₊ bzw. wenn das Signal u_S2 mit einer Offsetspannung U_Off2 behaftet ist, die Differenz DV2₋ - DV2₊. Die in digitaler Form gebildete Differenz, die dem doppelten Offsetwert des Signals u_S1 bzw. u_S2 entspricht, wird in einem analogen Wert gewandelt. Mittels des Spannungsteilers 68 erhält man den Offsetspannungswert U_Off1 bzw. U_Off2 des Signals u_S1 bzw. u_S2, der über den Integrator 70 einem Offseteingang des programmierbaren Verstärkers 8 bzw. 10 der Schaltungsanordnung 2 und einem entsprechenden programmierbaren Verstärker der Schaltungsanordnung 2′ zugeführt wird. Die Verstärker bilden dann die Differenz u_S1 -U_Off1 bzw. u_S2 -U_Off2. Durch diese Schaltungsanordnung können hohe Offsetspannungswerte, die durch Betriebstemperaturen sich wesentlich ändern, kompensiert werden.

Claims

1. Verfahren zur Ausregelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale (u_S1, u_S2) beliebiger Phasenfolge, die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen, dadurch gekennzeichnet, daß der positive bzw. negative Amplitudenverlauf der Signale (u_S1, u_S2) derart auf Unterschreitung einer unteren bzw. Überschreitung einer oberen Vergleichsspannung (∓US₋ bzw. ∓US₊) überwacht wird, daß bei Unterschreitung bzw. Überschreitung eine Vorrichtung (20, 22) zur Veränderung einer vorbestimmten Stellgröße eines Stellgliedes (8, 10) aktiviert wird, und daß die Signale (u_S1, u_S2) jeweils in Rechtecksignale (u_RS1, u_RS2) gewandelt werden, aus denen mittels einer Logikschaltung (24 bzw. 26) Taktimpulse (u_C11 bzw. u_C12) je nach Phasenfolge der Signale (u_S1, u_S2) an der positiven bzw. negativen Flanke der Rechtecksignale (u_RS1, u_RS2) generiert werden, die den vorbestimmten Verstärkungswert in Abhängigkeit des Ergebnisses der Amplitudenüberwachung um einen vorbestimmten Wert (LSB) verändern.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß die Signale (u_S1, u_S2) mittels Stellglieder (8, 10) in amplitudenkorrigierte Signale (u_AS1,u_AS2) gewandelt werden, die jeweils einerseits einer Vorrichtung (12, 14) zur Überwachung des positiven bzw. negativen Amplitudenverlaufs und andererseits einem Komparator (16, 18) zugeführt sind, wobei die Ausgänge der Komparatoren (16, 18) mit einer Logikschaltung (24, 26) verknüpft sind, daß die Stellgröße jedes Stellgliedes (8, 10) mittels einer Vorrichtung (20, 22) zur Veränderung einer vorbestimmten Stellgröße einstellbar ist und daß die beiden Ausgänge jeder Vorrichtung (12, 14) zur Überwachung des positiven bzw. negativen Amplitudenverlaufs des Signals (u_S1 bzw. u_S2) und ein Ausgang der Logikschaltung (24, 26) jeweils mit der Vorrichtung (20, 22) zur Veränderung einer vorbestimmten Stellgröße verknüpft sind.

3. Schaltungsanordnung nach Anspruch 2 mit einer zweiten Schaltungsanordnung (2′) zur Regelung von Amplitudenschwankungen zweier um 90° el. phasenverschobener, alternierender, periodischer Signale (u_S1, u_S2), die jeweils pro Halbperiode mittig ein Amplitudenmaximum aufweisen, wobei die amplitudenkorrigierten Signale (u_AS1, u_AS2) jeweils einerseits einer Vorrichtung zur Überwachung des negativen bzw. des positiven Amplitudenverlaufs und andererseits einem Komparator zugeführt sind, dessen Ausgänge mit einer Logikschaltung verknüpft sind, und wobei die Stellgröße jedes Stellgliedes mittels einer Vorrichtung zur Veränderung einer vorbestimmten Stellgröße einstellbar ist, dessen Eingänge mit den Ausgängen der Vorrichtung zur Überwachung des negativen bzw. positiven Amplitudenverlaufes der Signale (u_S1, u_S2) und mit einem Ausgang der Logikschaltung verbunden sind, dadurch gekennzeichnet, daß der positive Stellgrößenwert (DV1₊ bzw. DV2₊) der Vorrichtung (20 bzw. 22) zur Veränderung einer vorbestimmten Stellgröße der ersten Schaltungsanordnung (2) und der negative Stellgrößenwert (DV1₋ bzw. DV2₋) der Vorrichtung der zweiten Schaltungsanordnung (2′) eines Signals (u_S1 bzw. u_S2) einem Differenzglied (64) zugeführt ist, dessen Ausgang über einen Digital-Analog-Wandler (66) mit einem Spannungsteiler (68) verbunden ist, dessen Ausgang über einen Integrierer (70) der ersten Schaltungsanordnung (2) und der zweiten Schaltungsanordnung (2′) des Signals (u_S1) verbunden ist.

4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Logikschaltung (24 bzw. 26) drei UND-Gatter (44, 48, 50 bzw. 46, 50, 54) enthält, deren Ausgänge mit einem ODER-Gatter (56 bzw. 58) verbunden sind, dessen Ausgang einerseits mit einem EXOR-Gatter (60 bzw. 62) und andererseits mit dem ersten und dritten UND-Gatter (44, 52 bzw. 46, 54) verbunden ist, daß der erste Eingang der Logikschaltung (24 bzw. 26) mit einem Eingang des ersten UND-Gatters (44 bzw. 46) und mit einem Eingang mit Negation des zweiten UND-Gatters (48 bzw. 50) und daß der zweite Eingang der Logikschaltung (24 bzw. 26) mit einem Eingang des zweiten UND-Gatters (48 bzw. 50), des dritten UND-Gatters (50 bzw. 52) und des EXOR-Gatters (60 bzw. 62) verbunden ist, wobei der Ausgang des EXOR-Gatters (60 bzw. 62) mit einem Ausgang der Logikschaltung (24 bzw. 26) verbunden ist.

5. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jeweils als Vorrichtung (12, 14) zur Überwachung des positiven bzw. negativen Amplitudenverlaufs ein Fensterkomparator vorgesehen ist, wobei die Werte der Vergleichsspannungen (US₊, US₋) positiv bzw. negativ sein können.

6. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jeweils als Vorrichtung (20, 22) zur Veränderung einer vorbestimmten Stellgröße ein Vorwärts-Rückwärtszähler vorgesehen ist.

7. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß jeweils als Stellglied (8, 10) ein programmierbarer Verstärker vorgesehen ist.

8. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der positive und negative Stellgrößenwert (DV1₊, DV1₋ bzw. DV2₊, DV2₋) des Signals (u_S1 bzw. u_S2) einem Multiplexer zuführbar ist, dessen Ausgang über einen Digital-Analog-Wandler (66) mit einem Spannungsteiler (68) verknüpft ist.