DE3822293A1

DE3822293A1 - Digitaler phasenregelkreis

Info

Publication number: DE3822293A1
Application number: DE19883822293
Authority: DE
Inventors: Gerhard Dipl Ing Wischermann
Original assignee: Robert Bosch GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1988-07-01
Filing date: 1988-07-01
Publication date: 1990-01-04

Description

Die Erfindung bezieht sich auf einen digitalen Phasenregelkreis gemäß dem Oberbegriff des Anspruchs 1.

Ein solcher Phasenregelkreis ist durch die US-PS 46 16 259 im wesentlichen bekannt. Bei diesem bekannten Phasenregelkreis soll in erster Linie eine möglichst schnelle Phasenkorrektur bei Änderungen der Eingangsreferenzfrequenz während des Normalbetriebes durchgeführt werden.

Wird nun ein quarzstabiler Abtasttakt für die digitale Videosignalverarbeitung mit Hilfe eines digitalen Phasenregelkreises üblicherweise H-frequent verkoppelt, so besteht ein bekannter Nachteil dieses Kreises darin, daß nach dem Einschalten der Betriebsspannungen der Phasenregelkreis bis zum Einrasten relativ langsam einläuft. Dies liegt im wesentlichen daran, daß ein Quarzoszillator aufgrund seines minimalen Abstimmbereiches nicht in der Lage ist, eine große H-Phasenänderung schnell auszugleichen. Außerdem vergrößert der hohe Teilungsfaktor zwischen Oszillator- und H-Frequenz die Einlaufzeit proportional.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, bei dem eingangs genannten digitalen Phasenregelkreis die Einlaufzeit ganz erheblich zu verkürzen. Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.

Der erfindungsgemäße Phasenregelkreis mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat den Vorteil, daß mit nur wenig Mehraufwand an Schaltungselementen die Einlaufzeit der Phasenregelung wesentlich verkürzt wird.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Besonders vorteilhaft ist, wenn bereits zu Beginn des Regelvorganges die Regelspannung für den Oszillator annähernd dem Wert im eingerasteten Zustand des Phasenregelkreises entspricht. Damit ist ein noch schnelleres Einrasten der Phasenlage möglich.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines digitalen Phasenregelkreises gemäß der Erfindung,

Fig. 2 und 3 Impulsdiagramme von in Fig. 1 vorkommenden Signalen.

Dem Phasenregelkreis gem. Fig. 1 wird über Klemme 1 ein Referenzsignal (H _ref) zugeführt, welches bekanntlich dem einen Eingang einer Phasenvergleichsstufe 2 weitergeleitet wird, an dessen anderen Eingang das in der Phase zu vergleichende Signal (H _pll) liegt. Am Ausgang der Stufe 2 ist ein Tiefpaßfilter 3 angeschlossen, welches aus einem im Längszweig liegenden Widerstand 4 sowie einer Parallelschaltung aus einem RC-Glied 6 und einem Ladekondensator 7 besteht. Dieses Filter 3 ist über eine Verstärkerstufe 8 mit dem einen Eingang eines spannungsgesteuerten Quarzoszillators 9 verbunden, dessen Ausgang ggf. über eine Vorteilerstufe 10 mit der Ausgangsklemme 11 verbunden ist, an der das gewünschte Signal, beispielsweise ein Abtasttaktsignal f _c von 13,5 MHz abnehmbar ist. Zur Phasennachregelung des Oszillators 9 ist im Rückkopplungszweig ein als Teiler 1/ N wirkender Zähler 12 angeordnet, dessen Ausgang mit dem anderen Eingang der Phasenvergleichsstufe 2 verbunden ist. Die Frequenz dieses Ausgangssignals ist daher f _H=1/N×f _c, wobei also der Teilungsfaktor

beträgt.

An weiteren Ausgängen des Zählers 12 ist ein Decoder 13 angeschlossen, welcher u. a. dazu dient, Ladeimpulse (I _L) für den Ladeeingang 14 des Zählers 12 zu erzeugen. Diese Impulse erscheinen jeweils mit dem Zählerstand 864 und setzen damit den Zähler wieder auf 1.

Erfindungsgemäß ist nun an den Ladeeingang 14 des Zählers 12 der Ausgang eines ODER-Gliedes 16 angeschlossen, dessen einem Eingang die vom Decoder 13 abgegebenen Ladeimpulse I _L zugeführt werden. Der andere Eingang des ODER-Gliedes 16 ist mit dem Ausgang eines UND-Gliedes 17 verbunden, an dessen einem Eingang ein vom Eingangsreferenzsignal abgeleitetes Referenz-Ladeimpulssignal (H _refl) und an dessen anderem Eingang ein vom Decoder 13 erzeugtes Fensterimpulssignal (I _F) anliegen. Die Impulsbreite dieses Fensterimpulses (I _F) kann beispielsweise 16 Takt- oder Zählimpulse umfassen, so daß die Taktimpulse 856 . . . 863, 0 . . . 7 innerhalb des Fensterimpulses liegen. Das Referenz-Ladeimpulssignal wird mit Hilfe einer Impulsformerstufe 18 vom Eingangsreferenzsignal (H _ref) abgeleitet.

Die Wirkungsweise dieser erfindungsgemäßen Schaltung soll nunmehr in Verbindung mit Fig. 2 näher erläutert werden, in welcher Impulssignale bei nichtgerastetem Zustand der Phasenregelung dargestellt sind. In Zeile A von Fig. 2 ist das an Klemme 1 anliegende Eingangsreferenzsignal (H _ref) mit einer Impulsflanke bei t ₁ dargestellt, welches außer der Phasenvergleichsstufe 2 auch der Impulsformerstufe 18 zugeführt wird. Am Ausgang dieser Stufe 18 ist das davon abgeleitete Impulssignal nach Zeile C abnehmbar. Dieser Impuls (H _refl) wird nun mit dem am zweiten Eingang des UND-Gatters 17 anliegenden Fensterimpulssignal verglichen. Befindet sich nun der Referenzladeimpuls außerhalb dieses Fensterimpulses, d. h. liegt der entsprechende Eingang des UND-Gatters 17 auf "high", dann wird auch der Ausgang des UND-Gatters 17 während des Auftretens des Referenzladeimpulses "high" sein. Dieses "high"-Signal wird nun über das ODER-Gatter 16 dem Ladeeingang 14 des Zählers 12 zugeführt, wodurch dieser auf einen Wert innerhalb des Fensterimpulses (z.B. Null) geladen wird. Mit anderen Worten, der Fensterimpuls wird in Richtung des vom Decoder 13 erzeugten Ladeimpulses verschoben. Diese Grobeinstellung der H-Phase erfolgt in maximal einer Zeilenperiode (von 64 µs). Der Restzeitfehler in der Größenordnung einer Fensterimpulsbreite wird durch den normalen Regelvorgang des Phasenregelkreises ausgeglichen.

In Fig. 3 sind die Impulssignale im grob eingerasteten Zustand des Phasenregelkreises dargestellt. Wie bereits in Fig. 2 gezeigt, wird von dem Eingangssignal A ein Ladeimpulssignal C abgeleitet. Durch das Einrasten befindet sich nun auch eine Flanke des Vergleichssignals von Zeile B im Zeitfenster gemäß Zeile D, so daß davon ein Ladeimpuls gemäß Zeile E abgeleitet wird. Da nun auch der Referenzladeimpuls gemäß Zeile C innerhalb des Zeitfensters gemäß Zeile D liegt, wird dieser im UND-Gatter 17 unterdrückt, so daß der Ausgang des UND-Gatters 17 auf "low" liegt. Demzufolge wird am Ladeeingang 14 des Zählers 12 der Ladeimpuls gemäß Zeile E wirksam. Somit lädt sich nun der Zähler 12 selbst.

Um ggf. diese Einphaszeit des Phasenregelkreises noch zu verkürzen, ist erfindungsgemäß ein weiterer Schaltungsteil vorgesehen, welcher aus einer mit dem Eingangssignal beaufschlagten Referenzsignal-Detektorstufe 19 sowie einer über einen Schalter 21 einschaltbaren Hilfsspannungsquelle 22 besteht und mit dem Ladekondensator 7 verbunden ist. Die Detektorstufe 19 prüft, ob bereits an Klemme 1 ein Referenzsignal anliegt und schließt den Schalter bei fehlendem Eingangssignal. Dadurch wird der Ladekondensator 7 auf den Wert der Hilfsspannungsquelle aufgeladen, welcher in etwa dem Wert der Regelspannung im eingerasteten Zustand des Phasenregelkreises entspricht.

Damit können folgende Nachteile vermieden werden: Zum einen würde im nichteingerasteten Zustand der Oszillator 9 durch die Regelspannung moduliert, d. h., daß nach erfolgter Grobeinstellung der H-Phase der Phasenregelkreis eine Zeitlang innerhalb des Zeitfensters jittert, zum anderen würde sich die Regelspannung bei fehlendem Eingangssignal an einem Betriebsspannungsanschlag einstellen, wodurch der Oszillator 9 seine maximale Frequenzablage hat, bis die Regelspannung über die Zeitkonstantenglieder 3 auf den Sollwert abgebaut ist. Durch diese Vorladung des Ladekondensators 7 auf einen Wert, der der Regelspannung im eingerasteten Zustand annähernd entspricht, wird dieser Nachteil vermieden, weil der Oszillator 9 dann bei fehlendem Eingangsreferenzsignal sehr nahe an der Sollfrequenz schwingt und somit schneller innerhalb des Zeitfensters phasenmäßig einrasten kann.

Claims

1. Digitaler Phasenregelkreis mit einer Phasenvergleichsstufe (2) einem Tiefpaßfilter (3), einem regelbaren Quarzoszillator (9) und einem in einem Rückkopplungszweig angeordneten Zähler (12) mit Decoder (13), wobei der Oszillator (9) in Abhängigkeit von Eingangssignalen Ausgangssignale abgibt, die im Zähler (12) in Vergleichssignale umgewandelt und der Phasenvergleichsstufe (2) zum Vergleich mit den Eingangsreferenzsignalen zugeführt werden, wonach ein Fehlersignal abgegeben wird, welches im Tiepaßfilter (3) in eine Regelspannung für den Oszillator (9) umgewandelt wird, dadurch gekennzeichnet, daß an den Lade-Eingang (14) des Zählers (12) der Ausgang eines ODER-Gatters (16) angeschlossen ist, dessen Eingänge einerseits mit dem Ladeimpuls-Ausgang des Decoders (13) und andererseits mit dem Ausgang eines UND-Gatters (17) verbunden ist, an dessen Eingängen einerseits ein vom Decoder (13) erzeugtes Fensterimpulssignal und andererseits ein vom Eingangsreferenzsignal abgeleitetes Referenz-Ladeimpulssignal anliegen, wobei das UND-Gatter (17) nur dann einen Ladeimpuls abgibt, wenn der Referenz-Ladeimpuls außerhalb des Fensterimpulses liegt.

2. Digitaler Phasenregelkreis nach Anspruch 1 zur Erzeugung eines quarzstabilen Abtasttaktes für die digitale Videosignalverarbeitung, dadurch gekennzeichnet, daß der Referenz-Ladeimpuls ein vom horizontalfrequenten Austastsignal mittels einer Impulsformerstufe (18) abgeleiteter H-frequenter Impuls ist.

3. Digitaler Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Ladekondensator (7) des Tiefpaßfilters (3) über einen Schalter (21) mit einer Spannungsquelle (22) verbindbar ist, deren Spannung annähernd der Regelspannung im eingerasteten Zustand des Phasenregelkreises entspricht.

4. Digitaler Phasenregelkreis nach Anspruch 3, dadurch gekennzeichnet, daß der Schalter (21) von einer Referenzsignal-Detektorstufe (19) gesteuert wird, an deren Eingang die Eingangs-Referenzsignale anliegen.