DE19625970C2 - Programmierbarer Oszillator - Google Patents
Programmierbarer OszillatorInfo
- Publication number
- DE19625970C2 DE19625970C2 DE1996125970 DE19625970A DE19625970C2 DE 19625970 C2 DE19625970 C2 DE 19625970C2 DE 1996125970 DE1996125970 DE 1996125970 DE 19625970 A DE19625970 A DE 19625970A DE 19625970 C2 DE19625970 C2 DE 19625970C2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- oscillator
- programming
- pins
- frequencies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Sowohl für die Entwicklung als auch bei der Fertigung elektronischer Geräte werden
quarzstabilisierte Oszillatoren mit den unterschiedlichsten Frequenzen benötigt. Mit
Frequenzteilern lassen sich aus der Frequenz des Quarzoszillators nur Frequenzen ableiten, die ein
ganzzahliger Bruchteil der Quarzfrequenz sind. Vielfach werden jedoch Oszillatoren mit einer ganz
anderen Frequenz benötigt. Solche kundenspezifischen Oszillatoren sind jedoch teuer, insbesondere
wenn hiervon nur geringe Stückzahlen, vielleicht nur einige wenige für Entwicklungszwecke, und
diese in einem Standardgehäuse, z. B. in einem DIL 14-Standardgehäuse (Dual InLine) gebraucht
werden.
In DE 38 22 293 A1 wird ein digitaler Phasenregelkreis mit einer Phasenvergleichsstufe, einem
Tiefpaßfilter, einem regelbaren Oszillator sowie einem in einem Rückkopplungszweig
angeordneten Zähler mit Decoder beschrieben. In Abhängigkeit von Eingangssignalen gibt der
Oszillator Ausgangssignale ab, welche im Zähler in Vergleichssignale umgewandelt und zum
Vergleich mit den Eingangsreferenzsignalen der Phasenvergleichsstufe zugeführt werden. Aus dem
hierdurch gewonnenen Fehlersignal wird im Tiefpaßfilter eine Regelspannung für den Oszillator
abgeleitet. Durch eine besondere Beschaltung von Zähler und Decoder wird die Einlaufzeit der
Phasenregelung verkürzt. Aus einem Aufsatz "Digitally Controlled Oscillator", veröffentlicht in
IEEE Journal of Solid-State Circuits, Bd. 23, Heft 6,1989, S. 640-645, ist ein frequenzstabiler
Oszillator für mehrere Ausgangsfrequenzen mit einer PLL-Schaltung sowie einer Ablaufsteuerung
bekannt, der beim Einschalten jeweils über ein Zweidraht-Programmierinterface mittels eines
externen Prozessors mit den zur Erzeugung der gewünschten Frequenz erforderlichen Parametern
programmiert wird. Ein Aufsatz "One Chip AM/FM Digital Tuning System" von K. Ichinose et al.,
veröffentlicht in IEEE Transactions on Consumer Electronics, Bd. CE-26, August 1980, beschreibt
einen PLL-Tuner für AM/FM-Radios mit je einem Ortsfrequenzoszillator für AM und FM. Für
jedes der beiden Frequenzbänder sind in einem 9 × 14 Bit-Speicher sechs programmierbare
Speicherplätze zum Abspeichern von die jeweilige Oszillatorfrequenz bestimmenden
Steuerdatenworten für die PLL-Schaltung vorhanden. Zum Empfang eines vorprogrammierten
Senders wird das betreffende Frequenzdatenwort durch Knopfdruck aufgerufen. Das Abspeichern
eines vorgewählten Senders erfolgt über einen durch Tastendruck fortschaltbaren
Auf/Abwärtszähler, welcher das der zu erzeugenden Oszillatorfrequenz entsprechende
Frequenzdatenwort liefert. Die integrierte Schaltung weist eine Vielzahl von Anschlußpins auf und
ist in ihrer Gesamtkonfiguration allein auf die Anwendung als Radiotuner ausgerichtet. Ein in
"Funk-Technik", Bd. 40 (1985), S. 473 beschriebenes "TV-Sat-geeignetes Frequenzsynthese-
Abstimm- und Bediensystem für die Unterhaltungselektronik" hat eine PLL-Schaltung, welche
zusammen mit dem zugehörigen Vorteiler zu einem Baustein zusammengefaßt ist. Diese und der
nichtflüchtige Speicher für die Abstimminformation werden von einem Mikrocomputer gesteuert.
Es handelt sich um ein spezielles IC-Bausteinpaket mit einer Vielzahl von Anschlüssen, welches
ebenfalls nur für den angegebenen Zweck entworfen ist und hergestellt wird.
Schließlich zeigt US 5 451 912 dem Oberbegriff des Anspruchs 1 entsprechend einen
programmierbaren Frequenzgenerator in einem Standard-Industriegehäuse mit vier Anschlußpins.
Der Frequenzgenerator besteht aus einer Oszillatorschaltung mit Schwingquarz, einer
rückgekoppelten PLL-Schaltung mit zwei programmierbaren Teilern, einem programmierbaren
Ausgangsteiler, einer Ausgangs-Pufferschaltung sowie einer Programmier- und Steuerschaltung.
Da der bekannte Frequenzgenerator nur die vier genannten Anschlüsse Vdd (Betriebsspannung),
GND (Masse), Fout (Frequenzausgang) und OD (Ausgangsdeaktivierung) hat, ist eine Umschaltung
oder Umprogrammierung im Betrieb unmöglich. Vielmehr muß er schrittweise Bit für Bit
programmiert werden, und nach jedem Schritt muß die gesamte Struktur ausgeschaltet werden, weil
erst das Ausschalten in Verbindung mit dem Pin 1-Status während des darauffolgenden
Einschaltens den Programmiermodus und das Programmieren eines weiteren von insgesamt 30
notwendigen Bits einleitet. Der Frequenzgenerator läßt sich zwar über die vier Standardpins
programmieren, nicht aber während des normalen Betriebs, und er kann auch nicht auf verschiedene
vorprogrammierte Frequenzen umgeschaltet werden.
Für zahlreiche Anwendungsfälle wird ein frequenzstabiler Oszillator gebraucht, der auf mindestens
zwei oder auch mehr vorprogrammierbare Frequenzen umschaltbar ist. So gibt es 2-Frequenz-
Echolotgeräte, Rechner mit Normal- und Turbo-Mode, Geräte mit Normal- und Bereitschaftsbetrieb
sowie andere Anwendungen, wo ein Frequenzgenerator einerseits im Betrieb auf unterschiedliche
Frequenzen umschaltbar sein muß und andererseits diese Frequenzen leicht vorprogrammierbar sein
sollen. Außerdem besteht, wie eingangs erwähnt, Bedarf an einem beispielsweise für Labor- und
Prüfzwecke leicht auf unterschiedliche Frequenzen umprogrammierbaren Oszillator.
Diese Aufgabe löst die im Anspruch 1 gekennzeichnete Erfindung. Hier sind die gewünschten
Ausgangsfrequenzen vorprogrammiert und jederzeit aufrufbar, ohne daß bei der Umschaltung der
Oszillator abgeschaltet oder gar ein neuer Datensatz einprogrammiert werden müßte. Er wird über
die Programmierpins ohne großen Aufwand programmiert. Der neue Oszillator kann in einem DIL
14-Standardgehäuse untergebracht werden, so daß er mit einem üblichen TTL-
Oszillator anschluß- und funktionskompatibel ist. Er kann simultan auf bis zu 16 Festfrequenzen
programmiert werden. Zusätzlich läßt er sich fest im System oder dynamisch durch einen
beliebigen Prozessor umprogrammieren. Vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung ergeben sich aus den Unteransprüchen.
Mit einem bevorzugten Ausführungsbeispiel des neuen Oszillators, im folgenden PLL-Oszillator
genannt, lassen sich unter Verwendung eines Referenzquarzes von 2 bis 32 MHz gestaffelte
Frequenzen von 0,78 bis 130 MHz in der Größenordnung eines 1 kHz-Rasters erzeugen. Über Pin1
kann die Ausgangsfrequenz störungsfrei (glitchfrei) an- und abgeschaltet werden. Bleibt Pin1
unbeschaltet so bleibt der Oszillatorausgang ständig aktiviert. Mit einer alternativen Bestückung
läßt sich die Enable-Funktion durch Pin1 unterbinden, wobei die Frequenzbank-Umschaltfunktion
über Pin1 erhalten bleibt. Der PLL-Oszillator wird einmalig programmiert bzw. umprogrammiert
und initialisiert danach bei jeder Einschaltung (Power Up) automatisch die PLL (Phase Locked
Loop) auf die gewünschte Ausgangsfrequenz. Der PLL-Oszillator stellt somit hardwaremäßig einen
vollständigen Ersatz eines Einfrequenz-Standardoszillators dar. In einer isp-Version (in system
programmable) kann diese Frequenz beliebig oft entweder über einen externen Programmieradapter
und beispielsweise eine CENTRONICS-Schnittstelle, oder falls zusätzlich zu den vier Standard-
Pins vier weitere Pins als Programmierpins vorgesehen sind, im System umprogrammiert werden.
Außerdem kann eine unbeschränkte Umprogrammierung durch einen Prozessor während des
Betriebs vorgesehen sein.
Die Erfindung wird nachfolgend anhand einiger in den Zeichnungen wiedergegebener
Ausführungsbeispiele erläutert. Darin zeigt:
Fig. 1 die Pin-Kompatibilität des PLL-Oszillatores mit einem herkömmlichen TTL-
Oszillator
Fig. 2 das Blockschaltbild des PLL-Oszillators;
Fig. 3 den Stromlaufplan eines Ausführungsbeispiels; und
die Fig. 4a bis 4d vier Programmierungsbeispiele für den PLL-Oszillator.
Wie Fig. 1 zeigt, erfüllt der neue PLL-Oszillator mit seinen vier Standard-Pins 1 (OE), 7 (GND),
8 (OUT) und 14 (VCC) die Pinkompatibilität zu handelsüblichen Standard-Oszillatoren im DIL 14-
300 mil-Format. Da diese sowohl mit als auch ohne Output-Enable-Funktion am Pin1 verfügbar
sind, ist auch beim PLL-Oszillator bei unbeschaltetem Pin 1 der Ausgang OUT standardmäßig
aktiviert. Zusätzlich zu diesen standardmäßigen vier Pins 1, 7, 8 und 14 sind vier weitere, als
Buchsen ausgebildete Kontakte 3 (MODE), 5 (SDI: Serial Data In), 10 (SDO: Serial Data Out)
und 12 (SCLK: Serial Data Clock) vorhanden, um den PLL-Oszillator entweder über einen
Programmieradapter oder im System resident umprogrammieren zu können. Der Anschluß der Pins
und Buchsen ist aus Fig. 2 ersichtlich.
Der PLL-Oszillator besteht im wesentlichen aus einem Quarzoszillator OSZ, einer
Ablaufsteuerung D1, einer PLL-Schaltung U1, einer Programmierschnittstelle PI sowie einer
Resetschaltung D2. Der Quarzoszillator legt seine stabilisierte Taktfrequenz sowohl an die
Ablaufsteuerung D1 als auch an die PLL-Schaltung U1. An die Ablaufsteuerung D1 sind das
Programmierinterface PI und die Resetschaltung D2 angeschlossen. Durch direkten Anschluß des
Programmierinterface über eine CENTRONICS-Schnittstelle an einen PC oder an einen beliebigen
Prozessor erfolgt der Zugriff auf die reprogrammierbare Ablaufsteuerung D1. Sie ist beispielsweise
vom Typ ISP22V10PLCC. In diesem Baustein ist zugleich das Programmierinterface PI realisiert.
Je nach Bestückungsvariante und Softwareversion (s. u.) kann das Programmierinterface zusätzlich
für die Auswahl mehrerer im Ablaufsteuerwek D1 fest programmierter Frequenzen benutzt
werden. Dies erfolgt über die Auswahlleitungen FSEL0 bis FSEL3. Damit können maximal 16
vorprogrammierte Frequenzen ausgewählt werden.
Durch Programmieren einer ganz bestimmten Ablaufsteuerung kann man zusätzlich eine hybride
Betriebsform einstellen, in der beispielsweise mit FSEL2 bis FSEL0 acht fest programmierte
Frequenzen aktivierbar sind und darüber hinaus eine weitere Betriebsart die Ablaufsteuerung selbst
derart transparent schaltet, daß ein beliebiger externer Prozessor oder PC direkt auf die PLL-
Schaltung zugreifen kann. Man ist dann in der Lage, alle von der PLL-Schaltung realisierbaren
Frequenzmuster im Betrieb unterbrechungsfrei einzustellen. Die in dieser Betriebsart direkt
programmierte Frequenz wird nur in einem SRAM (Static Random Access Memory) gespeichert
und nach dem Ausschalten wieder auf die PLL-Defaulteinstellung zurückgesetzt.
Wie erwähnt, kann der PLL-Oszillator simultan mit mehreren Frequenzmustern fest programmiert
werden, die in einer isp-Bestückung (in system programmable) jederzeit wahlfrei neu
konfigurierbar sind. Da hierfür auch Auswahlbits notwendig sind, werden vom 4-Pin-
Programmierinterface in der isp-Bestückung zwei auch nach dem Programmieren nutzbare Pins zur
Frequenzauswahl FSEL1, FSEL0 definiert, so daß im System durch zwei Portleitungen eines
Prozessors oder Tastschalters jeweils die gewünschte Frequenz ausgewählt werden kann. Die im
Zeitpunkt der Einschaltung (Power Up) eingestellte Frequenzbank wird dann automatisch
aktiviert. Eine Frequenzumschaltung während des Betriebs (ohne Abschalten) wird durch Anlegen
einer anderen Frequenzadresse zunächst nur vorbereitet; der Oszillator schwingt vorerst auf der
zuletzt eingestellten Frequenz weiter. Erst mit einem Enable-Signal "1-0-1" an Pin1 wird die neue
Bank übernommen und eingestellt. Dies kann ebenfalls durch einen Prozessorport oder durch einen
Taster realisiert werden.
Im Falle einer nisp-Bestückung (no in system programmibility) werden alle vier Pins des
Programmierinterface benutzt, um mit FSEL3 bis FSEL0 bis zu 16 Frequenzen auswählen zu
können. Bei der Auswahl sehr verschiedener Frequenzen sind nicht immer alle 16 Frequenzen aber
immer mehr als 4 Frequenzen im Steuerwerk D1 realisierbar. Die Übernahme der eingestellten
Frequenzadresse findet wiederum entweder beim Einschalten oder durch die Pegelsequenz "1-0-1"
am Pin 1 statt.
Eine dritte Bestückungsvariante mit nisp-Struktur erlaubt es, einerseits bis zu 8 verschiedene
Frequenzen fest zu programmieren und andererseits über das Programmierinterface mit einem
beliebigen Prozessor eine Inline-Umprogrammierung im Betrieb vorzunehmen. So kann man
zwischen mehreren Festfrequenzen umschalten oder direkt die PLL-Parameter unter Umgehung des
Initialisierungssteuerwerks in den PLL-Oszillator programmieren. In diesem Fall kann die
Ausgangsfrequenz des PLL-Oszillators sogar der Prozessortakt des programmierenden Prozessors
selbst sein, weil in dieser Betriebsart der Oszillatorausgang nicht durch Pin1 abgeschaltet wird.
Bei unbeschaltetem Programmierinterface (vgl. Fig. 2) werden die vier zugehörigen Eingangssignale
FSEL0 bis FSEL3 automatisch auf logisch 1 gesetzt, was der erwähnten Default-Einstellung
entspricht. Der Einschalt-Reset sorgt für eine Initialisierung der Ablaufsteuerung, welche je nach
Programm die Beschaltung des Programmierinterface auswertet und die Parameter für die zu
erzeugende Frequenz in Form eines seriellen Datenstroms in die PLL-Schaltung einstellt. Sollte das
aktuell programmierte Ablaufsteuerprogramm die hybride Betriebsart für den direkten Zugriff eines
externen Prozessors auf die PLL-Schaltung beinhalten und die Interfacebeschaltung gerade diese
Option auswählen, so startet die PLL-Schaltung selbständig mit der ihr eigenen Standardfrequenz
und wartet auf den direkten Datenstrom zur Umprogrammierung über das Interface.
Nachdem der PLL-Oszillator durch die Einschaltsequenz automatisch entsprechend der aktuellen
Interfacebeschaltung und dem implementierten Ablaufsteuerprogramm initialisiert wurde, kann die
Ausgangsfrequenz jederzeit umprogrammiert werden, indem ein anderes Steuermuster an das
Programmierinterface gelegt wird. Hierdurch wird die Umprogrammierung wie erwähnt zunächst
nur vorbeeitet, und der Oszillator schwingt vorerst auf der alten Frequenz weiter. Erst durch die 1-
0-1-Sequenz an Pin1 (OE) wird die neue Einstellung übernommen und die PLL-Schaltung
umprogrammiert.
Normalerweise wird Pin1 auch zum Abschalten (hochohmiger Ausgang) der Ausgangsfrequenz des
PLL-Oszillators an Pin8 benutzt, so daß bei der Umprogrammierung diese Ausgangsfrequenz
ebenfalls kurz abgeschaltet wird. Eine Bestückungsoption erlaubt es jedoch, den Ausgang
kontinuierlich zu aktivieren, so daß beim Umschalten auf eine andere Frequenz die neue Frequenz
ohne Störung (glitchfrei) und ohne Austastung am Ausgang erscheint. Diese Option wird durch
alternatives Bestücken von R2 oder R3 (vgl. Fig. 3) ermöglicht.
Beim Betrieb des PLL-Oszillators werden die Programmierparameter für die PLL-Schaltung vom
Steuerwerk je nach Einstellung automatisch geladen. Zum Programmieren muß dieses Steuerwerk
selbst mit diesen PLL-Parametern programmiert werden. Hierzu stehen zwei Varianten zur
Verfügung:
Das Steuerwerk hat ein Vierdraht-Programmierinterface mit vier
Programmierbuchsen. Nach dem Programmieren direkt über eine CENTRONICS-Schnittstelle
eines PC werden diese Kontakte nur noch benötigt, wenn damit verschiedene Frequenzen
ausgewählt werden sollen oder wenn der bereits eingelötete PLL-Oszillator selbst über einen
Stecker auf der Trägerplatine umprogrammierbar sein soll. Wird das Interface, beispielsweise bei
Einzelfrequenzbetrieb, nach dem Programmieren nicht mehr gebraucht, so stören vier von unten
nach oben ausgeführte Kontaktbuchsen den normalen 4 Pin-DIL14 Einbau nicht. Werden die
Kontakte hingegen für weitere Frequenzoptionen benötigt, sind auf der Trägerplatine passende nach
oben gerichtete Stifte einzulöten.
Das Vierdraht-Interface kann völlig wahlfrei benutzt werden, weil das
Steuerwerk vor dem Auflöten auf den PLL-Oszillator über ein Standard-Programmiergerät
programmiert wird. Zwar kann auch dieses Steuerwerk umprogrammiert werden, aber nur solange
der Baustein nicht eingelötet ist. Bei dieser Version können wie erwähnt bis zu 16 verschiedene
Frequenzmuster über die dann zu kontaktierenden Programmierpins ausgewählt werden.
Fig. 4a zeigt das Programmierinterface und die funktionale Doppelbelegung seiner Kontakte. Die
PLL-Parameter werden durch ein eigenes Programm optimiert berechnet, wobei die Hardware-
Realisierungsparameter der PLL-Schaltung berücksichtigt werden. Aus dem aktuellen
Frequenzwunsch liefert ein solches Programm unter Berücksichtigung der Frequenz des
Quarzoszillators alle PLL-Programmierdatenbits. Alle für eine Frequenzdatenbank erforderlichen
PLL-Pragrammierdaten werden im nächsten Schritt beispielsweise in das zugehörige LOG/iC-
Compiler Quelldesign für das Steuerwerk eingearbeitet und compiliert. Das entstandene
Programmierdatenfile kann bei nisp-Bestückung vor dem Einlöten über ein Programmiergerät
programmiert werden. Bei isp-Bestückung wird erst nach der Fertigung des PLL-Oszillators dieser
entweder über einen Programmieradapter oder direkt über die Trägerplatine im System von einem
beliebigen PC durch Herunterladen resident programmiert.
Nachfolgend werden drei grundsätzlich verschiedene Anwendungsfälle des PLL-Oszillators
beschrieben, wobei im speziellen Ausführungsbeispiel mit einem Schaltungsaufbau gemäß Fig. 3 als
Programmierinterface und Ablaufsteuerung D1 ein Baustein ISP22V10PLCC der Firma Lattice, als
Reset-Schaltung D2 ein Baustein MAX809/811 der Firma Maxim, als PLL-Schaltung ein Baustein
AV9110-01 der Firma JCS sowie ein Quarzoszillator mit einer Taktfrequenz von 20 MHz eingesetzt
wurden.
Der erste Fall stellt eine isp-Realisierung eines Vierfrequenz-Oszillators dar, welcher je nach der
ausgewählten Speicherbank FSEL (1,0) die zugehörige Frequenz liefert. Die
Programmierportbelegung ergibt sich aus Fig. 4b.
FSEL (1,0) = 00 (0D) ⇒ F = 19 MHz
FSEL (1,0) = 01 (1D) ⇒ F = 14 MHz
FSEL (1,0) = 10 (2D) ⇒ F = 33 MHz
FSEL (1,0) = 11 (3D) ⇒ F = 27 MHz
Die Frequenzumschaltung wird mit dem Enable-Signal am Pin1 eingeleitet. Diese
Ausführungsform kann jederzeit über einen Programmieradapter auf vier völlig andere Frequenzen
resident umprogrammiert werden.
Im zweiten Fall erlaubt eine nisp-Anwendung aufgrund der zwei zusätzlich freien Programmierpins
insgesamt eine Auswahl von bis zu 16 Frequenzen. Die zugehörige Programmierportbelegung zeigt
Fig. 4c. Bei dieser Variante muß das Steuerwerk vor dem Einlöten programmiert werden.
Man erhält hier beispielsweise folgende Gruppe von Ausgangsfrequenzen:
FSEL (3 . . 0) = 0000 (0D) ⇒ F = 8 MHz
FSEL (3 . . 0) = 0001 (1D) ⇒ F = 9 MHz
. . . bis . . .
FSEL (3 . . 0) = 1110 (14D) ⇒ F = 50 Mhz
FSEL (3 . . 0) = 1111 (15D) ⇒ F = 54 Mhz
Für FSEL3 = 0 wird die PLL über FSEL0 und FSEL1 (siehe Fig. 4d) mit einem seriellen
Bitdatenstrom direkt von einem beliebigen Prozessor programmiert.
Im dritten Fall liegt eine hybride Lösung vor, die unter Benutzung der nisp-Lösung zum einen bis zu
8 Festfrequenzen auswählbar zur Verfügung stellt und zum anderen ein Zweidraht-
Programmierinterface für den direkten Zugriff auf die PLL-Schaltung aufweist. Somit kann die
PLL-Schaltung selbst, unter Umgehung des Steuerwerks, von einem beliebigen Prozessor aus im
Betrieb (on the fly) ohne Taktunterbrechung umprogrammiert werden. Dies funktionert selbst
dann, wenn der Prozessor selbst durch diesen PLL-Oszillator getaktet wird. Die Programmierport-
Belegung ist in Fig. 4d dargestellt. Hier ergeben sich beispielsweise folgende Ausgangsfrequenzen:
FSEL (3 . . 0) = 1000 (8D) ⇒ F = 24 MHz
FSEL (3 . . 0) = 1001 (9D) ⇒ F = 25 MHz
bis
FSEL (3 . . 0) = 1110 (14D) ⇒ F = 50 MHz
FSEL (3 . . 0) = 1111 (15D) ⇒ F = 54 MHz
Für FSEL3 = 0 wird die PLL über FSEL0 und FSEL1 (siehe Fig. 4d) mit einem seriellen
Bitdatenstrom von einem beliebigen Prozessor direkt programmiert.
Ist keine Umprogrammierung vorgesehen, so kann für das Steuerwerk D1 beispielsweise der
Baustein GAL22V10PLCC eingesetzt werden. Die Widerstände der Positionen R2 und R3 bestehen
bei bestimmten Bestückungsvarianten (vgl. Fig. 3) aus einer Kurzschlußbrücke oder sind
unbestückt. Die in Fig. 3 angegebenen Werte der einzelnen Bauelemente sind nur als Beispiele für
bestimmte Anwendungsfälle anzusehen. Im Rahmen der Erfindung läßt sich eine Vielzahl weiterer
Varianten und Funktionskombinationen realisieren.
Claims (9)
1. Programmierbarer Oszillator für mehrere Ausgangsfrequenzen in einem Standardgehäuse, der
eine zu einem Einfrequenz-Oszillator pinkompatible Anordnung seiner Anschlüsse aufweist und
einen Quarzoszillator, eine PLL-Schaltung, eine Ablaufsteuerung sowie einen
Frequenzdatenspeicher umfaßt,
dadurch gekennzeichnet, daß
- a) außer den vier Anschlußpins (14, 7, 1, 8) für Spannungsversorgung (VCC), Masse (GND), Freischaltsignal (OE) und Ausgangssignal (QUT) vier zusätzliche Programmierpins (FSEL0 bis 3) vorgesehen sind;
- b) die von der gleichen Taktfrequenz wie die PLL-Schaltung (U1) beaufschlagte Ablaufsteuerung (D1) über ein Programmierinterface (PI) an die Programmierpins (FSEL0 . . . 3) angeschlossen ist und zum Vorprogrammieren des Mehrfrequenzoszillators die jeweils gewünschten Ausgangsfrequenzen bestimmende digitale Steuerworte in einer Frequenzdatenbank elektrisch löschbar gespeichert werden; und
- c) zum Betrieb des Oszillators mit einer gewünschten der vorprogrammierten Ausgangsfrequenzen das der gewünschten Ausgangsfrequenz entsprechende Steuerwort über Frequenzauswahlpins aus der Frequenzdatenbank ausgewählt, die PLL-Schaltung (U1) damit programmiert und der Oszillator freigegeben wird.
2. Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens zwei der Programmierpins
(FSEL) nach erfolgter Vorprogrammierung als Frequenzauswahlpins dienen.
3. Oszillator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er zu einem
Einfrequenzoszillator pinkompatibel in einem DIL 14-Standardgehäuse angeordnet ist
4. Oszillator nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Reset-Schaltung (D2)
für die Ablaufsteuerung (D1).
5. Oszillator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Ablaufsteuerung (D1)
und Programmierinterface (PI) ein gemeinsamer Baustein sind.
6. Oszillator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die vier
Programmierpins (FSEL) nach oben aus der Trägerplatine herausragen und vorzugsweise als
Buchsen ausgebildet sind.
7. Oszillator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in einer im Betrieb
nicht umprogammierbaren Bestückung (nisp) bis zu 16 Ausgangsfrequenzen auswählbar sind.
8. Oszillator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in einer im Betrieb
umprogrammierbaren Bestückung (isp) vier vorprogrammierte und umprogrammierbare
Frequenzen auswählbar sind.
9. Oszillator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß neben einer
vorgegebenen Anzahl fest programmierter Frequenzen ein direkter Programmierzugriff auf die
PLL-Schaltung vorgesehen ist, um zusätzlich eine im Betrieb wahlfrei programmierbare weitere
Frequenz zu erzeugen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996125970 DE19625970C2 (de) | 1996-06-28 | 1996-06-28 | Programmierbarer Oszillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996125970 DE19625970C2 (de) | 1996-06-28 | 1996-06-28 | Programmierbarer Oszillator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19625970A1 DE19625970A1 (de) | 1998-01-08 |
DE19625970C2 true DE19625970C2 (de) | 2001-07-19 |
Family
ID=7798310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996125970 Expired - Fee Related DE19625970C2 (de) | 1996-06-28 | 1996-06-28 | Programmierbarer Oszillator |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19625970C2 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3822293A1 (de) * | 1988-07-01 | 1990-01-04 | Bosch Gmbh Robert | Digitaler phasenregelkreis |
US5451912A (en) * | 1994-06-13 | 1995-09-19 | Cypress Semiconductor Corp. | Methods and apparatus for a programmable frequency generator that requires no dedicated programming pins |
-
1996
- 1996-06-28 DE DE1996125970 patent/DE19625970C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3822293A1 (de) * | 1988-07-01 | 1990-01-04 | Bosch Gmbh Robert | Digitaler phasenregelkreis |
US5451912A (en) * | 1994-06-13 | 1995-09-19 | Cypress Semiconductor Corp. | Methods and apparatus for a programmable frequency generator that requires no dedicated programming pins |
Non-Patent Citations (5)
Title |
---|
Funktechnik, 1985, H.11, S.473-474 * |
Giebel, B., Lutz, J., O`Leary, P. L.: Digitally Controlled Iscillator, In: IEEE Journal of Solid- State Circuits, Vol. 24, No. 6, 1989, S. 640-645 * |
ICHINOSE, K. et al. "One Chip AM/FM Digital Tuning System". In: IEEE Transactions on Consu- mer Electronics, Vol. CE-26, Aug.1980, S.282-288 * |
The Crystalmaster 93, SE Quarzprodukte on Seiko Epson, Katalog der Fa. SE Spezial Electronic KG, CB 16-30, S. 29-30 * |
The Crystalmaster 96/97, Product Catalog der Fa. Seiko Epson Corp., 1996, Sept., S. 33 * |
Also Published As
Publication number | Publication date |
---|---|
DE19625970A1 (de) | 1998-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0705465B1 (de) | Konfigurierbares, analoges und digitales array | |
DE69534812T2 (de) | Programmierbare logische Vorrichtung, die mehr als eine Konfiguration speichert, und Mittel zum Umschalten der Konfiguration | |
DE3106427C2 (de) | ||
DE19700017C2 (de) | Swallowzähler mit Modulsignalausgabesteuerung, sowie Vergleichsfrequenzteiler und PLL-Freuqenz-Synthesizerschaltung | |
DE60210387T2 (de) | Programmierbare Verzögerunszellen für Spannungsgesteuerten Oszillator | |
DE2929901C2 (de) | Elektronischer Kanalwähler | |
DE60122787T2 (de) | Digitaler frequenzvervielfacher | |
DE10056592A1 (de) | Anordnung mit einem Mikroprozessor | |
DE69914010T2 (de) | Abstimmungsvorrichtung | |
DE69836249T2 (de) | UHF/VHF-Tuner | |
EP0847587B1 (de) | Leistungsschalter mit stromwandlern und einem informationsspeicher | |
WO2005036750A1 (de) | Konfigurierbare logikschaltungsanordnung | |
DE60217888T2 (de) | Phasenumgeschaltete doppelmodus-teilerzählerschaltung für einen frequenzsynthesizer | |
DE3609718A1 (de) | Zuendsystem fuer fahrzeuge | |
DE69937594T2 (de) | Programmierbare Filterbank | |
DE2634897A1 (de) | Anordnung zu einer elektronisch programmierbaren frequenzkorrektur | |
DE19625970C2 (de) | Programmierbarer Oszillator | |
DE602004005912T2 (de) | Vorrichtung und Verfahren zur Reduzierung der Verriegelungszeit einer Phasenregelschleife | |
DE10241385A1 (de) | Integrierter Schaltkreis | |
DE2738345C2 (de) | ||
EP0875062B1 (de) | Zur abarbeitung von softwareprogrammen ausgelegte integrierte schaltung | |
DE2817212A1 (de) | Schaltungsanordnung mit einem ic-chip und einem kristall-oszillator | |
DE69722665T2 (de) | Tastatur und vorrichtung mit dieser tastatur | |
DE69630352T2 (de) | Programmierbarer schalter für eingangs-/ausgangssignale eines anwenderprogrammierbaren gatterfeldes | |
DE60308112T2 (de) | Einfaches Zweidraht-Kommunikationsprotokoll mit Rückmelde-Status |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: L-3 COMMUNICATIONS ELAC NAUTIK GMBH, 24118 KIEL, D |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130101 |