DE3815615A1 - Verfahren zur herstellung einer hochsperrenden leistungsdiode - Google Patents

Verfahren zur herstellung einer hochsperrenden leistungsdiode

Info

Publication number
DE3815615A1
DE3815615A1 DE3815615A DE3815615A DE3815615A1 DE 3815615 A1 DE3815615 A1 DE 3815615A1 DE 3815615 A DE3815615 A DE 3815615A DE 3815615 A DE3815615 A DE 3815615A DE 3815615 A1 DE3815615 A1 DE 3815615A1
Authority
DE
Germany
Prior art keywords
diffusion
temperature
semiconductor body
diffusion step
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3815615A
Other languages
English (en)
Other versions
DE3815615C2 (de
Inventor
Richard Dipl Phys Spitz
Vesna Biallas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE3815615A priority Critical patent/DE3815615A1/de
Priority to US07/344,295 priority patent/US4960731A/en
Priority to JP1113884A priority patent/JP2792908B2/ja
Publication of DE3815615A1 publication Critical patent/DE3815615A1/de
Application granted granted Critical
Publication of DE3815615C2 publication Critical patent/DE3815615C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/92Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren nach der Gattung des Hauptan­ spruchs.
Es ist bereits ein Verfahren dieser Art bekannt, bei dem die Gette­ rung dadurch bewirkt wird, daß gleichzeitig mit der Eindiffusion von Bor und Phosphor in den Halbleiterkörper entsprechende Gettersub­ stanzen, beispielsweise Nickelchlorid, mit eindiffundiert werden, die die Lebensdauer der Ladungsträger erhöhen. Dieses Verfahren hat aber den Nachteil, daß durch die den Diffusionssubstanzen beige­ mischten Gettersubstanzen die Oberfläche des Halbleiterkörpers kor­ rodiert wird, was für die nachfolgenden Verfahrensschritte ungünstig ist. Ein weiterer Nachteil besteht darin, daß die Lebensdauer der Ladungsträger nicht unabhängig von der Diffusionstiefe erhöht werden kann.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß die Getterung ohne die Anwendung zusätzlicher Gettersubstanzen bewirkt wird und auf diese Weise eine Korrosion der Halbleiteroberfläche vermieden wird. Ein weiterer Vorteil besteht darin, daß die Lebensdauer der Ladungs­ träger weitgehend unabhängig von der Diffusionstiefe erhöht werden kann. Weitere Vorteile ergeben sich aus den Unteransprüchen 2 bis 6 und aus der Beschreibung.
Zeichnung
Anhand der Zeichnung wird die Erfindung näher erläutert. Es zeigen: Fig. 1 eine bekannte Leistungsdiode mit p⁺nn⁺-Struktur, Fig. 2 die Ladungsträgerlebensdauer in Abhängigkeit von der Getterdif­ fusionstemperatur, Fig. 3 die Ladungsträgerlebensdauer in Abhängig­ keit von der Getterdiffusionszeit, Fig. 4 die Flußspannung in Ab­ hängigkeit von der Ladungsträgerlebensdauer für eine p⁺nn⁺-Struktur gemäß Fig. 1.
Beschreibung der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung hochsperrender Lei­ stungsdioden mit einer Durchbruchspannung U R , die vorzugsweise größer als 100 V ist, geht von einem vorzugsweise 200 µm dicken scheibenförmigen Halbleiterkörper 10 aus Silizium gemäß Fig. 1 mit einer Phosphordotierung aus, die vorzugsweise kleiner als 1016 cm-3 ist. In einem ersten Diffusionsschritt wird von der einen Seite Bor, von der anderen Seite Phosphor in den Halbleiter­ körper 10 eindiffundiert, so daß eine p⁺nn⁺-Struktur mit einer p⁺-diffundierten Zone 11, einer n⁺-diffundierten Zone 12 und einer Mittelzone 13 entsteht, wobei die Mittelzone 13 die ursprüng­ liche n-Dotierung von weniger als 1016 cm-3 beibehält. Zum Auf­ bringen der Dotierstoffe werden zweckmäßigerweise Dotierfolien auf den Halbleiterkörper 10 aufgelegt oder Dotierlösungen auf ihn aufge­ schleudert. Geeignete Bedingungen für den ersten Diffusionsschritt sind eine Diffusionstemperatur von 1265°C und eine Diffusionszeit von 30 Stunden unter oxidierender Atmosphäre. Unter diesen Bedin­ gungen ergibt sich nach dem ersten Diffusionsschritt eine Dif­ fusionstiefe von ungefähr 70 µm bei einer Oberflächenkonzentra­ tion der Dotierstoffe von ungefähr 1020 cm-3.
Die Mindestbreite der n-dotierten Mittelzone 13 richtet sich nach der einzustellenden Durchbruchspannung. Da pro 100 V Durchbruchspan­ nungsanteil mit einem Mittelzonenbreitenanteil von ungefähr 100 µm gerechnet werden muß, werden für eine Durchbruchspannung von U R =600 V mindestens 60 µm für die Breite der Mittelzone 13 be­ nötigt.
Um bei hohen Stromdichten (größer oder gleich 500 A pro cm2) eine möglichst niedrige Flußspannung zu erzielen, darf die Ladungsträger­ lebensdauer einen von der Breite der Mittelzone 13 abhängigen Min­ destwert nicht unterschreiten.
Zur Erniedrigung der Flußspannung wird erfindungsgemäß vorgeschla­ gen, daß nach dem ersten Diffusionsschritt, bei dem die Dotierungs­ stoffe bis zu der gewünschten Diffusionstiefe in den Halbleiterkör­ per eingetrieben werden, die Diffusionstemperatur in einem zweiten Diffusionsschritt über eine bestimmte Zeit auf einen niedrigeren Wert abgesenkt wird, der die Diffusionstiefe nicht mehr oder nicht mehr wesentlich beeinflußt. Auf diese Weise wird im Halbleiterkörper eine Getterung hervorgerufen, die die Lebensdauer der Ladungsträger erhöht, wodurch die Flußspannung der Diode erniedrigt wird.
Der zweite Diffusionsschritt wird bei einer Diffusionstemperatur zwischen 1050°C und 1150°C, vorzugsweise bei 1100°C, durchge­ führt. Bei einer Diffusionstemperatur von 1100°C kann beim zweiten Diffusionsschritt die Diffusionszeit 30 Stunden betragen. Auch hier wird wie beim ersten Diffusionsschritt vorzugsweise unter oxidieren­ der Atmosphäre gearbeitet.
Fig. 2 zeigt bei einer Getterdiffusionszeit von t G =20 Stunden die Abhängigkeit der Ladungsträgerlebensdauer von der Getterdif­ fusionstemperatur T G . Fig. 3 zeigt bei einer Getterdiffusions­ temperatur von T G =1100°C die Abhängigkeit der Ladungsträger­ lebensdauer von der Getterdiffusionszeit t G . Als Maß für die La­ dungsträgerlebensdauer ist in den Fig. 2 und 3 die Speicherzeit t s in Mikrosekunden (µs) angegeben, die beim Umschalten der Diode von einem Flußstrom von 10 mA auf einen Sperrstrom von 10 mA gemessen wird.
Aus den Fig. 2 und 3 ist erkennbar, daß, wenn sowohl die Getter­ diffusionstemperatur T G als auch die Getterdiffusionszeit t G einen bestimmten Wert hat, die Ladungsträgerlebensdauer über einen bestimmten Bereich streut, daß aber sowohl bei zunehmender Getter­ diffusionstemperatur T G als auch bei zunehmender Getterdiffusions­ zeit t G die Ladungsträgerlebensdauer t s zunimmt. Hieraus ergibt sich, daß die Ladungsträgerlebensdauer t s sowohl durch Erhöhung der Getterdiffusionstemperatur T G als auch durch Erhöhung der Get­ terdiffusionszeit t G erhöht werden kann. Die Getterdiffusionstem­ peratur sollte jedoch nicht unter 1050°C liegen, da sonst die Get­ terwirkung zu gering ist. Andererseits sollte die Getterdiffusions­ temperatur nicht über 1150°C liegen, da bei höheren Werten die Diffusionstiefe noch merklich beeinflußt wird.
Fig. 4 zeigt den Zusammenhang zwischen Flußspannung U F in Viel­ fachen von 10-1 V und Speicherzeit t s in µs für die p⁺nn⁺-Struktur nach Fig. 1, wobei die Flußspannung U F für einen Flußstrom I F von 100 A angegeben ist. Aus Fig. 4 ergibt sich, daß mit abnehmender Ladungsträgerlebensdauer t s die Flußspannung U F zunächst nur wenig, bei Werten der Speicherzeit t s , die klei­ ner als 2 µs sind, jedoch stark ansteigt. Für die Speicherzeit t s sollte deshalb der Wert von 2 µs nicht unterschritten werden.

Claims (6)

1. Verfahren zur Herstellung einer hochsperrenden Leistungsdiode aus einem monokristallinen scheibenförmigen Halbleiterkörper (10) aus Silizium, bei dem der Halbleiterkörper (10) an seinen beiden Haupt­ oberflächen mit Bor bzw. mit Phosphor belegt wird und dann diese beiden Dotierungssubstanzen in einem ersten Diffusionsschritt durch Erwärmen des so belegten Halbleiterkörpers (10) auf eine bestimmte Diffusionstemperatur bis zu einer bestimmten Diffusionstiefe in den Halbleiterkörper (10) eingetrieben werden und bei dem die Lebens­ dauer der Ladungsträger zur Erniedrigung der Flußspannung der Diode durch Getterung erhöht wird, dadurch gekennzeichnet, daß die Gette­ rung in einem sich an den ersten Diffusionsschritt anschließenden zweiten Diffusionsschritt durchgeführt wird, der bei einer Dif­ fusionstemperatur ausgeführt wird, die gegenüber der Diffusionstem­ peratur des ersten Diffusionsschritts derart erniedrigt ist, daß beim zweiten Diffusionsschritt die Diffusionstiefe nicht mehr oder nur noch unwesentlich beeinflußt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Diffusionsschritt bei einer Diffusionstemperatur zwischen 1050°C und 1150°C durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Diffusionsschritt bei einer Diffusionstemperatur von 1100°C durch­ geführt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß beim zwei­ ten Diffusionsschritt die Diffusionszeit 30 Stunden beträgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeich­ net, daß beim ersten Diffusionsschritt die Diffusionstemperatur 1265°C und die Diffusionszeit 30 Stunden beträgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeich­ net, daß beide Diffusionsschritte unter oxidierender Atmosphäre durchgeführt werden.
DE3815615A 1988-05-07 1988-05-07 Verfahren zur herstellung einer hochsperrenden leistungsdiode Granted DE3815615A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE3815615A DE3815615A1 (de) 1988-05-07 1988-05-07 Verfahren zur herstellung einer hochsperrenden leistungsdiode
US07/344,295 US4960731A (en) 1988-05-07 1989-04-27 Method of making a power diode with high reverse voltage rating
JP1113884A JP2792908B2 (ja) 1988-05-07 1989-05-08 高逆阻止電力ダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3815615A DE3815615A1 (de) 1988-05-07 1988-05-07 Verfahren zur herstellung einer hochsperrenden leistungsdiode

Publications (2)

Publication Number Publication Date
DE3815615A1 true DE3815615A1 (de) 1989-11-16
DE3815615C2 DE3815615C2 (de) 1993-07-29

Family

ID=6353869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3815615A Granted DE3815615A1 (de) 1988-05-07 1988-05-07 Verfahren zur herstellung einer hochsperrenden leistungsdiode

Country Status (3)

Country Link
US (1) US4960731A (de)
JP (1) JP2792908B2 (de)
DE (1) DE3815615A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393711A (en) * 1991-10-12 1995-02-28 Robert Bosch Gmbh Process for manufacturing semiconductor components
US5472908A (en) * 1993-06-21 1995-12-05 Eupec Europaeische Gesellsch. F. Leitsungshalbleiter Mbh & Co. Kg Method for manufacturing a power semiconductor component for high speed current switching
WO2000052738A2 (de) * 1999-02-26 2000-09-08 Robert Bosch Gmbh Verfahren zur herstellung hochdotierter halbleiterbauelemente
DE102008014824A1 (de) * 2008-03-18 2009-10-01 Leonhard Kurz Stiftung & Co. Kg Dotierverfahren, sowie Dotierfolie und deren Verwendung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223734A (en) * 1991-12-18 1993-06-29 Micron Technology, Inc. Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
US6545298B2 (en) * 2000-10-26 2003-04-08 The Fox Group, Inc. Compound semiconductor rectifier device structure
DE10065525B4 (de) * 2000-12-28 2006-07-20 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang
DE102016125340A1 (de) * 2016-12-22 2018-06-28 Infineon Technologies Ag Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE31676C (de) * HALvorsem PROcess company in New-York Verfahren zur Zerlegung des rohen Petroleums durch Mischen desselben mit Benzin und Verflüchtigen dieses

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices
NL210216A (de) * 1955-12-02
FR2126904B1 (de) * 1970-12-07 1974-04-26 Silec Semi Conducteurs
DE2230749C3 (de) * 1972-06-23 1978-11-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen von Halbleiterbauelementen
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
DE2924569C2 (de) * 1979-06-19 1983-12-08 Kernforschungsanlage Jülich GmbH, 5170 Jülich Halbleiterdetektor aus hochreinem Grundmaterial, insbesondere Germanium
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE31676C (de) * HALvorsem PROcess company in New-York Verfahren zur Zerlegung des rohen Petroleums durch Mischen desselben mit Benzin und Verflüchtigen dieses

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 46(7) 1 Apr. 1985, pp. 673-675 *
IEEE El. Dev. Lett., Vol. EDL-7, No. 3, 1986, pp. 172-174 *
JP E-527, July 18, 1987, Vol. 11/No. 231, (JP 62-48075 A) *
Solid State Techn./July 1981, pp. 55-61 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393711A (en) * 1991-10-12 1995-02-28 Robert Bosch Gmbh Process for manufacturing semiconductor components
US5472908A (en) * 1993-06-21 1995-12-05 Eupec Europaeische Gesellsch. F. Leitsungshalbleiter Mbh & Co. Kg Method for manufacturing a power semiconductor component for high speed current switching
WO2000052738A2 (de) * 1999-02-26 2000-09-08 Robert Bosch Gmbh Verfahren zur herstellung hochdotierter halbleiterbauelemente
WO2000052738A3 (de) * 1999-02-26 2000-12-21 Bosch Gmbh Robert Verfahren zur herstellung hochdotierter halbleiterbauelemente
DE102008014824A1 (de) * 2008-03-18 2009-10-01 Leonhard Kurz Stiftung & Co. Kg Dotierverfahren, sowie Dotierfolie und deren Verwendung
DE102008014824B4 (de) * 2008-03-18 2014-07-10 Leonhard Kurz Stiftung & Co. Kg Dotierfolien und deren Verwendung

Also Published As

Publication number Publication date
JP2792908B2 (ja) 1998-09-03
DE3815615C2 (de) 1993-07-29
JPH0217645A (ja) 1990-01-22
US4960731A (en) 1990-10-02

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE3042100A1 (de) Halbleitervorrichtung
DE3428067A1 (de) Halbleiter-ueberspannungsunterdruecker mit genau vorherbestimmbarer einsatzspannung
DE3815615A1 (de) Verfahren zur herstellung einer hochsperrenden leistungsdiode
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE2500775B2 (de) Hochspannungsfestes planares Halbleiterbauelement
DE3733100C2 (de)
DE3328521C2 (de) Gleichrichterdiode für hohe Sperrspannung
EP0350816A2 (de) Schnelle Leistungsdiode und Verfahren zu ihrer Herstellung
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
DE2625856B2 (de)
DE2844283C2 (de) Thyristor
DE4343365A1 (de) Driftfreie Lawinendurchbruchdiode
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE69319465T2 (de) Gate-Turn-Off-Thyristor und dessen Verwendung in Leistungwandlern
DE3335115C2 (de)
DE2721912A1 (de) Verfahren zur herstellung von halbleitereinrichtungen, insbesondere dioden und thyristoren
DE2710701B2 (de) Halbleiterbauelement
DE1208011B (de) Halbleiterbauelement mit mindestens einer p pn- oder n np -Zonenfolge im Silizium-Halbleiterkoerper, insbesondere Halbleiterflaechengleichrichter oder Halbleiterstromtor
DE2607089A1 (de) Integrierte schaltung mit leistungstransistor- und singaltransistorbereichen
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition