DE3815615C2 - - Google Patents
Info
- Publication number
- DE3815615C2 DE3815615C2 DE3815615A DE3815615A DE3815615C2 DE 3815615 C2 DE3815615 C2 DE 3815615C2 DE 3815615 A DE3815615 A DE 3815615A DE 3815615 A DE3815615 A DE 3815615A DE 3815615 C2 DE3815615 C2 DE 3815615C2
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- temperature
- semiconductor body
- diffusion step
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000002800 charge carrier Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000005247 gettering Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/92—Controlling diffusion profile by oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer hoch
sperrenden Leistungsdiode nach der Gattung des Hauptanspruchs.
Aus der DE-OS 32 31 676 ist ein Verfahren zur Herstellung einer
PIN-Diode bekannt, bei der der Intrinsic-Bereich aus zwei Schichten
unterschiedlicher Störstellenkonzentration besteht. Bei diesem be
kannten Verfahren wird zur Erniedrigung der Flußspannung der Diode
die Lebensdauer der Ladungsträger durch Eindiffusion von Platin als
Ladungsträgerkiller erniedrigt.
Aus dem Aufsatz von Robert A. Craven und Harold W. Korb "Internal
Gettering in Silicon" in der Zeitschrift Solid State Technology,
Juli 1981, Seiten 55 bis 61 und aus dem Aufsatz von J. M. Hwang,
D. K. Schroder und A. M. Goodman "Recombination Lifetime in
Oxygen-Precipitated Silicon" in der Zeitschrift IEEE Electron Device
Letters, VOL. EDL-7, NO. 3, 1986, Seiten 172 bis 174 sind des
weiteren Verfahren zur internen Getterung von einkristallinem
Silizium durch Bildung von Sauerstoffpräzipitaten bekanntgeworden.
Aus dem Aufsatz von N. Nauka, J. Lagowski, H. C. Gatos und C.-J. Li
"Intrinsic gettering in oxygen-free silicon" aus der Zeitschrift
Appl. Phys. Lett. 46 (7), 1. April 1985, Seiten 673 bis 675 ist
weiterhin ein Verfahren zur Getterung von reinem Silizium mittels
einer dreistufigen Temperaturbehandlung bekannt, bei dem in der
ersten Stufe eine Temperatur von 1170°C, in der zweiten Stufe von
700°C und in der dritten Stufe von 1000°C angewendet wird. Die erste
Stufe der Temperaturbehandlung wird hierbei in einer Gasatmosphäre
aus einem Gemisch aus Sauerstoff und Chlorwasserstoff ausgeführt,
wobei die Getterung durch den Sauerstoffgehalt des Gemisches be
hindert wird.
Aus JP 62-48075 in Patents Abstracts of Japan E-527 vom 28. Juli 1987,
Vol. 11/No. 231 ist weiterhin eine Halbleiterdiode bekannt, die eine
p⁺n-n⁺-Struktur aufweist.
Darüber hinaus ist bereits ein Verfahren zur Herstellung einer hoch
sperrenden Leistungsdiode nach der Gattung des Hauptanspruchs be
kannt, bei dem die Getterung dadurch bewirkt wird, daß gleichzeitig
mit der Eindiffusion von Bor und Phosphor in den Halbleiterkörper
entsprechende Gettersubstanzen, beispielsweise Nickelchlorid, mit
eindiffundiert werden, die die Lebensdauer der Ladungsträger er
höhen. Dieses Verfahren hat aber den Nachteil, daß durch die den
Diffusionssubstanzen beigemischten Gettersubstanzen die Oberfläche
des Halbleiterkörpers korrodiert wird, was für die nachfolgenden
Verfahrensschritte ungünstig ist. Ein weiterer Nachteil besteht
darin, daß die Lebensdauer der Ladungsträger nicht unabhängig von
der Diffusionstiefe erhöht werden kann.
Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Verfahren
zur Herstellung einer hochsperrenden Leistungsdiode nach der Gattung
des Hauptanspruchs zu entwickeln, bei dem die Lebensdauer der
Ladungsträger zur Erniedrigung der Flußspannung der Diode durch
Getterung erhöht wird, ohne daß hierzu gleichzeitig mit der Ein
diffusion von Bor und Phosphor in den Halbleiterkörper entsprechende
Gettersubstanzen mit eindiffundiert werden müssen.
Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden Merk
male des Hauptanspruchs gelöst. Hierbei ergibt sich gleichzeitig der
Vorteil, daß eine Korrosion der Halbleiteroberfläche durch die Ver
meidung zusätzlicher Gettersubstanzen verhindert wird. Ein weiterer
Vorteil besteht darin, daß die Lebensdauer der Ladungsträger weit
gehend unabhängig von der Diffusionstiefe erhöht wird.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den
Unteransprüchen 2 bis 6 aufgeführt.
Anhand der Zeichnung wird die Erfindung näher erläutert. Es zeigen:
Fig. 1 eine bekannte Leistungsdiode mit p⁺nn⁺-Struktur, Fig. 2
die Ladungsträgerlebensdauer in Abhängigkeit von der Getter
diffusionstemperatur, Fig. 3 die Ladungsträgerlebensdauer in Ab
hängigkeit von der Getterdiffusionszeit, Fig. 4 die Flußspannung in
Abhängigkeit von der Ladungsträgerlebensdauer für eine
p⁺nn⁺-Struktur gemäß Fig. 1.
Das erfindungsgemäße Verfahren zur Herstellung hochsperrender
Leistungsdioden mit einer Durchbruchspannung UR, die vorzugsweise
größer als 100 V ist, geht von einem vorzugsweise 200 µm dicken
scheibenförmigen Halbleiterkörper 10 aus Silizium gemäß Fig. 1 mit
einer Phosphordotierung aus, die vorzugsweise kleiner als
1016 cm-3 ist. In einem ersten Diffusionsschritt wird von der
einen Seite Bor, von der anderen Seite Phosphor in den Halbleiter
körper 10 eindiffundiert, so daß eine p⁺nn⁺-Struktur mit einer
p⁺-diffundierten Zone 11, einer n⁺-diffundierten Zone 12 und
einer Mittelzone 13 entsteht, wobei die Mittelzone 13 die ursprüng
liche n-Dotierung von weniger als 1016 cm-3 beibehält. Zum Auf
bringen der Dotierstoffe werden zweckmäßigerweise Dotierfolien auf
den Halbleiterkörper 10 aufgelegt oder Dotierlösungen auf ihn aufge
schleudert. Geeignete Bedingungen für den ersten Diffusionsschritt
sind eine Diffusionstemperatur von 1265°C und eine Diffusionszeit
von 30 Stunden unter oxidierender Atmosphäre. Unter diesen Bedin
gungen ergibt sich nach dem ersten Diffusionsschritt eine Dif
fusionstiefe von ungefähr 70 µm bei einer Oberflächenkonzentra
tion der Dotierstoffe von ungefähr 1020 cm-3.
Die Mindestbreite der n-dotierten Mittelzone 13 richtet sich nach
der einzustellenden Durchbruchspannung. Da pro 100 V Durchbruchspan
nungsanteil mit einem Mittelzonenbreitenanteil von ungefähr 10 µm
gerechnet werden muß, werden für eine Durchbruchspannung von
UR=600 V mindestens 60 µm für die Breite der Mittelzone 13 be
nötigt.
Um bei hohen Stromdichten (größer oder gleich 500 A pro cm2) eine
möglichst niedrige Flußspannung zu erzielen, darf die Ladungsträger
lebensdauer einen von der Breite der Mittelzone 13 abhängigen Min
destwert nicht unterschreiten.
Zur Erniedrigung der Flußspannung wird erfindungsgemäß vorgeschla
gen, daß nach dem ersten Diffusionsschritt, bei dem die Dotierungs
stoffe bis zu der gewünschten Diffusionstiefe in den Halbleiterkör
per eingetrieben werden, die Diffusionstemperatur in einem zweiten
Diffusionsschritt über eine bestimmte Zeit auf einen niedrigeren
Wert abgesenkt wird, der die Diffusionstiefe nicht mehr oder nicht
mehr wesentlich beeinflußt. Auf diese Weise wird im Halbleiterkörper
eine Getterung hervorgerufen, die die Lebensdauer der Ladungsträger
erhöht, wodurch die Flußspannung der Diode erniedrigt wird.
Der zweite Diffusionsschritt wird bei einer Diffusionstemperatur
zwischen 1050°C und 1150°C, vorzugsweise bei 1100°C, durchge
führt. Bei einer Diffusionstemperatur von 1100°C kann beim zweiten
Diffusionsschritt die Diffusionszeit 30 Stunden betragen. Auch hier
wird wie beim ersten Diffusionsschritt vorzugsweise unter oxidieren
der Atmosphäre gearbeitet.
Fig. 2 zeigt bei einer Getterdiffusionszeit von tG=20 Stunden
die Abhängigkeit der Ladungsträgerlebensdauer von der Getterdif
fusionstemperatur TG. Fig. 3 zeigt bei einer Getterdiffusions
temperatur von TG=1100°C die Abhängigkeit der Ladungsträger
lebensdauer von der Getterdiffusionszeit tG. Als Maß für die La
dungsträgerlebensdauer ist in den Fig. 2 und 3 die Speicherzeit
ts in Mikrosekunden (µs) angegeben, die beim Umschalten der
Diode von einem Flußstrom von 10 mA auf einen Sperrstrom von 10 mA
gemessen wird.
Aus den Fig. 2 und 3 ist erkennbar, daß, wenn sowohl die Getter
diffusionstemperatur TG als auch die Getterdiffusionszeit tG
einen bestimmten Wert hat, die Ladungsträgerlebensdauer über einen
bestimmten Bereich streut, daß aber sowohl bei zunehmender Getter
diffusionstemperatur TG als auch bei zunehmender Getterdiffusions
zeit tG die Ladungsträgerlebensdauer ts zunimmt. Hieraus ergibt
sich, daß die Ladungsträgerlebensdauer ts sowohl durch Erhöhung
der Getterdiffusionstemperatur TG als auch durch Erhöhung der Get
terdiffusionszeit tG erhöht werden kann. Die Getterdiffusionstem
peratur sollte jedoch nicht unter 1050°C liegen, da sonst die Get
terwirkung zu gering ist. Andererseits sollte die Getterdiffusions
temperatur nicht über 1150°C liegen, da bei höheren Werten die
Diffusionstiefe noch merklich beeinflußt wird.
Fig. 4 zeigt den Zusammenhang zwischen Flußspannung UF in Viel
fachen von 10-1 V und Speicherzeit ts in µs für die
p⁺nn⁺-Struktur nach Fig. 1, wobei die Flußspannung UF für
einen Flußstrom IF von 100 A angegeben ist. Aus Fig. 4 ergibt sich,
daß mit abnehmender Ladungsträgerlebensdauer ts die Flußspannung
UF zunächst nur wenig, bei Werten der Speicherzeit ts, die klei
ner als 2 µs sind, jedoch stark ansteigt. Für die Speicherzeit
ts sollte deshalb der Wert von 2 µs nicht unterschritten werden.
Claims (6)
1. Verfahren zur Herstellung einer hochsperrenden Leistungsdiode aus
einem monokristallinen scheibenförmigen Halbleiterkörper (10) aus
Silizium, bei dem der Halbleiterkörper (10) an seinen beiden Haupt
oberflächen mit Bor bzw. mit Phosphor belegt wird und dann diese
beiden Dotierungssubstanzen in einem ersten Diffusionsschritt durch
Erwärmen des so belegten Halbleiterkörpers (10) auf eine bestimmte
Diffusionstemperatur bis zu einer bestimmten Diffusionstiefe in den
Halbleiterkörper (10) eingetrieben werden und bei dem die Lebens
dauer der Ladungsträger zur Erniedrigung der Flußspannung der Diode
durch Getterung erhöht wird, dadurch gekennzeichnet, daß die Gette
rung in einem sich an den ersten Diffusionsschritt anschließenden
zweiten Diffusionsschritt durchgeführt wird, der bei einer Dif
fusionstemperatur ausgeführt wird, die gegenüber der Diffusionstem
peratur des ersten Diffusionsschritts derart erniedrigt ist, daß
beim zweiten Diffusionsschritt die Diffusionstiefe nicht mehr oder
nur noch unwesentlich beeinflußt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite
Diffusionsschritt bei einer Diffusionstemperatur zwischen 1050°C
und 1150°C durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zweite
Diffusionsschritt bei einer Diffusionstemperatur von 1100°C durch
geführt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß beim zwei
ten Diffusionsschritt die Diffusionszeit 30 Stunden beträgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeich
net, daß beim ersten Diffusionsschritt die Diffusionstemperatur
1265°C und die Diffusionszeit 30 Stunden beträgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeich
net, daß beide Diffusionsschritte unter oxidierender Atmosphäre
durchgeführt werden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3815615A DE3815615A1 (de) | 1988-05-07 | 1988-05-07 | Verfahren zur herstellung einer hochsperrenden leistungsdiode |
US07/344,295 US4960731A (en) | 1988-05-07 | 1989-04-27 | Method of making a power diode with high reverse voltage rating |
JP1113884A JP2792908B2 (ja) | 1988-05-07 | 1989-05-08 | 高逆阻止電力ダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3815615A DE3815615A1 (de) | 1988-05-07 | 1988-05-07 | Verfahren zur herstellung einer hochsperrenden leistungsdiode |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3815615A1 DE3815615A1 (de) | 1989-11-16 |
DE3815615C2 true DE3815615C2 (de) | 1993-07-29 |
Family
ID=6353869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3815615A Granted DE3815615A1 (de) | 1988-05-07 | 1988-05-07 | Verfahren zur herstellung einer hochsperrenden leistungsdiode |
Country Status (3)
Country | Link |
---|---|
US (1) | US4960731A (de) |
JP (1) | JP2792908B2 (de) |
DE (1) | DE3815615A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065525A1 (de) * | 2000-12-28 | 2002-07-11 | Bosch Gmbh Robert | Halbleiteranordnung mit einem PN-Übergang und Verfahren zur Herstellung einer Halbleiteranordnung |
DE102016125340A1 (de) * | 2016-12-22 | 2018-06-28 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
US5223734A (en) * | 1991-12-18 | 1993-06-29 | Micron Technology, Inc. | Semiconductor gettering process using backside chemical mechanical planarization (CMP) and dopant diffusion |
EP0631301A1 (de) * | 1993-06-21 | 1994-12-28 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Herstellverfahren für ein Leistungshalbleiterbauelement für hohe Abkommutierungssteilheit |
US5773356A (en) * | 1996-02-20 | 1998-06-30 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
DE19908400A1 (de) * | 1999-02-26 | 2000-09-07 | Bosch Gmbh Robert | Verfahren zur Herstellung hochdotierter Halbleiterbauelemente |
US6545298B2 (en) * | 2000-10-26 | 2003-04-08 | The Fox Group, Inc. | Compound semiconductor rectifier device structure |
DE102008014824B4 (de) * | 2008-03-18 | 2014-07-10 | Leonhard Kurz Stiftung & Co. Kg | Dotierfolien und deren Verwendung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE31676C (de) * | HALvorsem PROcess company in New-York | Verfahren zur Zerlegung des rohen Petroleums durch Mischen desselben mit Benzin und Verflüchtigen dieses | ||
US2804405A (en) * | 1954-12-24 | 1957-08-27 | Bell Telephone Labor Inc | Manufacture of silicon devices |
NL210216A (de) * | 1955-12-02 | |||
FR2126904B1 (de) * | 1970-12-07 | 1974-04-26 | Silec Semi Conducteurs | |
DE2230749C3 (de) * | 1972-06-23 | 1978-11-30 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Herstellen von Halbleiterbauelementen |
US3914138A (en) * | 1974-08-16 | 1975-10-21 | Westinghouse Electric Corp | Method of making semiconductor devices by single step diffusion |
DE2924569C2 (de) * | 1979-06-19 | 1983-12-08 | Kernforschungsanlage Jülich GmbH, 5170 Jülich | Halbleiterdetektor aus hochreinem Grundmaterial, insbesondere Germanium |
JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1988
- 1988-05-07 DE DE3815615A patent/DE3815615A1/de active Granted
-
1989
- 1989-04-27 US US07/344,295 patent/US4960731A/en not_active Expired - Lifetime
- 1989-05-08 JP JP1113884A patent/JP2792908B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10065525A1 (de) * | 2000-12-28 | 2002-07-11 | Bosch Gmbh Robert | Halbleiteranordnung mit einem PN-Übergang und Verfahren zur Herstellung einer Halbleiteranordnung |
DE10065525B4 (de) * | 2000-12-28 | 2006-07-20 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang |
DE102016125340A1 (de) * | 2016-12-22 | 2018-06-28 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement |
Also Published As
Publication number | Publication date |
---|---|
JPH0217645A (ja) | 1990-01-22 |
JP2792908B2 (ja) | 1998-09-03 |
US4960731A (en) | 1990-10-02 |
DE3815615A1 (de) | 1989-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0001550B1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
DE2823967C2 (de) | ||
DE1246890B (de) | Diffusionsverfahren zum Herstellen eines Halbleiterbauelements | |
DE2518010A1 (de) | Ic-halbleiterbauelement mit einer injektions-logikzelle | |
DE19605633A1 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
DE3815615C2 (de) | ||
DE1489031B1 (de) | Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung | |
DE3428067A1 (de) | Halbleiter-ueberspannungsunterdruecker mit genau vorherbestimmbarer einsatzspannung | |
DE3037316A1 (de) | Verfahren zur herstellung von leistungs-schaltvorrichtungen | |
DE3042100A1 (de) | Halbleitervorrichtung | |
DE4310444C2 (de) | Schnelle Leistungsdiode | |
DE2500775B2 (de) | Hochspannungsfestes planares Halbleiterbauelement | |
EP0350816A2 (de) | Schnelle Leistungsdiode und Verfahren zu ihrer Herstellung | |
DE2625856B2 (de) | ||
DE1813130B2 (de) | Verfahren zur Herstellung einer Zenerdiode | |
EP0776028B1 (de) | Verfahren zum Herabsetzen der Ladungsträgerkonzentration zur Absenkung der Speicherladung in Halbleiterbauelementen durch zwei Implantationsstufen | |
DE2844283A1 (de) | Thyristor | |
EP1050076B1 (de) | Verfahren zur herstellung von dioden | |
DE2721912A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen, insbesondere dioden und thyristoren | |
DE3029836C2 (de) | Thyristor | |
DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
DE3442644C2 (de) | Mesaförmiges Halbleiterbauteil | |
DE3539208C2 (de) | Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor | |
DE2513458A1 (de) | Halbleiterbauelement | |
DE1207510C2 (de) | Verfahren zum herstellen eines durchschlagsunempfindlichen halbleitergleichrichters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |