DE3442644C2 - Mesaförmiges Halbleiterbauteil - Google Patents

Mesaförmiges Halbleiterbauteil

Info

Publication number
DE3442644C2
DE3442644C2 DE19843442644 DE3442644A DE3442644C2 DE 3442644 C2 DE3442644 C2 DE 3442644C2 DE 19843442644 DE19843442644 DE 19843442644 DE 3442644 A DE3442644 A DE 3442644A DE 3442644 C2 DE3442644 C2 DE 3442644C2
Authority
DE
Germany
Prior art keywords
region
area
mesa
dopant
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19843442644
Other languages
English (en)
Other versions
DE3442644A1 (de
Inventor
Yoshiaki Hisamoto
Toshihiro Nakajima
Kozo Yamagami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3442644A1 publication Critical patent/DE3442644A1/de
Application granted granted Critical
Publication of DE3442644C2 publication Critical patent/DE3442644C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein mesaförmiges Halbleiterbauteil mit einem pn-Übergang.
Ein derartiges Bauteil ist als Diode aus DE-OS 24 22 345 und als Transistor aus DE-OS 23 48 324 bekannt. Bei der bekannten Diode wird die mesaförmige Struktur durch Durchätzen eines Substrats von der Rückseite her hergestellt. Die DE-OS 24 22 345 beschäftigt sich mit speziellen Problemen, die mit dieser Herstellungsart zu tun haben. Der bekannte Transistor dagegen betrifft die übliche Mesastruktur mit einem Graben in einer Epitaxieschicht, welcher Graben den pn-Übergang freilegt, der dann wieder durch eine Oxidpassivierung ge­ schützt wird. Der p-leitende Bereich weist eine untere p- Schicht als ersten Teilbereich und eine obere p⁺-Schicht als zweiten Teilbereich auf.
Ein Halbleiterbauteil in Form einer Mesa-Diode wird z. B. in einem Inverter umgekehrt parallel zu einem GTO-Thyristor (Gate Turn Off Thyristor) geschaltet, um den Ausgangsstrom des Inverters zu glätten. Um den Ladungsfluß durch das Halb­ leiterbauteil zu steuern, wird die Lebensdauer von Minori­ tätsladungsträgern durch bauliche Maßnahmen und durch Dotie­ rungsmaßnahmen verkürzt.
Bei einer bei der Anmelderin intern bekannten Diode gemäß dem Oberbegriff von Anspruch 1 wird Gold eindiffundiert, um die Minoritätsladungsträger- Lebensdauer zu verkürzen. Das Eindiffundieren von Gold führt jedoch zu Schwankungen der Lebensdauer sowohl innerhalb eines Wafers wie zwischen unterschiedlichen Wafern. Dies ist aus Fig. 2a erkennbar, in der die Erholungszeit trr in Ab­ hängigkeit von der Zahl gemessener Bauteile aufgetragen ist. Die Lebensdauer wird durch Multiplizieren der Erholungszeit mit einem vorgegebenen Koeffizienten erhalten.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbau­ teil gemäß dem Oberbegriff von Anspruch 1 so weiterzubilden, daß es geringe Fertigungsschwankungen betreffend die Erho­ lungszeit aufweist.
Die Erfindung ist durch die Merkmale von Anspruch 1 gegeben. Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegen­ stand abhängiger Ansprüche.
Das erfindungsgemäße Halbleiterbauteil mit Mesastruktur zeichnet sich dadurch aus, daß der Halbleiterbereich, in den der Graben eingebracht ist, der die Mesastruktur hervorruft, aus einem ersten Bereich geringen spezifischen Widerstandes und einem Bereich hohen spezifischen Widerstandes besteht, wobei der Graben im Bereich hohen spezifischen Widerstandes liegt.
Der beanspruchte Aufbau hat nicht nur den Vorteil, daß die Fertigungsschwankungen verringert werden, sondern es wird auch der durch den Spannungsabfall bei Vorwärtspolung hervorgerufene Verlust verringert. Weiterhin wird der durch die Erholungsladungen bei Sperrpolung hervorgerufene Schaltverlust ver­ ringert.
Die Erfindung wird im folgenden anhand von Figuren näher ver­ anschaulicht. Es zeigen:
Fig. 1a-1g schematische Schnittbilder eines Halbleiter­ bauteiles während verschiedener Fertigungsschritte zum Herstellen einer erfindungsgemäßen Diode;
Fig. 2 ein Diagramm betreffend die Verteilung von Erho­ lungszeiten gemessen über verschiedene Bauteile, wobei a die Verteilung für bekannte Dioden und b die Verteilung für erfindungsgemäße Dioden dar­ stellt; und
Fig. 3 ein Diagramm zum Erläutern der Diffusionsprofile für einen Bereich hohen spezifischen Widerstandes und einen Bereich niedrigen spezifischen Widerstandes eines p-Typ Halbleiterbereichs.
Beim Herstellablauf gemäß Fig. 1a-1g wird ein zunächst an einem in Fig. 1a dargestellten n-Typ Siliziumsubstrat 1 ein Diffusionsvorbereitungsprozeß durch Anwenden einer Mischung von Salpetersäure, Salzsäure und Schwefelsäure durchgeführt, wodurch Verunreinigungen und Schwermetalle vom Substrat 1 entfernt werden. Danach wird ein Siliziumdioxidfilm auf dem Substrat 1 ausgebildet. Der Siliziumdioxidfilm wird selektiv durch ein bekanntes Fotolithografieverfahren strukturiert und dann geätzt, und danach wird Bor durch die freigeätzten Stellen hindurch ins Substrat eindiffundiert, wodurch selektiv erste p-leitende Bereiche 2a mit niedrigem spezifischem Widerstand im Halbleitersubstrat ausgebildet werden. Danach wird Gallium von der Vorder- und der Rückseite her eindiffundiert. Anschließend wird von der Vorderfläche her Gallium nur dort eindiffundiert, wo Bor noch nicht eindiffundiert wurde, um so zweite Bereiche 2b hohen spezifischen Widerstandes in einem p-Typ Halbleiterbereich 2 auszubilden. Andererseits wird Gallium an der gesamten Rückseite des Siliziumsubstrates 1 eindiffundiert, um dort einen zweiten p-Typ Halbleiterbereich 2 auszubilden. Dazu ist es erforderlich, die Tiefe der Galliumdiffusion und Bordiffusion so zu steuern, daß sie einander gleich werden. Das Steuern ist erforderlich, da der Diffusionskoeffizient von Bor geringer ist als der von Gallium, wie dies im Diffusionsprofil gemäß Fig. 3a dargestellt ist. Fig. 1c zeigt den Zustand, bei dem die Galliumdiffusion abgeschlossen ist.
Im folgenden wird der Übergang zwischen einem p-Bereich 2a niedrigen spezifischen Widerstandes und dem n-Substrat 1 als pn-Übergang bezeichnet, während diese Bezeichnung für den Übergang zwischen einem p-Bereich 2b hohen spezifischen Widerstandes und dem n-Substrat 1 nicht verwendet wird.
Nach der Galliumdiffusion wird die Rückseite des Bauteiles durch Polieren oder Ätzen abgetragen, wodurch ein pn-Aufbau erhalten wird. Dieser wird in eine Flußsäurelösung getaucht, um alle Oberflächen vom Siliziumdioxidfilm zu befreien. Ein Diffusionsvorbereitungsprozeß wird durch Anwenden einer bekannten Mischung von Salpeter­ säure, Salzsäure und Schwefelsäure durchgeführt, wodurch ein Siliziumdioxidfilm mit einer Dicke von einigen µm erzeugt wird. Danach wird ein Resistfilm durch einen bekannten Fotolitho­ grafieprozeß auf die p-Oberfläche aufgebracht, so daß der Siliziumdioxidfilm auf dieser Oberfläche nicht entfernt wer­ den kann, wenn der Siliziumdioxidfilm von der n-Oberfläche entfernt wird, was dadurch erfolgt, daß das Bauteil in eine Mischung von Ammonfluorid und Flußsäure getaucht wird. Das Siliziumsubstrat wird in heiße Schwefelsäure getaucht, wodurch der Resistfilm entfernt wird. Dann wird ein Diffusionsvorbereitungsprozeß durch Anwenden von Salpetersäure und Salzsäure durchgeführt. Ein n-Typ Halbleiterbereich 3 hoher Donatordichte (N+- Bereich) wird durch Eindiffundieren von Phosphor erzeugt. Danach wird der Oxidfilm nach einem bekannten Fotolitografieprozeß an den Stellen abgeätzt, an denen ein eine Mesastruktur hervorrufender Graben 4 innerhalb des zweiten Teilbereichs 2b des p-Typ Halbleiterbereichs 2 ausgebildet werden soll. Silizium wird durch eine Mischung von Schwefelsäure, Flußsäure und Essigsäure im Verhältnis 6 : 1 : 2 ausgeätzt, wodurch der Graben 4 erhalten wird, der vom pn-Übergang entfernt ist. Dann wird Gold auf der Oberfläche des p-Typ Halbleiterbereichs 2 mit einer Dicke von einigen 10 nm abgeschieden und dieses wird bei einer Temperatur von 800-900°C eindiffundiert. Der dann noch an der Siliziumfläche haftende Goldfilm wird durch Königswasser entfernt. Das Siliziumsubstrat wird in eine Siliziumätzlösung von Salpetersäure, Flußsäure und Essigsäure im Verhältnis 6 : 1 : 2 getaucht, um das Substrat für einige 10 Sekunden mesazuätzen, wodurch anhaftendes Gold vom Graben 4 entfernt wird. Nach diesem Prozeß wird zur Glaspassivierung Glas auf den Graben 4 aufgetragen und bei etwa 700°C gebrannt. Nachdem so ein Glaspassivierungsfilm 5 gebildet ist, wird Aluminium auf der Oberfläche des p-Typ Halbleiterbereichs 2 abgeschieden. Durch einen Fotolithografie- und Ätzprozeß wird eine Metallelektrode 6 ausgebildet. Auf der gan­ zen Rückfläche wird eine Metallelektrode 7 abgeschieden. Durch Sintern bei 400-500°C wird ein Ohmscher Kontakt zwischen dem Metall und dem Halbleiter hergestellt, wodurch eine Diode mit einem pn-Aufbau, wie er in Fig. 1g dargestellt ist, erhal­ ten wird. Der in Fig. 1g dargestellte Bereich entspricht, wie auch der in Fig. 1f dargestellte, demjenigen Bereich, der in Fig. 1d durch den mit A gekennzeichneten Kreis umrandet ist.
Bei der beschriebenen Ausführungsform werden zwei Verunreini­ gungen mit unterschiedlichem Radius der kovalenten Bindung ver­ wendet, d. h. Gallium mit einem Radius von 0,14 nm und Bor mit 0,188 nm. Dabei enthält der p-Bereich 2a mit niedrigem spezifischem Widerstand Bor, das den kurzen Radius kovalenter Bindung aufweist, mit hoher Dichte, wodurch eine größere Anzahl von Defekten, Übergängen oder Löchern gebildet wird als dann, wenn der Bereich Gallium enthalten würde. Dadurch kann die Dichte von ins Siliziumsubstrat 1 eindiffundiertem Gold und damit wiederum die Ladungsträgerlebensdauer im Siliziumsubstrat 1 leicht gesteuert werden.
Mit dem angegebenen Aufbau ist es sehr gut möglich, Halbleiter­ bauteile mit geringen Abweichungen in der Ladungsträgerlebens­ dauer innerhalb eines Siliziumwafers oder zwischen unterschied­ lichen Wafern herzustellen. Dies führt zu hoher Ausbeute. Die Verteilung der Ladungsträgerle­ bensdauer für unterschiedliche Bauteile, und damit die Verteilung der Erholungszeit, wird stark verbessert, wie dies durch Vergleich der Fig. 2b und 2a erkennbar ist.

Claims (5)

  1. 1. Halbleiterbauteil mit
  2. - einem ersten halbleitenden Bereich (I) von erstem Lei­ tungstyp (n);
  3. - einem mesaförmigen zweiten halbleitenden Bereich (2), der den dem ersten Leitungstyp entgegengesetzten Leitungstyp (p) aufweist, in den ein Graben (4) eingebracht ist und der einen Dotierungsstoff zum Verkürzen der Minoritätsladungs­ träger-Lebensdauer aufweist; wobei der erste und der zweite halbleitende Bereich einen pn-Übergang bilden; dadurch gekennzeichnet, daß
    • - der zweite halbleitende Bereich (2) aus einem Bereich (2a) geringen spezifischen Widerstandes und einem diesen umgeben­ den Bereich (2b) hohen spezifischen Widerstandes besteht, und
    • - der Graben (4) im Bereich hohen spezifischen Widerstandes ausgebildet ist.
  4. 2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeich­ net, daß die Bereiche (2a, 2b) mit den unterschiedlichen spezifischen Widerständen unterschiedliche Dotierungsstoffe enthalten.
  5. 3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeich­ net, daß Bor als Dotierungsstoff im Bereich (2a) mit niedri­ gem spezifischem Widerstand und Gallium als Dotierungsstoff im Bereich (2b) mit hohem spezifischen Widerstand vorhanden ist.
  6. 4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Dotierungsstoff zum Verkür­ zen der Minoritätsladungsträger-Lebensdauer Gold ist.
DE19843442644 1983-11-29 1984-11-22 Mesaförmiges Halbleiterbauteil Expired - Fee Related DE3442644C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22720283A JPS60117681A (ja) 1983-11-29 1983-11-29 半導体装置

Publications (2)

Publication Number Publication Date
DE3442644A1 DE3442644A1 (de) 1985-06-05
DE3442644C2 true DE3442644C2 (de) 1994-06-09

Family

ID=16857093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843442644 Expired - Fee Related DE3442644C2 (de) 1983-11-29 1984-11-22 Mesaförmiges Halbleiterbauteil

Country Status (2)

Country Link
JP (1) JPS60117681A (de)
DE (1) DE3442644C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841149A1 (de) * 1988-12-07 1990-06-13 Asea Brown Boveri Verfahren zur herstellung einer leistungshalbleiterdiode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2422345A1 (de) * 1973-05-09 1975-11-20 Siemens Ag Verfahren zur herstellung einer halbleitervorrichtung
DE2348324A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Verfahren zum herstellen von mesatransistoren
GB2056168A (en) * 1979-08-01 1981-03-11 Gen Instrument Corp Method of fabricating P-N junction with high breakdown voltage
JPS57207382A (en) * 1981-06-16 1982-12-20 Toyo Electric Mfg Co Ltd High-speed diode
JPH0234188B2 (ja) * 1981-06-16 1990-08-01 Toyo Electric Mfg Co Ltd Kosokudaioodo

Also Published As

Publication number Publication date
DE3442644A1 (de) 1985-06-05
JPS60117681A (ja) 1985-06-25

Similar Documents

Publication Publication Date Title
DE4231310C1 (de) Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE2823967C2 (de)
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1947300A1 (de) Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE2802727C2 (de) Verfahren zur Herstellung eines zum Aushalten einer hohen Spannung geeigneten Halbleiterbaulements
DE2702451A1 (de) Halbleiteranordnung
DE2517252A1 (de) Halbleiterelement
DE3442644C2 (de) Mesaförmiges Halbleiterbauteil
DE3815615C2 (de)
DE2448014A1 (de) Gesteuerter silizium-gleichrichter und verfahren zu dessen herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2639364C3 (de) Thyristor
DE3640713A1 (de) Verfahren zur bildung von halbleiteruebergaengen
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/86

8125 Change of the main classification

Ipc: H01L 29/91

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee